KR100344103B1 - 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 여러가지 문제점을 수반하는 종래의 유전체 보호막을 제거하고 In_xGa_1-xN 결정층을 구비하여 새로운 구조로 반도체소자를 형성함으로써, 소자의 표면 및 계면, pn접합 계면에서의 누설전류를 효과적으로 차단할 뿐만 아니라 발광 효율을 향상시킬 수 있는 In_xGa_1-xN 결정 보호막을 형성한 반도체 소자 및 그 제조 방법에 관한 것이다.

본 발명은 p-n 접합 다이오드 구조를 갖는 GaN계 반도체 소자에 있어서, 반도체 소자의 맨 위층인 p-GaN층 상측의 주변부에 소정의 두께와 폭을 갖는 In_xGa_1-xN 결정 보호막을 구비하는 것을 특징으로 한다.

Description

질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조 방법{The semiconductor device with In(x)Ga(1-x)N passivation layer and the producing method}

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 종래의 유전체 보호막 대신에 In_xGa_1-xN 결정체를 사용함으로써, 누설전류 차단 및 열방출 효율을 향상시키는 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조방법에 관한 것이다.

일반적으로 GaN계 LED(Light Emitting Diode) 광 소자는, 첨부도면 도 1에 도시된 바와 같이, 사파이어 기판(10) 상에 buffer층(11), n형 GaN 층(12), InGaN(또는 GaN) 활성층(13), p형 GaN층(14), 투명전극(15), 유전체 보호막(16), n형 금속전극(17) 및 p형 금속전극(18)으로 구성되는 것으로서, 상기 사파이어 기판(10)상에 buffer층(11), n형 GaN 층(12), InGaN(또는 GaN) 활성층(13) 및 p형 GaN층(14)을 MOCVD(Metal Organic Chemical Vapor Deposition)방법에 따라 순차적으로 결정 성장 한 후, n형 금속전극(17)의 형성을 위해 일부분을 상기 n형 GaN층(12)까지 식각(etching)하고, 필요에 따라 투명 전극(15)을 형성한 다음, 전극 영역을 제외한 부분을 유전체 보호막(16)으로 씌우고, n형 금속전극(17) 및 p형 금속전극(18)을 증착함으로써 형성된다.

한편, 도 2는 유전체 보호막이 없는 경우의 GaN계 반도체 광 소자에서의 누설전류 발생 원리를 설명하기 위한 단면도이다.

도 2에 도시된 바와 같이, 누설전류는 전극단자에 전압을 인가할 경우 소자의 표면 및 계면을 통해 흐르게 되는 것으로서, 소자의 성능에 중대한 영향을 미치며 경우에 따라 소자의 파괴를 유발할 수 있다.

GaN계 반도체 소자의 경우, 일반적으로 RIE(reactive ion etching)에 의해 소자의 전극증착을 위한 계면을 형성하게 되는데, 이때 고 에너지 ion bombardment에 의해 계면 손상을 입게되고 이러한 손상된 계면을 따라 누설 전류가 발생한다. 또한, 공정 완성 후 개별 chip으로 분리하기 위하여 소자를 자르는(breaking or sawing)하는 과정에서, 결정 성장층의 벽개 계면에 많은 stress가 있고 결정면을 따라 벽개가 되지 않음으로 인해 일반적으로 계면이 매우 거치른상태로 된다. 누설전류는 이러한 거친 계면을 따라 다량으로 흐르게 된다.

따라서, 종래의 GaN계 반도체 소자는, 도 1에 도시된 바와 같이, p 금속전극(18)과 n-GaN(12) 사이의 표면에 유전체 보호막(16)을 도포함으로써 상기와 같은 누설전류를 차단하고 있다.

상기 유전체 보호막(16)은 반도체 표면을 통하여 계면으로 흐르는 누설 전류 통로를 차단하고 소자 표면을 외부 손상으로부터 보호하여, 조립 시 수율 향상, 소자의 표면 손상 방지, 소자의 신뢰성 확보를 위해 반드시 필요한 공정이며, 최종 공정 단계임으로 매우 주의가 요구되는 공정이다.

이런한 종래의 유전체 보호막 구성 방법은 투명 전극, n형 및 p형 기초전극을 형성한 뒤, PECVD 이나 Sputtering 공정을 이용하여 SiO₂나 Si₃N₄와 같은 유전체 보호막(16)을 증착하게 된다. 이 경우, 유전체 막과 반도체 표면과의 접착력이 약한 단순한 CVD 방식이나 열 증착 방식에 비해 보통 plasma를 이용하여 증착을 하게 되는데, Plasma 증착 방식은 유전체 보호막과 금속 표면(투명전극) 및 반도체 표면과의 접착력(adhesion)을 향상시킬 수 있다.

하지만, 상기 plasma 분위기에서의 유전체 보호막 증착은, plasma를 형성하기 위해서 가해주어야 하는 RF power 및 DC bais가 그대로 반도체 표면에 가해지기 때문에, 경우에 따라 소자 성능에 damage를 입히게 되어 전체 반도체 공정이 실패하거나 소자의 성능이 현격히 저하되는 문제점이 있다.

또한, 상기 유전체 증착공정은 소자제조에 있어서 최종 공정이기 때문에, 조그마한 공정의 변수에 의해서도 소자 전체의 수율 및 성능에 크게 영향을 미치게 되는 문제점이 있다.

또한, 반도체 광소자를 고전류, 고전압에 의해 고출력으로 동작할 경우, 상기 유전체 보호막(16)이, 유전체의 열에 대한 저항(열전도도가 매우 낮음)으로 인하여, 상기 InGaN 활성층(13)에서 발생하는 열의 방출을 감쇠시키기 때문에 소자의 발광 효율이 저하되는 문제점이 있다.

특히, 도 3에 도시된 바와 같이, 열방출을 위하여 소자 윗면을 금속 frame(혹은 submount)(19)에 접착시키는 구조인 junction-side down 방식의 경우에는 반도체 소자와 금속 frame(19) 사이를 유전체 보호막(16)이 막고 있는 모순된 소자구성이 되는 문제점이 있다.

또한, p-n diode 접합 계면에서의 누설 전류도 무시하지 못하는 양이며, 이는 신뢰성에 상당한 영향을 미친다. 이러한 누설 전류는 조립 후 소자의 수율 및 장기적(long term) 신뢰성에 큰 영향을 미치기 때문에 초기에 파악하기가 대단히 어려운 측면이 있다. 따라서, p 금속전극과 n-GaN 사이로 흐르는 누설 전류를 원천적으로 차단하는 것이 요구된다.

본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 여러가지 문제점을 수반하는 종래의 유전체 보호막을 제거하고 In_xGa_1-xN 결정층을 구비하여 새로운 구조로 반도체소자를 형성함으로써, 소자의 표면 및 계면, pn접합 계면에서의 누설전류를 효과적으로 차단할 뿐만 아니라 발광 효율을 향상시킬 수 있는 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조 방법을 제공하는 것이다.

도 1은 종래 GaN계 반도체 광 소자의 구조를 도시한 단면도.

도 2는 GaN계 반도체 광 소자에서의 누설전류 발생 원리를 설명하기 위한 단면도.

도 3은 종래 GaN계 반도체 광 소자의 고출력 동작을 위한 junction-side down 형식의 조립구조를 도시한 단면도.

도 4는 본 발명에 따른 n-In_xGa_1-xN 결정 보호막을 형성한 반도체 광 소자의 구조에 대한 일실시예를 도시한 단면도.

도 5a와 도 5b는 본 발명에 따른 반도체 광 소자의 누설전류 차단 및 pinch-off 현상을 설명하기 위한 주요부분의 단면도.

도 6a 내지 도 6e는 본 발명에 따른 n-In_xGa_1-xN 결정 보호막을 형성한 반도체 광 소자의 제조 공정을 설명하기 위한 단면도.

도 7은 본 발명에 도입되는 광-전기화학 식각 개념을 설명하기 위한 단면도.

도 8은 본 발명에 따른 n-In_xGa_1-xN 결정 보호막을 형성한 반도체 광 소자의구조에 대한 다른 실시예를 도시한 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

10,40. 기판 11,41. 버퍼층

12,42. n-GaN 층 13,43. InGaN(또는 GaN) 활성층

14,44. p-GaN층 15,46. 투명전극

16. 유전체 보호막 17,47. n형 금속전극

18,48. p형 금속 전극 45-a. In_xGa_1-xN 결정층

45. In_xGa_1-xN 결정 보호막

이와 같은 목적을 달성하기 위해서 본 발명에 따른 질화갈륨계 결정 보호막을 형성한 반도체 소자는 p-n 접합 다이오드 구조를 갖는 GaN계 반도체 소자에 있어서, 반도체 소자의 맨 위층인 p-GaN 층 상측의 주변부에 소정의 두께와 폭을 갖는 In_xGa_1-xN 결정층을 보호막으로 구비하는 것을 특징으로 한다.

본 발명의 바람직한 실시예를 첨부 도면에 의거 상세히 설명하면 다음과 같다.

첨부된 도면 도 4는 본 발명에 따른 n-In_xGa_1-xN 결정 보호막을 형성한 반도체 광 소자의 구조에 대한 일실시예를 도시한 단면도이다.

도 4에 도시된 바와 같이, 본 발명은, n 전극(47), 투명전극(46) 및 p 전극(48)을 구비한 p-n다이오드 구조의 GaN계 반도체 광소자에 있어서, 기판(40) 위에 버퍼층(41), n-GaN층(42), InGaN/GaN 활성층(43), p-GaN 층(44), n-In_xGa_1-xN 결정층(45-a)을 순차적으로 형성한 후 상기 p-GaN층(44) 상부표면의 주변(edge)부에만 소정의 두께(t)와 폭(w)을 갖는 n-In_xGa_1-xN(0≤x＜1) 결정 보호막(45)을 형성함으로써 이루어진다.

상기 n-In_xGa_1-xN(0≤x＜1) 결정 보호막(45)은 0.1 nm ≤t < 5,000 nm 정도의 두께로 성장되며, n-도핑농도는 10¹⁵개/cm³< n < 10²²개/cm³으로 조성하고, 폭은 0.1 ㎛ < w < 300㎛ 로 구성한다.

상기된 바와 같이 본 발명은 소자의 최종 공정에서 증착되는 종래의 유전체 보호막(16)을 사용하지 않고, 소자의 초기 공정인 결정성장 공정에서 n-In_xGa_1-xN 결정질(45-a)을 증착하여 이를 누설전류 차단 및 소자 보호막으로 사용하는 새로운 구조의 반도체 소자이다.

따라서, 누설전류를 효과적으로 차단할 뿐만 아니라 최종적으로 유전체 보호막을 증착함에 따라 수반되는 여러가지 문제점들을 해결할 수 있다.

한편, 본 발명에 따른 반도체 광소자에서의 누설전류 차단 원리는 도 5a와 도 5b를 이용하여 설명한다.

도 5a에 도시된 바와 같이, 상기 P전극(48)에 전원(+V)을 인가하게 되면, 상기 n-In_xGa_1-xN 보호막(45)이 형성되지 않은 소자의 중심영역(영역 (I))에서는 p-n 접합 다이오드 구조로 되어 정상적으로 동작하고, 소자표면의 주변(edge)인 상기 n-In_xGa_1-xN 보호막 형성부분(영역 (II))에는 n-In_xGa_1-xN/p-GaN/n-In_xGa_1-xN 구성에 의한 n-p-n 다이오드 구조가 되어 전류가 도통하지 않게 된다.

또한, 도 5b에 도시된 바와 같이, 상기 n-In_xGa_1-xN 보호막(45) 위의 일부분에 전원이 인가되면, n-In_xGa_1-xN/ p-GaN / n-InGaN / n-GaN 구조가 되어 n-p-n 의 역방향 junction이 된다. 위 아래의 고농도 n층의 영향에 의해 p-GaN 층(44)의 junction에 공핍영역이 형성되어 p-GaN 층(44)의 횡방향으로 hole 전류가 흐르지 못하는 pinch-off 현상이 발생됨으로써, 횡방향 누설전류를 완전히 차단할 수 있다.

또한, 상기 p-GaN 층(44)과 상기 n-In_xGa_1-xN 보호막(45) 사이의 인터페이스부는 단결정과 같은 완전한 결정 구조로 되기 때문에 종래의 유전체 보호막 증착에비해 보다 완벽하게 누설전류를 차단할 수 있다.

특히, 상기 In_xGa_1-xN 보호막(45)은 유전체 보호막(16)에 비해 열전도가 매우 우수하고 소자의 구성층과 동일한 양질의 결정층이기 때문에, 이러한 In_xGa_1-xN 보호막 방식은 junction-side down 접합시 소자의 열방출에 매우 효과적인 구조이다.

한편, 도 6a 내지 도 6e는 본 발명에 따른 n-In_xGa_1-xN 결정 보호막을 형성한 반도체 광 소자의 제조 공정을 설명하기 위한 단면도이다.

본 발명의 n-In_xGa_1-xN 결정 보호막(45)을 형성한 반도체 광 소자의 제조공정은 먼저, 도 6a에 도시된 바와 같이, 기판(사파이어, SiC, GaN, Si 등)(40) 위에 buffer층(41), n형 GaN 층(42), InGaN/GaN 활성층(43), p형 GaN 층(44), n-In_xGa_1-xN 결정층(45)을 MOCVD 방법에 의해 순차적으로 결정 성장시킨다.

상기 MOCVD 결정성장을 위한 carrier gas로는 고순도 수소(H₂) 또는 질소(N₂)를 사용할 수 있으며, 특히, n-In_xGa_1-xN을 결정성장 시킬 경우, gas 질량이 수소보다 무거운 질소(N₂) 분위기에서 성장시킴으로써 n-In_xGa_1-xN의 결정질을 향상시킬 수 있다.

그 다음, 도 6b에 도시된 바와 같이, n형 전극(47)의 형성을 위해 소자의 우측 상단부를 n-GaN 층(42)까지 식각한다.

또한, 상기 공정 후, 소자의 보호막으로 정의된 소정의 영역(소자표면의 주변부)을 제외한 부분의 n-In_xGa_1-xN 결정질(45-a)을 식각하여 제거함으로써, n-In_xGa_1-xN 보호막(45)을 형성한다.(도 6c) 이로써, 상기 n-In_xGa_1-xN 보호막(45)은 상기 p형 GaN 층(44) 상측의 주변부에 사각띠 형태의 박막으로 형성된다.

이때, 상기 n-In_xGa_1-xN 결정질(45-a)의 식각은 RIE 식각법, 화학 식각 또는 광-전기화학 식각법 등이 이용될 수 있다.

상기 식각 방법중 화학 식각 방법이 소자 표면의 손상을 극소화 시킬 수 있기 때문에 더욱 유리하다. 특히 광 전기화학(photo-electrochemical) 식각 방식을 이용할 경우, n-In_xGa_1-xN 결정층(45-a)을 p-GaN과 선택적으로 구별하여 식각할 수 있기 때문에 본 발명에 있어서 매우 이상적인 방법이다.

한편, 도 7은 본 발명에 도입되는 광-전기화학 식각 개념을 설명하기 위한 단면도이다.

도 7에 도시된 바와 같이, 일반적인 광-전기화학 식각 방식은 식각대상 부분에 n-In_xGa_1-xN 결정층의 bandgap 보다 큰 에너지의 빛을 가하여 전자와 정공을 발생시키고, 전해 용액(KOH+H₂O)과 반응시켜 정공이 발생한 부분을 급속히 식각시키는 것이다.

또한, 결정층과 전해 용액에 가하는 전압의 극성에 따라, n형과 p형을 선택하여 식각할 수 있다.

따라서, 대상 영역에 빛을 조사하고 전압의 극성을 선택함으로써, 상기 p-GaN 층(44)에 대하여 선택적으로 n-In_xGa_1-xN 결정층(45-a)만을 간단히 식각할 수 있고, 식각된 반도체 표면은 어떤 damage 나 stress를 갖지 않은 매우 양호한 상태의 반도체 표면으로 구성될 수 있다.

또한, 도 6d에 도시된 바와 같이, 필요에 따라 상기 n-In_xGa_1-xN 보호막(45) 및 p-GaN 층(44) 상부에 투명 전극(46) 또는 전면 전극을 증착하고, 도 6e에 도시된 바와 같이, n 금속전극(47)과 p 금속전극(48)을 형성함으로써, 본 발명에 따른 반도체 광소자 제조 공정을 완성한다.

한편, 필요에 따라 상기 p-GaN층(44) 위의 In_xGa_1-xN 결정층(45-a)은 의도적으로 도핑(doping)하지 않거나 미약하게 p형 도핑함으로써, 전체적으로 전기가 통하지 않는 절연성으로 보호막(45)을 형성할 수 있다.

도 8은 본 발명에 따른 n-In_xGa_1-xN 결정 보호막을 형성한 반도체 광 소자의 구조에 대한 다른 실시예를 도시한 단면도이다.

도 8에 도시된 바와 같이, 상기 p-GaN 층(44) 상에만 투명전극(46)을 도포함으로써, 상기 n-In_xGa_1-xN 보호막(45)에는 p형 전극을 가하지 않는 구조로 반도체 광소자를 구성할 수 있다.

본 발명은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수가 있다.

상기한 바와 같이 이루어지는 본 발명에 의하면, p-GaN층 상부 표면의 가장자리에 In_xGa_1-xN을 결정 성장 중에 형성함으로써, 소자 표면에서 계면으로 흐르는누설전류를 완전히 차단할 뿐만 아니라 n-p-n형의 접합 구조로 인해 p-GaN층의 벽개 계면측에 pinch-off 현상을 발생하게 되어 소자의 신뢰성 및 수율을 극대화 시킬 수 있다.

또한, 본 발명의 In_xGa_1-xN 보호층은 열 전도도가 매우 우수하기 때문에, 고출력 동작 시 소자의 발광효율 및 신뢰성의 향상을 도모할 수 있다.

또한, 본 발명은 n-InxGa1-xN층을 초기의 결정 성장 중에 형성하기 때문에, 종래의 최종 공정 단계에서 수행되었던 유전체 증착 공정을 생략시킬 수 있어서, 공정 단순화 및 수율 향상을 극대화할 수 있다.

Claims (7)

1. p-n 접합 다이오드 구조를 갖는 GaN계 반도체 소자에 있어서,

   반도체 소자의 맨 위층인 p-GaN층 상측의 주변부에 소정의 두께와 폭을 갖는 In_xGa_1-xN(0≤x＜1) 결정층을 보호막으로 구비하는 것을 특징으로 하는 질화갈륨계 결정 보호막을 형성한 반도체 소자.
2. 제 1항에 있어서, 상기 In_xGa_1-xN 결정 보호막은 0.1 ~ 5,000 nm의 두께와 0.1㎛~ 300㎛의 폭으로 형성되고 n 도핑농도를 10¹⁵~10²²개/cm³으로 조성하는 것을 특징으로 하는 질화갈륨계 결정 보호막을 형성한 반도체 소자.
3. 제 1항에 있어서, 상기 In_xGa_1-xN 결정 보호막은 도핑하지 않거나 미약하게 p형 도핑을 하는 것을 특징으로 하는 질화갈륨계 결정 보호막을 형성한 반도체 소자.
4. 제 1항에 있어서, 상기 In_xGa_1-xN 결정 보호막의 상부에는 전극면을 도포하지 않는 것을 특징으로 하는 질화갈륨계 결정 보호막을 형성한 반도체 소자.
5. pn 접합 다이오드 구조의 GaN 계 반도체 소자의 제조방법에 있어서,

   반도체 소자의 맨 위층인 p-GaN 층 상에 In_xGa_1-xN(0≤x＜1) 결정층을 성장하는 단계와,

   상기 In_xGa_1-xN 결정층의 중심부를 식각 제거하여 상기 p-GaN 층 상측의 주변부에 In_xGa_1-xN 결정 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 질화갈륨계 결정 보호막을 형성한 반도체 소자의 제조방법.
6. 제 5항에 있어서, 상기 In_xGa_1-xN 결정층은 질소 분위기에서 MOCVD 결정 성장 방식으로 결정 성장하는 것을 특징으로 하는 질화갈륨계 결정 보호막을 형성한 반도체 소자의 제조방법.
7. 제 5항에 있어서, 상기 In_xGa_1-xN 결정층을 RIE 식각법, 화학 식각법, 광-전기화학 식각법중 어느 하나의 방법에 의해 식각하여 In_xGa_1-xN 결정 보호막을 형성하는 것을 특징으로 하는 질화갈륨계 결정 보호막을 형성한 반도체 소자의 제조방법.