KR100343238B1

KR100343238B1 - 전자방출소자를이용한전자장치및화상형성장치

Info

Publication number: KR100343238B1
Application number: KR1019980014933A
Authority: KR
Inventors: 쯔요시 다께가미; 히데아끼 미쯔따께
Original assignee: 캐논 가부시끼가이샤
Priority date: 1997-04-28
Filing date: 1998-04-27
Publication date: 2002-08-22
Anticipated expiration: 2018-04-27
Also published as: JPH1116521A; KR19980081763A; DE69840737D1; EP0875917B1; CN1201997A; CN1133199C; US6288485B1; EP0875917A1

Abstract

본 발명은 전자-방출 소자(electron-emitting device)를 갖는 제1 기판과 상기 제1 기판에 대향하는 제2 기판 사이에 지지용 부재가 있는 전자-방출 소자에 관련된 전자 장치를 개시한다. 이러한 구조에서는, 상기 지지용 부재(support member)가 절연 물질로 이루어져 있으며, 다수의 전자-방출 소자가 실제적으로 선형(substantially linearly)으로 배치되고, 그리고 상기 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자는 상기 지지용 부재를 매개체로 하지 않고 서로 인접한 두 개의 전자-방출 소자보다 큰 간격으로 배치되어 있다.

Description

전자 방출 소자를 이용한 전자 장치 및 화상 형성 장치{ELECTRON APPARATUS USING ELECTRON-EMITTING DEVICE AND IMAGE FORMING APPARATUS}

본 발명은 전자 방출과 관련된 전자 장치에 관한 것으로서, 특히 전자를 이용하여 화상을 형성하기 위한 화상 형성 장치에 관한 것이다.

종래에는, 전자-방출 소자로 열음극 및 냉음극(hot and cold cathode) 소자로 칭하는 두가지 유형의 소자가 있다. 냉음극 소자로 공지된 예는 표면-전도성 방출(surface-conduction emission:SCE) 유형의 전자-방출 소자이고, 필드 방출 유형의 전자 소자(본 명세서에서 FE 유형 전자-방출 소자로 참조됨)이며, 그리고 금속/절연체/금속 유형의 전자-방출 소자(본 명세서에서 MIM 유형 전자-방출 소자로 참조됨)이다.

표면-전도성 방출 유형의 전자-방출 소자의 공지된 예는, 예를 들어, 엘린슨(M.I.Elinson)의 "Radio Eng. Electron Phys., 10, 1290(1965)"에서 설명되고 있으며 기타 예들을 통해 다음에 설명될 것이다.

표면-전도성 방출 유형의 전자-방출 소자는 기판상에 형성된 작은 면적의 박막에서, 이러한 박막을 통해 같은 방향으로 전류가 흐름으로써, 전자가 방출되는 현상을 이용한다. 표면-전도성 방출 유형의 전자-방출 소자는, 금 박막(Au thin film) [G.Ditter,"Thin Solid Films", 9, 317(1972)], In₂O₃/SnO₂박막 [M.Hartwell and C.G.Fonstad, "IEEE Trans. ED Conf.", 519(1975)], 탄소 박막(carbon thin film) [Hisashi Araki et al., "Vacuum", Vol. 26, No. 1,p. 22(1083)], 및 그와 같은 것을 이용하는 전자-방출 소자를 포함하며, 부가적으로 SnO₂박막은 상술한 엘린슨에서 기술된 것이다.

도 17은 이러한 표면-전도성 방출 유형의 전자-방출 소자의 통상적인 소자 구조의 예로서, 상술한 하트웰 등(M.Hartwell et al)이 제안한 소자의 평면도이다.도 17을 참조하면, 참조 번호(3001)는 기판을 표시하고, 참조 번호(3004)는 스퍼터링방법으로 형성되고 금속 산화막으로 이루어진 전도성 박막을 표시한다. 도 17에 도시된 바와 같이, 이러한 전도성 박막(3004)은 H 모양의 패턴을 갖는다. 전자-방출 부분(3005)은 전도성 박막(3004)에 대하여 대전 공정(electrification processing)을 수행함으로써 형성된다(이후에 형성 공정(forming processing)으로 참조됨). 도 17의 간격(L)은 0.5㎜ 내지 1㎜로 설정되고, 폭(W)은 0.1㎜로 설정된다. 전자-방출 부분(3005)은, 예시상의 편의성을 위해, 전도성 박막(3004)의 중앙에 직사각형 모양으로 도시된다. 그러나, 이것은 전자-방출 소자(3005)의 실제적인 위치와 유형을 정확히 도시하는 것은 아니다.

상술한 하트웰 등에 의해 설명된 표면-전도성 방출 유형의 전자-방출 소자 및 그와 같은 것에 있어서, 전자-방출 소자(3005)는 통상적으로 전자를 방출하기 전에 전도성 박막(3004)에 대해 형성 공정이라 칭하는 대전 공정을 수행함으로써 형성된다. 즉, 형성 공정은 대전을 통해 전자-방출 부분을 형성하는 것이다. 예를 들어, 일정한 DC 전압 또는 매우 낮은 비율 (예를 들어, 1V/min)로 증가하는 DC 전압을 전도성 박막(3004)의 양단에 인가하여 전도성 박막(3004)를 부분적으로 파괴(destroy)하거나 또는 변형(deform)함으로써, 전기적으로 고저항을 갖는 전자-방출 부분(3005)을 형성한다. 이러한 전도성 박막(3004)의 파괴된 또는 변형된 부분은 균열(fissure)을 가진다. 형성 공정 이후에 전도성 박막(3004)에 적절한 전압을 인가하면, 균열 부근에서 전자가 방출된다.

FE 유형의 전자-방출 소자의 공지된 예는 디크(W.P.Dyke) 및돌란(W.W.Dolan)의 "Field emission", Advanced in Electron Physics, 8, 89 (1956)와 스핀듯(C.A.Spindt)의 "Physical properties of thin-film field emission cathodes with molybdenium cones", J. Appl. Phys., 47, 5248(1976)에서 설명되고 있다.

도 18은 이러한 FE 유형의 전자-방출 소자의 통상적인 소자 구조의 예로서, 상술한 스핀듯 등이 제안한 소자의 단면도이다. 도 18을 참조하면, 참조 번호(3010)는 기판을 표시하고, 참조 번호(3011)은 전도성 물질로 이루어진 에미터 배선층(emitter wiring layer), 참조 번호(3012)는 에미터 콘(3013), 참조 번호(3013)는 절연층, 그리고 참조 번호(3014)는 게이트 전극을 각각 표시한다. 이러한 소자에서는, 에미터 콘(3012)과 게이트 전극(3014) 사이에 전압을 인가하여 에미터 콘(3012)의 말단부(distal end portion)로부터 전자를 방출한다. FE 유형의 소자의 다른 구조로서, 도 18의 다층 구조에 더하여, 에미터와 게이트 전극이 기판상에서 기판의 표면에 거의 평행하게 배치된 예가 있다.

MIM 유형의 전자-방출 소자의 공지된 예는 미드(C.A.Mead)의 "Operation of Tunnel-Emission Devices", J.Appl.Phys., 32, 646 (1961)에 설명되고 있다. 도 19는 이러한 MIM 유형의 통상적인 소자 구조를 도시한다. 도 19는 이러한 MIM 유형의 전자-방출 소자의 단면도이다. 참조 번호(3020)는 기판을 표시하고, 참조 번호(3021)은 금속으로 이루어진 하부 전극(low electrode), 참조 번호(3022)는 대략 100Å의 두께를 갖는 얇은 절연층, 그리고 참조 번호(3023)는 대략 80Å 내지 300Å의 두께를 가지며 금속으로 이루어진 상부 전극(upper electrode)을 각각 표시한다. 이러한 MIM 유형의 전자-방출 소자에서, 상부 전극(3023)과 하부 전극(3021) 사이에 적절한 전압을 인가하면 상부 전극(3023)의 표면에서 전자가 방출된다. 상술한 냉음극 소자는 열음극 소자에 비해 낮은 온도에서 전자를 방출할 수 있기 때문에, 어떤 히터(heater)도 필요로 하지 않는다. 그래서, 이러한 냉음극 소자는 열음극 소자에 비해 구조적으로 단순하고 미세한 패턴 형성이 가능하다. 대량의 소자가 기판상에 고밀도로 배치되어 있더라도, 기판의 열융합(heat fusion)과 같은 문제는 거의 발생하지 않는다. 부가하면, 열음극 소자는 히터를 이용하여 가열 공정을 수행하기 때문에 반응 속도가 느린 반면에, 냉음극 소자의 반응 속도는 매우 빠르다. 이러한 이유때문에, 냉음극 소자의 활용에 대한 연구가 열정적으로 행해졌다.

냉음극 소자로서, 상술한 표면-전도성 방출 유형의 전자-방출 소자는 구조가 단순하고 용이하게 제조할 수 있는 이점이 있다. 이러한 이유때문에, 많은 소자들을 넓은 면적에 형성할 수 있다. 본 발명의 출원인에 의해 출원된 일본 특허 공개 (제 64-31332호)에 개시된 바와 같이, 많은 소자를 배치하고 구동하는 방법이 연구되었다.

(예를 들어, 화상 표시 장치와 같은 화상 형성 장치, 화상 기록 장치, 전자-빔 소스(electron-beam sources), 및 등등과 같은) 표면-전도성 방출 유형의 전자-방출 소자는 연구되었다.

본 발명의 출원인에 의해 출원된, 미국 등록 특허 (제 5,066,883호), 일본 특허 공개 (제 2-257551호), 및 일본 특허 공개 (제 4-28137호)에 개시된 바와 같이, 특별히 화상 표시 장치로 응용한 예로서, 표면-전도성 방출 유형의 전자-방출 소자와 전자 빔을 수신하면 빛을 내는 형광 물체의 조합을 이용한 화상 표시 장치가 연구되었다. 표면-전도성 방출 유형의 전자-방출 소자와 형광 물체의 조합을 이용하는 이러한 화상 표시 장치는 종래의 다른 화상 표시 장치들에 비해 우수한 특성이 있는 것으로 기대되었다. 예를 들어, 최근의 인기있는 액정 표시 장치(liquid crystal display)와 비교하면, 자기-방출(self-emission) 유형이기 때문에 배후 조명(backlight)을 필요로 하지 않으며 넓은 뷰 앵글(view angle)을 갖는 점에서, 상술한 화상 표시 장치가 액정 표시 장치에 비해 우수하다.

서로 인접하여 배치된 다수의 FE 유형의 전자-방출 소자의 구동 방법은 본 발명의 출원인이 출원한 미국 등록 특허 (제 4,904,895호)에 개시되어 있다. FE 유형 전자-방출 소자를 화상 표시 장치에 적용한 공지의 예는 마이어 등(R.Meyer)에 의해 보고된 평판 표시 장치이다[R.Meyer: "Recent Development on Microtips Display at LETI", Tech. Digest of 4th Int.Vacuum Microelectronics Conf., Nagahama, pp. 6-9 (1991)].

서로 인접하여 배치된 다수의 MIM 유형의 전자-방출 소자의 구동 방법은 본 발명의 출원인이 출원한 일본 특허 공개 (제 3-55738호)에 개시되어 있다.

상술한 전자-방출 소자들 중의 하나의 소자를 이용한 화상 표시 장치에서, 음극선 관 (Cathode-Ray Tube:CRT)의 대안으로서 공간을 작게 차지하고 무게가 가볍다는 이유로, 얇은 평판 표시 장치에 대한 관심이 많다.

도 20은 평탄한 화상 표시 장치에 대한 (패널의 내부 구조를 보여주기 위해패널의 일부가 제거된) 표시 패널(panel)의 일 예에 대한 투시도이다.

도 20에서, 참조 번호(3115)는 배면판(rear plate)을 표시하고, 참조 번호(3116)는 측벽(side wall), 참조 번호(3117)는 면판(face plate)을 각각 표시한다. 배면판(3115), 측벽(3116), 및 면판(3117)은 표시 패널의 내부를 진공으로 유지하기 위한 포장재(envelop)(기밀 용기(airtight container))이다. 배면판(3115)은 이것에 고정된 기판(3111)이 있으며, 이러한 기판위에는 N×M 냉음극 소자(3112)가 있다(M, N 은 2와 같거나 큰 정수이며 표시 픽셀의 갯수에 거의 비례하여 설정됨). N×M 냉음극 소자(3112)는 M 개의 열 방향(row-direction) 배선(3113)과 N 개의 행 방향(column-direction) 배선(3114)에 의해 간단한 매트릭스 형태로 배선된다. 기판(3111), 냉음극 소자(3112), 열 방향 배선(3113), 및 행 방향 배선(3114)으로 구성된 부분은 "다중 전자-빔 소스(multi electron-beam source)"로 참조된다. 열 방향 배선(3113)과 행 방향 배선(3114)이 교차하는 부분에는, 배선들간에 전기적인 절연을 유지하기 위해 절연층(도시되지 않음)이 형성되어 있다.

더구나, 형광 재료로 이루어진 형광막(3118)은 면판(3117) 아래에 형성된다. 형광막(3118)은 세가지 주요 색깔 형광 재료로서, 빨강, 녹색, 및 파랑색으로 채색된다(도시되지 않음). 검은 전도성 재료(black conductive material)(도시되지 않음)은 형광막(3118)을 구성하는 형광 재료들 사이에 있다. 더구나, 알루미늄 또는 그와 같은 것으로 이루어진 메탈백(3119)은 배면판(3115) 측면상의 형광막(3118) 표면 위에 있다. 기호 Dx1 내지 기호 DxM, 기호 Dy1 내지 기호 DyN, 및 기호 Hv는전기 회로(도시되지 않음)가 있는 표시 패널의 전기적인 연결을 위해 제공된 기밀 구조의 전기적인 연결 단자(electric connection terminals)를 표시한다. 단자들(Dx1 내지 DxM)은 다중 전자-빔 소스의 열-방향 배선(3113)에 전기적으로 연결되어 있고, 단자들(Dy1 내지 DyN)은 다중 전자-빔 소스의 행-방향 배선(3113)에 그리고 단자(Hv)는 면판의 메탈백(3119)에 각각 전기적으로 연결되어 있다.

기밀 용기의 내부는 10^-6Torr에서 배기된다. 화상 표시 장치의 표시 면적이 커질 수록, 화상 표시 장치는 기밀 용기의 내부와 외부간의 압력 차이로 인한 배면판(3115)과 면판(3117)의 변형 및 손상을 방지하기 위한 수단을 필요로 한다. 배면판(3115)과 면판(3117)을 두껍게 함으로써 변형과 손상이 방지된다면, 화상 표시 장치의 무게가 증가할 뿐만 아니라, 사용자가 화상을 비스듬하게 보는 경우의 화상 왜곡 및 변위의 원인이 된다. 반대로, 도 20에서는, 표시 패널에는 대기압을 견디기 위해 비교적 얇은 유리로 이루어진 구조 지지용 부재(structure support member)(스페이서(spacer) 또는 리브(rib)라 칭함)(3120)이 구비되어 있다. 이러한 구조에서, 다중 전자-빔 소스가 형성된 기판과 형광막(3111)이 위에 형성된 면판(3117) 사이의 간격은 통상적으로 서브 밀리미터(submillimeter) 내지 수 밀리미터를 유지한다. 상술된 바와 같이, 기밀 용기의 내부는 고진공을 유지한다.

상술한 표시 패널을 사용한 화상 표시 장치에서, 외부 단자(Dx1 내지 DxM 및 Dy1 내지 DyN)를 통해 냉음극 소자(3112)에 전압을 인가하면 냉음극 소자(3112)에서 전자가 방출된다. 이와 동시에, 외부 단자를 통해 메탈백(3119)에 수 백 볼트내지 수 천 볼트(100v to kv)의 고전압이 인가되면 방출된 전자가 가속되어 면판(3117)의 내부 표면에 충돌하게 한다. 결과적으로, 형광막(3118)을 구성하는 각각의 형광 재료는 빛을 방출하기 위해 여기됨으로써 화상을 표시하는 것이다.

화상 형성 장치 또는 그와 같은 것의 상술한 전자 빔 장치는 장치 내부를 고진공으로 유지하기 위한 포장재를 포함하며, 전자 소스는 포장재, 전자 소스가 방출한 전자 빔이 조사(irradiation)되는 형광 재료가 있는 면판, 형광 재료가 있는 면판 쪽으로 전자 빔을 가속시키기 위한 가속 전극, 및 그와 같은 것들의 내부에 배치된다. 이것들에 부가하여, 포장재에 가해진 대기압을 내부에서 유지하도록 포장재를 지지하기 위한 지지용 부재(스페이서)는 포장재 내에 배치된다.

스페이서를 포함하는 이러한 화상 표시 장치의 패널은 다음의 문제점이 있다.

이러한 문제점은 도 21을 참조하여 설명될 것이다. 도 21은 도 20의 A-A에 따라 절취한 단면도이다. 도 20과 동일한 참조 번호는 동일한 부분을 표시하는 것으로서 관련 설명은 생략한다.

참조 번호(3120)는 기판(3111)과 면판(3117) 사이에 배치된 스페이서를 표시한다. 냉음극 소자(3112)에 의해 방출된 전자는 궤도(4112)를 따라서 형광막(3118)에 충돌하여 형광 재료가 빛을 방출하도록 함으로써, 화상을 형성한다. 스페이서(3120) 부근에서 방출된 일부 전자는 스페이서(3120)에 충돌하거나 방출된 전자의 작용에 의해 생성된 이온이 스페이서(3120)에 부착된다. 더구나, 면판(3117)에 도달한 일부 전자는 반사되고 분산되며, 그리고 일부 분산된 전자는스페이서(3120)에 충돌하여 스페이서(3120)를 충전시킨다. 스페이서(3120) 부근에서 냉음극 소자(3112)에 의해 방출된 전자의 궤도는 스페이서(3120)에 충전된 전하에 의해 스페이스(3120)에 가까운 쪽으로 변경된다. 그러므로, 냉음극 소자(3112)에 의해 방출된 전자는 형광막(3118)상의 적절한 위치와는 다른 위치에서 충돌함으로써 스페이서 부근에서 왜곡된 화상을 표시한다. 방출된 전자가 스페이서(3120)와 충돌하면, 이러한 전자는 형광막(3118)에 도달할 수 없게 되고 따라서 루미네센스(luminance)가 스페이서(3120) 부근에서는 감소한다.

본 발명의 목적은 전자 조사 위치를 지지용 부재 부근에 바람직하게 설정할 수 있는 전자 장치를 제공하는 것이고, 이러한 전자 장치를 이용한 화상 형성 장치를 제공하는 것이다.

도 1은 본 발명의 실시예에 따른 화상 표시 장치의 표시 패널(display panel)을 도시하는 앞부분이 부분적으로 잘려진 투시도.

도 2는 본 발명의 실시예에 따른 화상 표시 장치(image display apparatus)의 단면도.

도 3은 상기 실시예에 이용된 다중 전자-빔 소스의 기판을 나타내는 평면도.

도 4는 상기 실시예에 이용된 다중 전자-빔 소스(도 3에 도시됨)의 기판에서 선 B-B'에 따라 절취한 단면도.

도 5a 내지 도 5b는 상기 표시 패널의 면판(face plate)상에 배치된 형광 재료를 예로 도시한 평면도.

도 6a 내지 도 6b는 상기 실시예에 있는 평탄한 표면-전도성 방출(surface-conduction emission) 유형의 전자-방출 소자의 평면 및 단면을 각각 나타내는 도면.

도 7a 내지 도 7e는 상기 평탄한 표면-전도성 방출 유형의 전자-방출 소자를 제조하는 각각의 단계를 도시하는 단면도.

도 8은 상기 실시예 내의 형성 공정(forming processing)에서의 인가 전압의파형을 도시하는 그래프.

도 9a 내지 도 9b는 활성화 공정(activation processing)에서의 방출 전류(Ie)의 변화 및 인가 전압의 파형을 각각 도시하는 그래프.

도 10은 상기 실시예에서 이용된 스텝(step) 표면-전도성 방출 유형의 전자-방출 소자의 단면도.

도 11a 내지 도 11f는 스텝(step) 표면-전도성 방출 유형의 전자-방출 소자를 제조하는 각 단계를 도시하는 단면도.

도 12는 상기 실시예에서 이용된 표면-전도성 방출 유형의 전자-방출 소자의 통상적인 특성을 도시하는 그래프.

도 13은 상기 실시예의 화상 표시 장치에 대한 구동 회로의 도식적인 배치를 나타내는 블럭도.

도 14a 내지 도 14c는 전자-방출 소자에 의해 방출된 전자가 면판과 충돌하는 상태를 설명하는 도면.

도 15는 본 발명의 실시예의 표시 패널의 단면도.

도 16a 내지 도 16b는 본 발명의 실시예의 표시 패널의 평면도로서, 도 16a는 스페이서(spacer)와 충분히 떨어진 영역을 도시하고, 도 16b는 스페이서 부근의 영역을 도시하는 도면.

도 17은 공지된 표면-전도성 방출 유형의 전자-방출 소자의 일 예를 도시하는 도면.

도 18은 공지된 FE 유형의 소자의 일 예를 도시하는 도면.

도 19은 공지된 MIM 유형의 소자의 일 예를 도시하는 도면.

도 20은 화상 형성 장치의 표시 패널을 도시하는 앞부분이 부분적으로 잘려진 투시도.

도 21은 본 발명에 의해 해결될 문제점을 설명하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1011 : 기판

1012 : 냉음극 소자(cold cathode device)

1013 : 열-방향 배선

1014 : 행-방향 배선

1015 : 배면판

1016 : 측벽

1017 : 면판

1018 : 형광막(fluorescent film)

1019 : 메탈백(metal back)

1020 : 스페이서(spacer)

본 발명에 따른 전자 장치의 일 양상은 다음의 배치를 갖는다.

제공되는 전자 장치는:

실제적으로 선형으로 배치된 다수의 전자-방출 소자를 갖는 제1 기판,

상기 제1 기판에 배향하게 배치된 제2 기판, 및

상기 제1 기판과 제2 기판 사이의 간격을 유지하기 위한 지지용 부재

를 포함하며, 상기 지지용 부재는 절연성이 있으며, 상기 다수의 전자-방출 소자 중에서 상기 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자는 상기 지지용 부재를 매개체로 하지 않고 서로 인접한 두 개의 전자-방출 소자보다 큰 간격으로 배치되어 있다.

본 발명에 따른 전자 장치의 다른 양상은 다음의 배치를 갖는다.

제공되는 전자 장치는:

상기 제1 기판에 배향하게 배치된 제2 기판, 및

를 포함하며, 상기 지지용 부재는 전하량을 거의 일정하게 유지하는 특성이 있으며, 상기 다수의 전자-방출 소자 중에서 상기 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자는 상기 지지용 부재를 매개체로 하지 않고 서로 인접한 두 개의 전자-방출 소자보다 큰 간격으로 배치되어 있다.

본 발명에서 특히, 전자-방출 소자는 일정한 주기로 구동되며, 전하량을 거의 일정하게 유지하는 지지용 부재의 특성이란, 적어도 이러한 일정한 주기 동안에 지지용 부재의 전하량의 변화로 인한 전자-방출 소자에 의해 방출된 전자에 가해진 편향된 양의 변화에 대해서 전하량의 변화를 허용 가능한 범위내로 억제할 수 있는 특성이다.

각각의 양상에서, 지지용 부재는 전연성 또는 전하량을 일정하게 유지하는 특성을 가지기 때문에, 지지용 부재에 충전된 전하에 의한 전자의 편향은 거의 일정하다. 전자-방출 소자들간의 배치 간격이 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자가 상기 지지용 부재를 매개체로 하지 않고 인접한 두 개의 전자-방출 소자보다 큰 간격으로 배치되도록 설정되면, 전자가 이러한 지지용 부재와충돌하는 것은 억제가 가능하며, 원하는 위치로부터의 전자 조사 위치의 편이는 지지용 부재 부근에서 감소될 수 있다. 부가하면, 전자 조사 위치가 변하게되는 것을 억제할 수 있다.

더 구체적으로, 이러한 지지용 부재는 바람직하게는 10¹¹Ω/sq 보다 작지 않은 표면 시트 저항을 가지며, 더 바람직하게는 10¹²Ω/sq 보다 작지 않은 표면 시트 저항을 갖는다.

각각의 양상에서, A1이 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자간의 간격이고, A2는 상기 지지용 부재를 매개체로 하지 않고 서로 인접한 두 개의 전자-방출 소자간의 간격, t는 개재된 지지용 부재를 통해 인접한 두 개의 전자-방출 소자를 서로 연결하는 이러한 지지용 부재의 두께를 각각 나타낼 때, 바람직하게는 A1 > (A2 + t) 관계가 유지된다.

각각의 양상에서, 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자간의 간격은, 지지용 부재로 인한 전자의 편향이 인해 전자-방출 소자에 의해 방출된 전자의 조사 위치에 미치는 영향의 정도에 따라서 바람직하게 설정된다.

더 구체적으로, 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자간의 간격은, 전자가 지지용 부재에 의해 편향되지 않았을 때 얻어지는 전자 조사 위치와 전자가 지지용 부재에 의해 편향되었을 때 얻어지는 전자 조사 위치간의 변이 정도(shift amount)에 따라서 설정된다.

각각의 양상에서, 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자간의 간격은, 상기 지지용 부재를 매개체로 하지 않고 서로 인접한 두 개의 전자-방출 소자에 의해 방출된 전자 조사 위치간의 간격과 거의 동일하도록 설정된다. 이렇게 설정되면, 전자 조사 포인트(point)는 지지용 부재의 존재에 상관없이 거의 동일한 간격으로 형성될 수 있다.

각각의 양상에서, 지지용 부재를 통해 서로 인접한 두 개의 전자-방출 소자간의 간격은, 전자-방출 소자에 의해 방출된 전자를 가속시키기 위한 전압, 지지용 부재의 높이, 및 지지용 부재에 충전된 전하량 중에서 적어도 하나에 따라서 바람직하게 설정된다. 더 구체적으로, 전자-방출 소자에 의해 방출된 전자를 가속시키기 위한 전압은 상술한 전자-방출 소자와 제2 기판 사이에 인가되는 전압이다.

각각의 양상에서, 전자 장치는 실제적으로 선형으로 배치된 다수의 전자-방출 소자 세트(set)를 더 포함한다.

각각의 양상에서, 다수의 전자-방출 소자는 열-방향 배선과 이러한 열-방향 배선과는 다른 방향으로 확장된 행-방향 배선에 의해 매트릭스 형태로 배선될 수도 있다. 이 때에, 지지용 부재는 열-방향 배선과 행-방향 배선 중의 하나의 배선상에 바람직하게 배치된다.

열-방향 또는 행-방향 배선의 확장 방향은 냉음극 전자-방출 소자를 실제적으로 선형으로 배치하게하는 방향과 일치될 수도 있다.

각각의 양상에서, 전자-방출 소자는 냉음극 유형의 전자-방출 소자이다.

각각의 양상에서, 전자-방출 소자는 한 쌍의 전극이 있고 이러한 한 쌍의 전극에 인가된 전압에 따라 전자를 방출한다. 예를 들어, 이러한 한 쌍의 전극은 FE유형의 전자-방출 소자에 있어서 에미터 콘 및 게이트 전극, MIM 유형에서 절연층을 개재하여 적층된 두 개의 전극, 또는 표면-전도성 방출 유형의 전자-방출 소자의 두 개의 평행 전극에 해당한다.

본 발명에 따르면, 전자의 조사에 의해 화상을 형성하는 화상 형성 장치는, 상술한 양상들 중의 하나에 의해 정의되는 전자 장치 및 전자 장치의 전자-방출 소자에 의해 방출된 전자에 의해 화상이 형성되는 화상 형성 부재를 포함한다.

화상 형성 부재는 전자의 조사에 빛을 발하는 빛-발산 물질이다. 이러한 빛-발산 물질은 형광 재료를 예로할 수 있다.

화상 형성 부재는 전자 장치의 제2 기판상에 배치될 수도 있다.

본 발명의 다른 특징 및 이점은 도면과 함께 설명되는 다음의 기술 내용으로부터 분명해질 것이며, 이러한 도면에서 동일한 참조 번호는 동일한 부분을 표시한다.

본 발명의 바람직한 실시예는 함께하는 도면을 참조하여 아래에서 상세히 설명될 것이다.

먼저, 본 발명의 실시예에 적용된 화상 형성 장치의 표시 패널의 형성과 이러한 표시 패널을 제조하는 방법에 대해 아래에서 설명된다.

도 1은 패널의 내부 구조를 도시하기 위해서 패널의 일부가 제거된 패널의 투시도이다.

도 1에서, 참조 번호(1015)는 배면판, 참조 번호(1016)는 측벽 그리고 참조 번호(1017)은 면판을 각각 표시한다. 이러한 부분들은 상술한 표시 패널의 내부를진공으로 유지하기 위한 기밀 용기를 형성한다. 이러한 기밀 용기를 구성하기 위해서는, 충분한 강도를 얻을 수 있고 기밀한 조건을 유지할 수 있도록 밀봉하여 연결할(seal-connect) 필요가 있다. 예를 들어, 프릿 글래스(frit glass)를 접합 부분(junction portions)에 이용하여, 공기 또는 질소 대기와 400℃ 내지 500℃의 온도에서 소결(sinter)함으로써 이러한 접합 부분을 밀봉하여 연결할 수 있다. 이러한 콘테이너의 내부로부터 공기를 배기하는 방법은 다음에 기술된다. 기밀 용기의 내부가 10^-6Torr을 유지하기 때문에, 대기압 또는 갑작스런 충격으로부터 기밀 용기의 손상을 방지하기 위해 스페이서(1020)는 대기압에 대한 구조 저항체(structure resistant)로서 배치된다.

배면판(1005)에는 기판(1011)이 부착되어 있으며, 기판(1011) 위에는 N×M 냉음극 소자가 구비되어 있다 (M, N은 2와 같거나 큰 정수이며, 표시 픽셀의 객체 수에 따라서 적절히 설정된다. 예를 들어, 고화질 텔레비젼 표시를 위한 표시 장치에서는 N은 3000 이상, M은 1000 이상이 바람직하다. 상기 실시예어서, N=3072, M=1024). 이러한 N×M 냉음극 소자(3112)는 M 개의 열-방향 배선(1013)과 N 개의 행-방향 배선(1014)에 의한 간단한 매트릭스 형태로 배선된다. 이러한 파트들(1011 및 1014)로 구성된 부분은 "다중 전자-빔 소스"로 참조된다.

본 발명의 실시예에 따른 화상 표시 장치에 이용된 다중 전자-빔 소스에서, 냉음극 소자의 재료, 모양, 및 제조 방법은 간단한 매트릭스 형태로 냉음극 소자를 배선한 전자 소스로 한정되지 않는다. 그래서, 다중 전자-빔 소스는 표면-전도성방출(SCE) 유형의 전자-방출 소자 또는 FE 유형 또는 MIM 유형의 냉음극 소자를 이용할 수 있다.

본 발명의 실시예의 기본 원리는 도 2를 참조하여 설명된다. 도 2는 본 발명에 따른 화상 형성 장치의 단면을 도시하는 것으로써, 도 1의 A-A'를 따라 절취한 단면이다.

참조 번호(1017)은 형광 재료와 메탈백을 포함하는 면판을 표시하고, 참조 번호(1015)는 전자 소스 기판을 포함하는 배면판, 참조 번호(1020)는 스페이서, 참조 번호(1012)는 냉음극 소자, 및 참조 번호(1105)는 냉음극 소자의 전자-방출 부분을 각각 표시한다. 구동 전압(Vf(도시되지 않음))이 소자(1012)에 인가되고 애노드 전압(Va)이 면판(1017) 측면에 인가되면, 냉음극 소자(1012)에 의해 방출된 전자는 궤도(11)를 따른다.

스페이서(1020)와 소자(1012)가 도 2에 도시된 바와 같은 위치 관계에 있다면, 필드 분포(field distribution)는 스페이서(1020)에 충전된 양전하 때문에 전자 빔의 궤도(11)가 스페이스(1020) 쪽으로 휘도록 변경된다. 스페이서(1020)과 소자(1012) 사이의 거리를 L로 두고, 소자의 중심축(100)과 면판(1017)상의 전자 충돌 지점 사이의 거리를 Px로 두면, 전자 궤도의 휨은 충전된 스페이서(1020)로 부터의 거리(L)에 의해 결정된다. 소자 위치를 적절히 조정하고 거리(L)를 적절히 변경함으로써, 전자를 면판(1017)의 형광 재료상의 원하는 지점에 조사할 수 있다.

(화상 형성 장치에 대한 개요)

냉음극 소자로서 SCE 유형의 전자-방출 소자(다음에 설명됨)를 기판상에 배치하고 이들을 간단한 매트릭스 형태로 배선함으로써 구비되는 다중 전자-빔 소스의 구조에 대해 설명된다.

도 3은 도 1의 표시 패널에서 이용된 다중 전자-빔 소스의 평면도이다.

도면 6a 내지 도면 6b를 참조하여 기술되는 SCE 유형의 전자-방출 소자는 기판상(1011)상에 배치된다. 이러한 소자들은 열-방향 배선(1013)과 행-방향 배선(1014)에 의해 간단한 매트릭스 형태로 배선된다. 전기적인 절연을 유지하기 위해서 열-방향 배선(1013)과 행-방향 배선(1014)의 교차점에 절연층(도시되지 않음)이 형성된다.

도 4는 도 3의 선 B-B'에 따라 절취한 단면도이다. 이러한 구조를 갖는 다중 전자-빔 소스는, SCE 유형의 전자-방출 소자의 전도성 박막(1104)을 기판상에 형성하기 전에 열-방향 배선(1013), 행-방향 배선(1014), 전극 절연막(도시되지 않음), 및 소자 전극(1102 및 1103)을 형성하고, 그러 다음, 형성 공정과 활성화 공정(두가지 모두 다음에 기술됨)을 수행하기 위하여 열-방향 배선(1013)과 행-방향 배선(1014)을 통해 상술한 전도성 박막(1104)에 전원을 인가함으로써 제조된다.

이러한 실시예에서, 다중 전자-빔 소스의 기판(1011)은 기밀 용기의 배면판(1015)에 고정되어 있다. 그러나, 기판(1011)이 충분한 강도를 갖는다면, 다중 전자-빔 소스의 기판(1011)은 원래 기밀 용기의 배면판으로 사용될 수도 있다.

더구나, 형광막(1018)은 면판(1017) 아래에 형성된다. 이러한 실시예는 컬러 표시 장치이기 때문에, 형광막(1018)은 빨강, 녹색, 및 파랑의 세가지 주요 색깔 형광 재료로 채색된다. 형광 재료 부분은 도 5a에 도시된 바와 같이 줄무늬(stripes)이며, 검은 전도성 재료(1010)이 이러한 줄무늬 사이에 구비된다. 검은 전도성 재료(1010)을 구비하는 목적은, 전자-빔이 조사되는 지점이 일부 변이(shift)가 있더라도 표시 컬러의 변이를 방지하고, 외부로 부터의 빛의 반사를 차단하여 표시 차이(contrast)의 저하를 방지하고, 전자 빔에 의해 형광막에 전하가 충전되는 것 및 그와 같은 것을 방지하는 것이다. 검은 전도성 재료(1010)은 주로 흑연(graphite)으로 이루어지지만, 임의의 기타 물질이 상술한 목적이 유지되는 한에서는 사용될 수도 있다.

더구나, 형광막의 세가지 주요 색은 도 5a에 도시된 바와 같이 줄무늬에 한정되지는 않는다. 예를 들어 도 5b에 도시된 바와 같이, 델타 배치(delta arrangement) 또는 임의의 기타 배치가 사용될 수도 있다. 단색(monochrome) 표시 패널이 형성되면, 단색(single-color) 형광 재료가 형광막(1018)으로 사용되고 검은 전도성 재료는 사용되지 않을 수도 있다.

더구나, CRT 분야에서는 공지된 메탈백(1019)은 형광막(1018)의 배면판 쪽 표면상에 구비된다. 메탈백(1019)을 구비하는 이유는 형광막(1018)으로부터 방출된 빛의 일부를 미러(mirror)로 반사함으로써 빛 활용율(light utilization ratio)을 개선하고, 음이온들간의 충돌로부터 형광막(1018)을 보호하고, 전자-빔 가속 전압을 인가하기 위한 전극으로서 메탈백(1019)을 사용하고, 형광막(1018)을 여기시킨 전자에 대한 전도성 경로로서 메탈백(1019)를 사용하고, 및 등등을 위해서이다. 메탈백(1019)은, 면판(1017)상에 형광막(1018)을 형성한 후에, 형광막(1018)의 앞쪽 표면(front surface)을 매끄럽게(smoothing) 하고 그리고 그 위에 알루미늄(aluminum:Al)을 진공-증발(vacuum-evaporation)시킴으로써 형성된다. 형광막(1018)이 저전압용 형광 재료로 이루어져 있다면, 메탈백(1019)은 사용되지 않는다.

더구나, 가속용 전압을 적용하고 형광막(1018)의 전도성을 개선하기 위해서, ITO 재료 또는 그와 같은 것으로 이루어진 투명 전극(transparent electrode)이 면판(1017)과 형광막(1018) 사이에 구비될 수도 있다(상술한 실시예는 이러한 전극을 사용하지는 않음).

기호(Dx1 내지 DxM, Dy1 내지 DyN, 및 Hv)는 전기 회로(도시되지 않음)로서 표시 패널을 전기적으로 연결하기 위해 구비된 기밀 구조의 전기적인 연결 단자를 표시한다. 단자(Dx1 내지 DxM)는 다중 전자-빔 소스의 열-방향 배선(1013)에 전기적으로 연결되고, 단자(Dy1 내지 DyN)는 다중 전자-빔 소스의 행-방향 배선(1014), 및 단자(Hv)는 면판의 메탈백(1019)에 각각 전기적으로 연결된다.

기밀 용기의 내부로부터 공기를 배기하여 그 내부를 진공으로 만들기 위해, 배기 파이프와 진공 펌프가 연결되고, 공기는 기밀 용기로부터 대략 10^-7Torr의 진공도까지 공기를 배기한다. 기밀 용기의 내부를 진공 상태로 유지하기 위해서는, 게터막(getter film)(도시되지 않음)이 기밀 용기의 소정의 위치에 형성되어, 즉시 전/후에 그 콘테이너를 밀봉한다. 이러한 게터막은, (예를 들어, 바륨(Ba))을 주로 포함하는 게터 재료를 히터 또는 고주파 히팅를 이용하여 가열하고 증발시킴으로써 형성된 막이다. 게터막의 흡입-부착(suction-attaching) 동작은 상술한 콘테이너 내의 진공도를 1×10^-5또는 1×10^-7Torr로 유지한다.

상술한 표시 패널을 이용하는 화상 표시 장치에서, 외부 단자(Dx1 내지 DxM) 및 외부 단자(Dy1 내지 DyN)를 통해 냉음극 소자에 전압이 인가되면, 냉음극 소자(1012)로부터 전자가 방출된다. 이와 동시에, 수 백 볼트 내지 수 천 볼트의 고전압이 외부 단자를 통해 메탈백(1019)에 인가되면 방출된 전자를 면판 쪽으로 가속되어 면판(1017) 및 실제로는 형광막(1018)과 충돌하게 된다. 이러한 동작에서, 형광막을 구성하는 각각의 컬러 형광 재료는 빛을 방사하도록 여기되어, 화상을 표시하게 된다.

본 실시예에서의 냉음극 소자로서, 각각의 SCE 유형의 전자-방출 소자에 인가된 전압은 통상적으로 대략 12V 내지 16V 이고; 메탈백(1019)과 냉음극 소자(1012) 사이의 거리(d)는 대략 0.1㎜ 내지 8㎜이며, 그리고 메탈백(1019)과 냉음극 소자(1012) 사이에 인가된 전압은 대략 0.1kV 내지 10kV 이다.

상술한 표시 패널의 기본적인 구조 및 제조 방법, 그리고 본 발명에 따른 표시 패널을 이용한 화상 표시 장치에 대한 개요가 설명된다.

(다중 전자-빔 소스의 제조 방법)

다음은 본 발명의 실시예에 따른 표시 패널을 이용한 다중 전자-빔 소스를 제조하는 방법에 관한 설명이다. 냉음극 소자를 간단한 매트릭스 형태로 배치함으로써 화상 표시 장치에 이용된 다중 전자-빔 소스를 얻는 경우에는, 이러한 냉음극소자의 재료, 모양, 및 제조 방법은 제한되지 않는다. 그래서 냉음극 소자로서, SCE 유형의 전자-방출 소자 또는 FE 또는 MIM 유형의 냉음극 소자가 사용될 수 있다. 표시 화면이 크고 값은 저렴한(inexpensive) 표시 장치를 필요로하는 환경에서는, 이러한 냉음극 소자로서 SCE 유형의 전자-방출 소자가 특히 바람직하다. 더 구체적으로, FE 유형의 소자의 전자-방출 특성은 에미터 콘 과 게이트 전극의 상대적인 위치와 모양에 따라 크게 영향을 받으며, 따라서 이러한 소자를 제조하기 위해서는 고정밀(high-precision) 제조 기술이 필요하다. 이것은 큰 표시 면적과 낮은 제조 비용을 얻는 데 불리한 요소이다. MIM 유형의 소자에 있어서, 절연층과 상부 전극의 두께는 감소되어야 하며 균일하게 제조되어야 한다. 이것도 큰 표시 면적과 낮은 제조 비용을 얻는 데 불리한 요소이다. 이것과는 대조적으로, SCE 유형의 전자-방출 소자는 비교적 간단한 제조 방법을 이용하여 제조할 수 있어서 표시 면적은 증가시키고 제조 비용은 감소시킬 수 있다. 또한 본 발명의 발명자는 이러한 SCE 유형의 전자-방출 소자들 중의 (전자-방출 부분 또는 그 주변 부분에 우수한 파티클 막(fine particle film)이 있는) 전자-빔 소스가 전자-방출 특성이 우수하며 추가적으로는 용이하게 제조될 수 있다는 것을 알았다. 그러므로, 이러한 유형의 전자-빔 소스는 고화질(high luminance)과 대화면(large-screened)의 화상 표시 장치의 다중 전자-빔 소스에 사용되기에 가장 적절한 전자-빔 소스이다. 실시예의 표시 패널에는 각각의 전자-방출 소자가 전자-방출 부분 또는 그 주변 부분에 우수한 파티클 막을 갖는 SCE 유형의 전자-방출 소자가 사용되었다. 바람직한 SCE 유형의 전자-방출 소자의 기본 구조 및 제조 방법 과 특성에 대해서 먼저설명되고, 간단한-매트릭스 형태로 배선된 SCE 유형의 전자-방출 소자를 갖는 다중 전자-빔 소스의 구조는 그 다음에 설명될 것이다.

(SCE 유형의 전자-방출 소자의 바람직한 구조 및 제조 방법)

전자-방출 부분 또는 그 주변 부분이 우수한 파티클 막으로 형성된 SCE 유형의 전자-방출 소자의 통상적인 구조는 플랫(flat)형 구조 와 스텝(step)형 구조를 포함한다.

(플랫형 전자-방출 소자)

첫째로, 플랫형 SCE 유형의 전자-방출 소자의 구조 및 제조 방법에 대한 설명이다.

도 6a는 플랫형 SCE 유형의 전자-방출 소자의 구조를 설명하는 평면도이고, 도 6b는 이 소자의 단면도이다.

도 6a 및 도 6b에서, 참조 번호(1101)는 기판을 표시하고, 참조 번호(1101, 1103)은 소자 전극, 참조 번호(1104)는 전도성 박막, 참조 번호(1105)는 형성 공정에 의해 형성된 전자-방출 부분, 그리고 참조 번호(1113)는 활성화 공정으로 형성된 박막을 각각 표시한다. (예를 들어, 석영 유리(quartz glass) 및 소다-라임 유리(soda-lime glass)와 같은) 다양한 유리 기판, (예를 들어, 알루미나(alumina)와 같은) 다양한 세라믹 기판, 또는 (예를 들어, 실리콘산화막(SiO₂)과 같은) 절연층이 형성된 임의의 기판이 기판(1101)으로 사용할 수 있다.

서로 대향하면서 기판(1101)에 평행한 소자 전극(1101, 1103)은 전도성 물질로 이루어진다. 이러한 전도성 물질로는 예를 들어, Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, 및 Ag와 같은 금속중의 임의의 금속 또는 이러한 금속들의 합금, In₂O₃-SnO₂와 같은 금속 산화물, 또는 다결정 실리콘과 같은 반도체 재료를 사용할 수 있다. 광리소그라피 또는 식각과 같은 진공 증발 및 패터닝 기법과 같은 막-형성(film-forming) 기법을 조합하여 전극은 용이하게 형성할 수 있으나, 임의의 다른 방법(예를 들어, 프린팅 기법(printing technique))을 사용해도 무방하다.

전극(1102, 1103)의 모양은 전자-방출 소자의 사용 목적에 따라 적절히 설계된다. 일반적으로, 전극간의 간격(L)은 수 백 옴스트롬(angstrom:Å) 내지 수 백 마이크로미터(micrometers:㎛)의 범위에서 적절히 선택되어 설계된다. 표시 장치에 대한 가장 바람직한 범위는 수 마이크로미터 내지 수 십 마이크로미터이다. 전극 두께(d)는 수 백 옴스트롬 내지 수 마이크로미터의 범위에서 적절한 값으로 선택된다.

전도성 박막(1104)은 우수한 파티클 막으로 이루어진다. "우수한 파티클 막"이란 막-구성 부재로서 다량의 (다량의 파티클(masses of particle)을 포함하는)우수한 파티클을 함유하는 막을 의미한다. 마이크로스코픽 관점(microscopic view)에서, 통상적인 파티클 각각은 소정의 간격을 두거나 서로 인접하여 또는 서로 중첩되어 막내에 존재한다. 하나의 파티클은 수 옴스트롬 내지 수 천 옴스트롬의 범위 내의 직경을 갖는다. 바람직하게는, 직경은 10 Å 내지 200Å의 범위 내에 있다. 막의 두께는 다음의 조건 즉, 소자 전극(1102, 1103)간의 전기적인 연결을 위해 필요한 조건, 후술될 형성 공정을 위한 조건, 우수한 파티클 막 자체의 전기적인 저항값을 후술될 적절한 값으로 설정하기 위한 조건들을 고려하여 적절히 설정된다.

특히, 막의 두께는 수 옴스트롬 내지 수 천 옴스트롬의 범위에서 설정되며, 더 바람직하게는 10Å 내지 500Å의 범위에서 설정된다.

우수한 파티클 막을 형성하는 데 사용되는 재료는, 예를 들어 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, 및 Pb과 같은 금속, PdO, SnO₃, In₂O₃, PbO, 및 Sb₂O₃와 같은 산화물, HfB₂, ZrB₂, LaB₆, CeB₆, YB₄, 및 GdB₄과 같은 붕화물(boride), TiC, ZrC, HfC, TaC, SiC, 및 WC와 같은 탄화물(carbide), TiN, ZrN, 및 HfN과 같은 질화물, Si 및 Ge와 같은 반도체, 및 탄소 중에서 임의의 적절한 재료가 선택된다.

상술한 바와 같이, 전도성 박막(1104)은 우수한 파티클 막을 사용하여 형성되며, 막의 시트 저항(sheet resistance)이 10³내지 10⁷(Ω/sq)의 범위 내에 있도록 결정된다.

전도성 박막(1104)은 소자 전극(1102, 1103)과 전기적으로는 연결되고, 일부분이 서로 중첩(overlap)되도록 배치되는 것이 바람직하다. 도 6a 내지 도 6b에서, 각 부분은 아래부터 기판, 소자 전극, 그리고 전도성 박막의 순서로 중첩된다. 이러한 중첩은 아래부터 기판, 전도성 박막, 그리고 소자 전극의 순서가 되어도 된다.

전자-방출 부분(1105)은 전도성 박막(1104)의 일부분에 형성된 균열 부분이다. 전자-방출 부분(1105)은 주변의 전도성 박막 보다 높은 저항 특성을 가진다. 이러한 균열 부분은 후술될 형성 공정을 이용하여 전도성 박막(1104) 위에 형성된다. 일부 경우에는, 수 옴스트롬 내지 수 백 옴스트롬의 직경을 갖는 파티클이 균열 부분 내에 배치된다. 전자-방출 부분의 실제 위치와 모양을 정확히 예시하기 어렵기 때문에 도 6a 내지 도 6b는 균열 부분을 도식적으로 나타낸 것이다.

탄소 또는 탄소 화합물로 이루어진 박막(1113)은 전자-방출 부분(1115)과 그 주변 부분을 덮고 있다. 이러한 박막(1113)은 형성 공정 이후에, 후술될 활성화 공정을 이용하여 형성된다. 박막(1113)은 바람직하게는 흑연 단결정(graphite monocrystalline), 흑연 다결정(graphite polycrystalline, 비정질 탄소(amorphous carbon), 또는 이것들의 혼합물이며 박막의 두께는 500Å 이하이며, 300Å이하가 바람직하다.

박막(1113) 실제 위치와 모양을 정확히 예시하기 어렵기 때문에 도 6a 내지 도 6b는 박막을 도식적으로 나타낸 것이다. 도 6a는 박막(1113)의 일부분이 제거된 소자를 도시한다.

SCE 유형의 전자-방출 소자의 바람직한 기본 구조는 상술된 바와 같다. 실시예에서, 소자는 다음의 구성들을 갖는다.

즉, 기판(1101)은 소다-라임 유리 및 소자 전극(1102, 1103)과 Ni 박막을 구비한다. 전극의 두께는 1000Å이고 전극간의 간격(L)은 2㎛이다. 우수한 파티클 막의 주요 재료는 Pd 또는 PdO이다. 우수한 파티클 막의 두께는 대략 100Å이고,그 폭(W)은 100㎛이다.

다음은 바람직한 플랫 SCE 유형의 전자-방출 소자를 제조하는 방법에 대한 설명이다.

도 7a 내지 도 7e는 SCE 유형의 전자-방출 소자의 제조 공정을 도시하는 단면도이다. 참조 번호는 도 6a 내지 6b에서와 동일하다.

① 도 7a에 도시된 바와 같이 먼저, 기판(1101) 상에 소자 전극(1102, 1103)을 형성한다. 소자 전극(1102, 1103)을 형성하는 경우에, 기판을 세제(detergent), 순수(pure water), 및 유기 솔벤트(organic solvent)로 먼저 완전히 세정하고, 그런 다음, 소자 전극용 재료를 그곳에 피착한다(피착 방법으로서는, 증발(evaporation) 및 스퍼터링과 같은 진공 막-형성 기법이 사용된다). 그런 후에, 피착된 소자 재료에 대해 광리소그라피 식각 기법을 사용한 패터닝을 수행한다. 그래서, 한 쌍의 소자 전극(1102, 1103)이 도 7a에 도시된 바와 같이 형성된다.

② 다음으로 도 7b에 도시된 바와 같이, 전도성 박막(1104)을 형성한다. 전도성 박막을 형성하는 경우에, 유기 금속 솔벤트를 도 7a의 기판에 먼저 사용하고, 그런 다음 사용된 솔벤트를 드라이(dry)하고 신터(sinter)한다. 그런 후에, 광리소그라피 식각 방법에 따라서, 우수한 파티클 막을 패터닝하여 소정의 모양을 형성한다. 유기 금속 솔벤트는 미세한 파티클 물질을 함유하는 유기 금속 화합물의 솔벤트를 의미하며 주요 구성 성분인 전도성 박막을 형성할 때 사용된다. 더 구체적으로, 본 실시예에서는 Pd가 주요 구성 성분으로서 사용된다. 본 실시예에서, 유기 금속 솔벤트의 사용은 디핑을 이용하여 사용되나, 스핀너(spinner) 및 스프레이(spray) 방법과 같은 임의의 다른 방법을 사용해도 무방하다. 전도성 박막의 막-형성 방법은 미세한 파티클로 이루어지기 때문에, 본 실시예에서 사용된 유기 금속 솔벤트를 사용하는 것은 진공 증발 방법, 스퍼터링 방법, 또는 화학적 기상 축적 방법(chemical vapor-phase accumulation method)과 같은 임의의 다른 방법을 대시하여 사용할 수 있다.

③ 그런 다음 도 7c에 도시된 바와 같이, 형성 공정을 위해서 전원(1110)으로 부터 소자 전극(1102, 1103) 사이로 적절한 전압을 인가한 후에, 형성 공정을 수행함으로써 전자-방출 부분(1105)을 형성한다. 본 명세서에서 형성 공정은 우수한 파티클 막으로 형성된 전도성 박막의 일부를 적절히 파괴하고 변형하거나 또는 나쁘게 만드는 전도성 박막(1104)의 전기적인 에너지화이기 때문에, 전자 방출에 대해 구조적으로 안정성이 있는 박막으로 변경시킨다. 우수한 파티클 막으로 이루어진 전도성 박막에서, 전자 방출(달리, 전자-방출 부분(1105))용으로 변경된 부분은 이러한 박막 내의 적절한 균열 부분이다. 전자-방출 부분(1105)을 갖는 박막을 형성 공정 전의 박막과 비교하면, 소자 전극(1102, 1103)간에 측정된 전기 저항은 상당히 증가한다. 형성 공정은 형성 전원(1110)으로부터 인가된 적절한 전압 파형의 예를 도시하는 도 8을 참조하여 상세히 설명될 것이다. 바람직하게, 우수한 파티클 막의 전도성 박막(1104)을 형성하는 경우에, 펄스-형태(pulse-form)의 전압이 사용된다. 본 실시예에서는 도 8에 도시된 바와 같이, 펄스 폭(T1)을 갖는 삼각파 (triangular-wave pulse)를 펄스 간격(T2)을 두고 계속해서 인가한다. 적용하는경우에, 삼각파의 파형 피크 값(peak value: Vpf)는 순차적으로 증가한다. 더구나, 전자-방출 부분(1105)이 형성되는 상태를 감시하는 감시 펄스(monitor pulse:Pm)가 삼각파간의 적절한 간격에서 삽입되고, 삽입시에 흐르는 전류는 검류계(galvanometer)(1111)를 이용하여 측정한다.

본 실시예에서는, 10^-5Torr 진공에서 펄스 폭(T1)은 1초로 설정되고, 펄스 간격(T2)은 10초로 설정된다. 파형 피크 값(Vpf)은 매 펄스마다 0.1V 씩 증가한다. 삼각파의 각 시간은 다섯 개의 펄스 동안에 적용되고, 감시 펄스(Pm)는 삽입된다. 형성 공정에 좋지 않은 영향(ill-effecting)을 피하기 위해, 감시 펄스의 전압(Vpm)은 0.1V로 설정된다. 소자 전극(1102, 1103)간의 전기 저항이 1×10⁶Ω이 되면 (즉, 감시 펄스를 사용하는 경우에 검류계(1111)에 의해 측정된 전류가 1×10^-7A 이하가 되면), 형성 공정의 대전(electrification)은 종료된다.

상술한 형성 공정 방법이 본 실시예의 SCE 유형의 전자-방출 소자로는 바람직하다. 예를 들어, 우수한 파티클 막의 재료 또는 두께 또는 소자 전극 간격(L)과 관련하여 SCE 유형의 전자-방출 소자의 설계를 변경하는 경우에, 대전은 소자 설계의 변경에 따라서 바람직하게 변경된다.

④ 도 7d에 도시된 바와 같이 다음으로는, 활성화 전원으로 부터 소자 전극(1102, 1103) 사이에 적절한 전압을 인가하면, 전자-방출 특성을 개선시키기 위해 활성화 공정이 수행된다. 본 명세서에서 활성화 공정이란 탄소 또는 탄소 화합물을 전자-방출 부분(1105) 주변에 피착시키기 위해 형성 공정을 통해 형성된 전자-방출 부분(1105)을 적절한 조건에서 대전하는 것이다. 도 7d에서, 탄소 또는 탄소 화합물로 이루어진 피착된 물질은 물질(1113)로 도시되었다. 전자-방출 부분(1105)을 활성화 공정 이전과 비교하면, 방출 전류는 동일한 인가 전압에 대해 통상적으로 100배 이상이다.

10^-4또는 10^-5Torr 진공 대기에서 전압 펄스를 주기적으로 인가함으로써 활성화는 이루어지며, 진공 대기에 존재하는 유기 화합물로 부터 탄소 또는 탄소 화합물을 유도하여 축적시킨다. 축적된 물질(1113)은 흑연 단결정, 흑연 다결정, 비정질 탄소 또는 그것의 혼합물 중의 임의적이다. 축적된 물질(1113)의 두께는 500Å 이하이나, 더 바람직하게는 300Å 이하이다.

활성화 공정은 활성화 전원(1112)에서 인가된 적절한 전압 파형을 예로 도시하는 도 9a를 참조하여 보다 상세히 설명될 것이다.

본 실시예에서, 소정의 전압을 갖는 구형파(rectangular wave)가 활성화 공정을 수행하기 위해 인가된다. 더 구체적으로는, 구형파 전압(Vac)은 14V로 설정되고, 펄스 폭(T3)은 1msec, 그리고 펄스 간격(T4)은 10msec로 각각 설정된다. 상술한 대전 조건은 실시예의 SCE 유형의 전자-방출 소자에서 바람직한 것이다. SCE 유형의 전자-방출 소자의 설계가 변경되는 경우에는, 대전 조건는 이러한 소자 설계의 변경에 따라서 바람직하게 변경된다.

도 7d에서, 참조 번호(1114)는 양극 전극을 표시하는 것으로서 DC 고전압 전원(direct-current DC high-voltage power source)(1115)과 검류계(1116)에 연결되어 SCE 유형의 전자-방출 소자로부터 방출되는 방출 전류(Ie)를 포획한다. 활성화 공정 이전에 기판(1101)이 표시 패널 내부에 삽입된 경우에는, 표시 패널의 형광 표면은 양극 전극(1114)으로 이용된다. 이러한 활성화 공정에서, 활성화 전원(1112)으로부터 전압을 인가하는 동안에, 검류계(1116)는 방출 전류(Ie)를 측정하고, 따라서 활성화 공정의 진행을 감시함으로써 활성화 전원(1112)의 동작을 제어한다. 도 9b는 이때에 검류계(1116)에 의해 측정된 방출 전류(Ie)의 예를 도시한다. 도 9b를 통해서 분명하듯이, 활성화 전원(1112)으로부터 펄스 전압을 인가하기 시작하면, 시간이 경과하면서 방출 전류(Ie)는 증가하여 점차로 포화(saturation)에 도달되고, 그런 다음에는 거의 증가하지 않는다. 실제적인 포화 시점에서, 활성화 전원(1112)으로부터의 전압 인가는 중지되고, 활성화 공정은 종료된다.

상술한 대전 조건은 실시예의 SCE 유형의 전자-방출 소자에서 바람직한 것이다. SCE 유형의 전자-방출 소자의 설계가 변경되는 경우에는, 대전 조건는 이러한 소자 설계의 변경에 따라서 바람직하게 변경된다.

도 7e의 SCE 유형의 전자-방출 소자는 상술한 바에 의해 제조 된다.

(스텝 SCE 형 전자-방출 소자)

다음은, 전자-방출 부분 또는 그 주변 부분이 우수한 파티클 막으로 형성된 SCE 유형의 전자-방출 소자의 다른 통상적인 구조 즉, 스텝 SCE 유형 전자-방출 소자에 관한 설명이다.

도 10은 본 실시예에 따른 SCE 유형의 전자-방출 소자의 기본적인 구조를 도식적으로 보여주는 단면도이다. 도 10에서, 참조 번호(1201)는 기판을 표시하고, 참조 번호(1202, 1203)은 소자 전극, 참조 번호(1206)은 전극(1202, 1203)간의 높이 차이를 만들기 위한 스텝-형성(step-forming) 부재, 참조 번호(1204)는 우수한 파티클 막을 사용한 전도성 박막, 참조 번호(1205)는 형성 공정을 통해 형성된 전자-방출 부분, 그리고 참조 번호(1203)는 활성화 공정을 통해 형성된 박막을 각각 표시한다.

상술한 플랫 구조와 스텝 소자 구조간의 차이는 소자 전극 중의 하나의 전극 (본 실시예에서 참조 번호(1202))이 스텝-형성 부재상에 제공되고 전도성 박막(1204)이 스텝-형성 부재(1206)의 측면을 커버한다는 점이다. 도 6a 및 도 6b의 소자 간격(L)은 본 실시예에서는 스텝-형성 부재(1206)의 높이에 대응하는 높이 차이(Ls)로 설정된다. 기판(1201), 소자 전극(1202, 1203), 및 우수한 파티클 막을 사용한 전도성 박막(1204)은 플랫 SCE 유형의 전자-방출 소자의 설명에서 주어진 물질로 구성될 수 있다. 더구나, 스텝-형성 부재(1206)는 실리콘 산화막(SiO₂)과 같은 전기적 절연 물질로 이루어진다.

다음은 스텝 SCE 유형의 전자-방출 소자를 제조 하는 방법에 관한 설명이다.

도 11a 내지 도 11f는 스텝 SCE 유형의 전자-방출 소자를 제조하는 공정을 도시하는 단면도이다. 이러한 도면에서, 각 부분들에 대한 참조 번호들은 도 10에 사용된 참조 번호와 동일하다.

① 도 11a에 도시된 바와 같이, 먼저 소자 전극(1203)을 기판(1201) 위에 형성한다.

② 다음으로 도 11b에 도시된 바와 같이, 스텝-형성 부재를 형성하기 위하여 절연층을 피착한다. 이러한 절연층은 스퍼터링 방법을 이용하여 예를 들어 실리콘 산화막을 축적함으로써 형성해도 무방하나, 절연층은 진공 증발 방법 또는 프린팅 방법(printing method)과 같은 막-형성 방법을 이용하여 형성할 수도 있다.

③ 다음으로 도 11c에 도시된 바와 같이, 소자 전극(1202)을 절연층 위에 형성한다.

④ 다음으로 도 11d에 도시된 바와 같이, 절연층의 일부를 예를 들어 식각 방법을 이용하여 제거함으로써 소자 전극(1203)을 노출시킨다.

⑤ 다음으로 도 11e에 도시된 바와 같이, 우수한 파티클 막을 사용한 전도성 박막(1204)을 형성한다. 전도성 박막을 형성할 때에는, 상술한 플랫 소자 구조와 유사하게, 인가 방법과 같은 막-형성 기법이 사용된다.

⑥ 다음으로 플랫 소자 구조와 유사하게, 형성 공정을 수행하여 전자-방출 부분(1205)을 형성한다(도 7c를 이용하여 설명된 바와 유사한 형성 공정을 수행한다).

⑦ 다음으로 플랫 소자 구조와 유사하게, 활성화 공정을 수행하여 탄소 또는 탄소 화합물을 전자-방출 부분 주변에 피착시킨다(도 7d를 이용하여 설명된 바와 유사한 활성화 공정을 수행한다).

상술한 바와 같이, 도 11f에 도시된 스텝 SCE 유형의 전자-방출 소자는 제조된다.

(표시 장치에 사용된 SCE 유형의 전자-방출 소자의 특성)

플랫 SCE 유형의 전자-방출 소자와 스텝 SCE 유형의 전자-방출 소자의 구조및 제조 방법은 상술된 바와 같다. 다음은 표시 장치에 사용된 전자-방출 소자의 특성에 대한 설명이다.

도 12는 표시 장치에 사용된 소자의 소자 전압(즉, 소자에 인가된 전압)(Vf)에 대한 방출 전류(Ie) 특성과 소자 인가 전압(Vf)에 대한 소자 전류(If) 특성의 통상적인 예이다. 소자 전류(If)에 비해 방출 전류(Ie)가 매우 작기 때문에 소자 전류(If)와 동일한 측정 방법을 이용하여 방출 전류(Ie)를 예시하기는 어렵다. 부가하면, 이러한 특성들은 소자의 크기나 모양과 같은 설계 파라미터의 변경으로 인하여 변경된다. 이러한 이유때문에, 도 12의 그래프에 있는 두 선은 각각 임의적인 단위로 주어진 것이다.

방출 전류(Ie)와 관련하여, 본 실시예의 화상 표시 장치에 사용된 SCE 유형의 소자는 다음의 세가지 특징을 갖는다.

첫째, 소정의 레벨("문턱 전압(Vth)"으로 참조됨) 또는 이상의 전압이 소자에 인가되면 방출 전류(Ie)는 급속히 증가하지만, 문턱 전압 이하의 전압이 인가되면 방출 전류(Ie)가 전혀 감지되지 않는다.

이것은, 방출 전류(Ie)와 관련하여, 소자가 뚜렷한 문턱 전압(Vth)에 근거하는 비선형 특성(nonlinear characteristic)이 있다는 것이다.

둘째, 방출 전류(Ie)는 소자 인가 전압(Vf)에 종속적으로 변한다. 그러므로, 방출 전류(Ie)는 소자 전압(Vf)를 변경함으로써 제어될 수 있다.

셋째, 방출 전류(Ie)는 소자 전압(Vf)의 인가에 빠르게 반응하여 출력된다. 그러므로, 소자로 부터 방출된 전자의 전기적인 전하량은 소자 전압(Vf)의 주기적인 인가를 변경함으로써 제어될 수 있다.

상술한 세가지 특징이 있는 SCE 유형의 전자-방출 소자는 표시 장치에 바람직하게 적용된다. 예를 들어 표시 화면의 수에 대응하여 제공되는 많은 수의 소자를 갖는 표시 장치에 있어서, 상술한 첫째 특징이 이용되면, 표시 화면을 순서적으로 주사(scanning)하여 표시할 수 있다. 이것은 문턱 전압(Vth) 이상의 전압이 구동 소자에 적절히 인가되고, 문턱 전압 이하의 전압은 선택되지 않은 소자에 인가된다는 것을 의미한다. 이러한 방식으로, 구동 소자를 순서적으로 변경하는 것은 표시 화면을 순서적으로 주사함으로써 표시할 수 있다.

더구나, 방출 루미네센스는 상술한 둘째 또는 셋째 특징을 이용하여 제어할 수 있으며 다단계 표시(multi-gradation display)가 가능하다.

(간단한-매트릭스 형태로 배선된 다중 전자-빔 소스의 구조)

도 3은 많은 SCE 유형의 전자-방출 소자가 간단한-매트릭스 형태로 배선되어 배치된 다중 전자-빔 소스의 평면도이다.

도 6a 와 도 6b에서 기판(1101) 위에 도시된 것과 유사한 SCE 유형의 전자-방출 소자가 있다. 이러한 소자들은 열-방향 배선(1013)과 행-방향 배선(1014)의 간단한 매트릭스 형태로 배치된다. 배선(1013)과 배선(1014)의 교점에서, 절연층(도시되지 않음)이 배선들 사이에 형성되어 전기적인 절연을 유지한다.

(구도 회로의 배치(및 구동 방법))

도 13은 NTSC 스킴(scheme)의 텔레비젼 신호를 근거로 하여 텔레비젼 표시를 수행하는 본 실시예에 따르는 표시 패널(1701)의 구동 회로의 도식적인 배치를 나타내는 블럭도이다.

도 13을 참조하면, 표시 패널(1701)은 상술한 도 1의 표시 패널과 동일하며 상술한 방식과 동일하게 제조되고 동작된다. 주사 회로(1702)는 표시 라인(display line)을 주사한다. 제어 회로(1703)는 신호를 발생하고 이 신호는 주사 회로(1702)에 입력된다. 이동 레지스터(1704)는 라인 단위(unit of line)로 데이터를 이동한다. 라인 메모리(1705)는 이동 레지스터(1704)로부터 1-라인 데이터를 변조 신호 발생기(1708)에 입력한다. 동기 신호 분리 회로(1706)는 NTSC 신호에서 동기 신호를 분리한다.

다음은 도 13의 각 구성 요소의 기능에 대한 상세한 설명이다.

표시 패널(1701)은 단자(Dx1 내지 DxM)와 단자(Dy1 내지 DyN)를 통해서 외부 전기 회로에 연결되고 그리고 고전압 단자(Hv)에 연결된다. 표시 패널(1701) 내의 다중 전자-빔 소스(즉, 라인 단위(소자 단위)로 M×N 매트릭스 형태로 배선된 냉음극 소자)를 순서적으로 구동하기 위한 주사 신호가 단자(Dx1 내지 DxM)에 인가된다. 하나의 라인에 대응되는 N 개의 소자로 부터 출력되는 전자 빔을 제어하기 위한 변조 신호는, 단자(Dy1 내지 DyN)에 인가된 화상 신호에 따라서, 상술한 주사 신호에 의해 선택된다. 예를 들어, DC 전압 소스(Va)로 부터 5kV의 DC 전압이 고전압 단자(Hv)에 인가된다. 이러한 전압은 다중 전자-빔 소스로 부터 출력된 전자를 면판 쪽으로 가속하여 형광 재료를 여기(excite)하기에 충분한 에너지를 주기위한 가속 전압이다.

다음은 주사 회로(1702)에 관한 설명이다. 이 회로는 M 개의 스위칭 소자를 삽입한다(도 13에서 참조 번호(S1 내지 SM)로 표시됨). 각 스위칭 소자 DC 전압 소스 Vx 또는 0V(접지 레벨(ground level))로부터 출력 전압을 선택하고 표시 패널(1701)의 단자(Dx1 내지 DxM) 중의 하나의 단자에 대응하도록 전기적으로 연결된다. 스위칭 소자(S1 내지 SM)는 제어 회로(1703)로부터 출력된 제어 신호(TSCAN)를 근거로 하여 동작한다. 실제로, 이러한 회로는 FET와 같은 스위칭 소자와 조합하여 용이하게 형성된다. DC 전압 소스(Vx)는 도 12의 전자-방출 소자의 특성을 근거로 설정되어서 정전압(constant voltage)을 출력함으로써, 주사되지 않은 소자에 인가되는 구동 전압을 전자 방출 문턱 전압(Vth) 이하로 설정한다.

제어 회로(1703)는 외부 입력 화상 신호를 근거로하여 적절한 표시를 수행하기 위해 각 구성 요소들의 동작을 서로 조화시킨다. 제어 회로(1703)는 후술될 동기 신호 분리 회로(1706)로부터 전송된 동기 신호(TSYNC)를 근거로하여 각 구성 요소에 대한 제어 신호(TSCAN, TSFT, 및 TMRY)를 발생한다. 동기 신호 분리 회로(1706)는 외부 입력 NTSC 텔레비젼 신호로부터 동기 신호 및 루미네센스 신호를 분리하기위한 회로이다. 공지된 바와 같이, 이러한 회로는 주파수 분리(filter) 회로를 이용하여 용이하게 구성할 수 있다. 동기 신호 분리 회로(1706)에 의해 분리된 동기 신호는, 공지된 바와 같이, 수직(vertical) 및 수평(horizantal) 동기 신호로 이루어진다. 이러한 경우에, 동기 신호는 표현의 편의상 신호(TSYNC)로 도시된다. 텔레비젼 신호로부터 분리된 화상의 루미네센스 신호는 표현의 편의상 신호 데이터로 표현된다. 이러한 신호는 이동 레지스터(1704)에 입력된다.

이동 레지스터(1704)는 시간 순차적인 방법으로 직렬로 입력된 신호 데이터를 직렬/병렬 변환을 화상의 라인 단위로 수행한다. 이동 레지스터(1704)는 제어 회로(1703)로부터 송신된 제어 신호(TSFT)를 근거로하여 동작한다. 달리 말하자면, 제어 신호(TSFT)는 이동 레지스터(1704)용 이동 클럭이다. 직렬/병렬 변환에 의해 획득된 (n개 전자-방출 소자에 대한 구동 데이터에 대응하는) 단일-라인 데이터는 이동 레지스터(1704)로부터 N 개의 신호(Id1 내지 IdN)로 출력된다.

라인 메모리(1705)는 필요한 시간 주기 동안의 단일-라인 데이터에 대한 메모리이다. 이러한 라인 메모리(1705)는 제어 회로(1703)로부터 송신된 제어 신호(TMRY)에 따라서 신호(Id1 내지 IdN)의 내용을 정확히 저장한다. 저장된 내용은 데이터(I'd1 내지 I'dN)로 출력되어 변조 신호 발생기(1707)에 입력된다.

변조 신호 발생기(1707)는 각각의 화상 데이터(I'd1 내지 I'dN)에 따라서 각 전자-방출 소자(1012)에 대해서 적절한 구동/변조를 수행하기 위한 신호 소스(signal source)이다. 변조 신호 발생기(1707)로부터의 출력은 단자(Dy1 내지 DyN)를 통해서 표시 패널(1701) 내의 전자-방출 소자(1012)에 인가된다.

도 12를 참조하여 상술한 바와 같이, 본 발명의 실시예에 따른 SCE 유형의 전자-방출 소자는 방출 전류(Ie)와 관련하여 다음의 특징을 가진다. 뚜렷한 문턱 전압(Vth)(후술될 실시예의 SCE 유형의 전자-방출 소자에서는 8V)이 전자 방출을위해 설정된다. 각각의 소자는 문턱 전압(Vth) 이상의 전압이 인가되는 경우에만 전자를 방출한다. 부가하면, 방출 전류(Ie)는 도 12의 그래프에서 도시된 바와 같이 전자 방출 문턱 전압(Vth) 이상의 전압 변화에 따라 변경된다. 분명하게는, 펄스형의 전압이 이러한 소자에 인가되면, 전압이 예를 들어 전자 방출 문턱 전압(Vth)보다 낮으면 방출되는 전자는 없다는 것이다. 그러나, 전압이 전자 방출 문턱 전압(Vth) 이상이면, SCE 유형의 전자-방출 소자는 전자 빔을 방출한다. 이러한 경우에, 출력되는 전자 빔의 밀도는 펄스의 피크 값을 변경함으로써 조정될 수 있다. 부가하면, 전자-빔 소스로부터 출력되는 전자 빔 전하의 총 양은 펄스 폭(Pw)을 변경함으로써 조정될 수 있다.

입력 신호에 따라서 각각의 전자-방출 소자로부터의 출력을 변조시키는 도식(scheme)에 있어서, 전압 변조 도식, 펄스 폭 변조 도식, 또는 그와 같은 것들이 사용될 수 있다. 전압 변조 도식을 실행하는 경우에, 입력된 데이터에 따라서 일정한 길이로 전압 펄스를 발생하고 펄스의 피크 값을 변조하기 위한 전압 변조 회로는 변조 신호 발생기(1707)로서 사용될 수 있다. 펄스 폭 변조 도식을 실행하는 경우에, 입력된 데이터에 따라서 일정한 피크 값으로 전압 펄스를 발생하고 전압 펄스의 폭을 변조하기 위한 펄스 폭 변조 회로는 변조 신호 회로(1707)로 사용될 수 있다.

이동 레지스터(1704)와 라인 메모리(1705)는 디지털 신호 유형 이거나 아날로그 신호 유형일 수도 있다. 이것은 화상 신호가 직렬/병렬로 변환되고 소정의 속도로 저장된다면 충분하다는 것이다.

상술한 구성 요소가 디지털 신호 유형인 경우에, 동기 신호 분리 회로(1706)으로부터의 출력 신호 데이터는 디지털 신호로 변환되어야 한다. 이것때문에, A/D 변환기가 동기 신호 분리 회로(1706)의 출력단에 연결될 수도 있다. 라인 메모리(1705)가 디지털 신호를 출력하는지 아날로그 신호를 출력하는지에 따라서 변조 신호 발생기에 대해 조금 다른 회로가 사용된다. 더 구체적으로는, 디지털 신호를 사용하는 전압 변조 도식의 경우에, 예를 들어 D/A 변환 회로는 변조 신호 발생기(1707)로서 사용되고, 증폭 회로 및 등의 회로가 필요에 따라 변환 회로에 부가된다. 펄스 폭 변조 도식의 경우에, 예를 들어 고속 발진기(oscillator)를 구비한 회로, 이러한 발진기로부터 출력된 신호의 파형 수를 셈하는 카운터(counter), 및 카운터의 출력 값과 메모리로부터의 출력 값을 비교하기 위한 비교기(comparator)가 변조 신호 발생기(1707)로 이용된다. 필요에 따라서, 이러한 회로는 비교기로부터 출력된 펄스-폭-변조 신호의 전압을 전자-방출 소자에 대한 구동 전압으로 증폭하기 위한 증폭기를 포함할 수도 있다.

아날로그 신호를 이용하는 전압 변조 도식의 경우에, 예를 들어 연산 증폭기(operational amplifier) 및 그와 같은 증폭 회로가 변조 신호 발생기(1707)로 사용될 수도 있으며, 필요에 따라 이동 레벨 회로(shift level circuit) 및 등의 회로들이 증폭 회로에 부가될 수도 있다. 펄스 폭 변조 도식의 경우에, 예를 들어 전압-조정 발진기(VCO)가 사용될 수 있으며, 발진기로부터의 출력을 전자-방출 소자에 대한 구동 전압으로 증폭시키기 위한 증폭기가 필요에 따라 부가될 수 있다.

실시예가 적용될 수 있는 상술한 배치 중의 하나의 배치를 갖는 화상 표시 장치에서, 전압이 외부 단자(Dx1 내지 DxM 및 Dy1 내지 DyN)를 통해 각각의 전자-방출 소자에 인가되면, 전자는 방출된다. 가속된 전자는 형광막(1018)과 충돌하여 형광막이 빛을 방사하도록 함으로써 화상이 형성되도록 한다.

화상 표시 장치의 상술한 배치는 본 발명이 적용될 수 있는 화상 형성 장치의 일 예이다. 이러한 배치를 다양하게 변경하고 수정하는 것은 본 발명의 사상과 범위내에서 가능하다. NTSC 도식을 근거로하는 신호가 입력 신호로 사용되더라도, 입력 신호는 이것에 한정되지 않는다. 예를 들어, PAL 도식 및 SECAM 도식을 사용할 수 있다. 부가하면, 이러한 도식들 보다 많은 주사선을 사용하는 (MUSE와 같은 고선명 TV의) TV 신호 도식을 사용할 수 있다.

(냉음극 소자와 스페이서간의 위치 관계)

본 실시예에서, 냉음극 소자의 위치는 스페이서의 충전 영향으로 인한 전자 빔의 궤도 변화를 보상하기 위해 스페이서와의 거리를 고려하여 조정된다.

냉음극 소자와 스페이서간의 관계 및 전자 빔의 휨에 대해서는 도 14a 내지 도 14c를 참조하여 설명된다.

도 14a 내지 도 14c는 본 발명의 실시예에 따른 화상 형성 장치의 기본 구조를 도시하는 도 1의 A-A'를 따라서 절취한 단면도이다.

면판(1017)은 형광 재료와 메탈백(두가지 모두 도시되지 않음)을 포함한다. 참조 번호(1011)는 전자 소스 기판을 표시하고, 참조 번호(1020)는 스페이서, 참조 번호(1012)는 냉음극 소자, 참조 번호(1105)는 전자-방출 부분, 및 참조 번호(211내지 213)는 전자 궤도를 각각 표시한다.

도 14a는 스페이서(1020)와 충분히 떨어져 있는 냉음극 소자에 의해 방출된 전자의 궤도를 도시한다. 이러한 경우에, 소자(1012)에 의해 방출된 전자가 스페이서(1020)의 충전 영향으로부터 자유롭기 때문에, 전자는 소자 전극의 양전압 쪽으로 소정의 양만큼 편향되어 면판(1017)에 도달한다.

반대로, 도 14b에 도시된 바와 같이 스페이서(1020) 부근의 냉음금 소자에 의해 방출된 전자는 스페이서(1020)의 포지티브(positive) 충전에 영향을 받아서 소자(1020)에 의해 방출된 전자의 궤도는 스페이서(1020) 쪽으로 구부러진다. 소자(1012)에서 스페이서(1020)까지의 거리를 L 이라 하고 전자 궤도의 이동 양에 대응하는 면판(1017) 상에서의 전자 착륙 지점에 대한 거리를 Px라 하면, 스페이서(1020)에서 소자(1012)까지의 거리 L이 감소할수록 거리 Px는 증가하며, 스페이서(1020)에서 소자(1012)까지의 거리 L이 증가할수록 거리 Px는 감소한다.

소자에 대한 거리 L과 전자 착륙 위치간의 관계(L-Px)는, 각각의 소자에 대한 구동 조건(가속 전압(Va) 및 소자 전압(Vf))에 대응하는 거리 Px와 전자 가속 거리(스페이서의 높이)(d), 그리고 스페이서(1020)으로부터의 거리 L을 미리 측정함으로써 얻을 수 있다.

L이 주어지면, 이동 양 Px간의 관계, 가속 전압(Va), 및 가속 거리(스페이서의 높이)(d)는 수학식 1에 의해 주어진다.

이 수학식으로부터, 전자가 스페이서(1020) 부근의 소자에 의해 방출되더라도, 구동 조건(Va 및 Vf), 임의의 스페이서 높이(d)에 대한 이동 Px 와 소자와 스페이서간의 거리 L에 의해 표시되는 관계식(L-Px), 및 상술한 수학식 1을 이용함으로써 면판(1017) 상의 원하는 지점에 전자를 조사할 수 있다. 더구나, 스페이서 부근의 소자 위치가 이러한 관계식을 이용하여 미리 조정되면, 스페이서(1020) 부근의 소자에 의해 방출된 전자라도 도 14c에 도시된 바와 같이 소정의 간격(Q1)으로 면판과 충돌하도록 할 수 있다.

이러한 구조를 이용함으로써, 스페이서(1020)이 스페이서(1020) 부근에서 방출된 전자를 감싸기(shield) 때문에 발생되는 스페이서(1020) 부근에서의 루미네센스의 감소와 전자가 소정의 형광 재료 상에 도달하지 못하기 때문에 발생되는 스페이서(1020) 부근에서의 화상 왜곡을 막을 수 있는 화상 형성 장치를 제공할 수 있다.

스페이서(1020)의 모양은 본 실시예의 사각형에 한정되지 않는다. 예를 들어 원주형 또는 구형 스페이서에 의해서도 상술한 바와 동일한 효과를 얻을 수 있다.

본 발명은 실시예에 대한 아래의 참조를 통해 보다 상세히 설명된다.

다음의 실시예에서, 전극간의 전도성 있는 우수한 파티클 막 위에 전자-방출부분을 갖는 각각의 SCE 유형의 전자-방출 소자를 N×M으로 배선하여(M 개의 열-방향 배선과 N 개의 행-방향 배선을 매트릭스 형태로 배선하여) 다중 전자-빔 소스를 제공한다(도 1 및 도 3을 참조함).

화상 형성 장치의 대기압 저항을 얻기 위해서 적절한 수의 스페이서가 배치된다.

(제1 실시예)

도 15, 도 16a, 및 도 16b을 참조하여 제1 실시예를 설명한다. 도 1및 도 14a 내지 도 14c에서 사용된 것과 동일한 참조 번호는 동일한 부분을 표시하므로 이것에 대한 설명은 생략한다.

참조 번호(1012-1 내지 1012-10)는 냉음극 소자를 표시하고, 참조 번호 (2112-1 내지 2112-10)은 대응하는 냉음극 소자에 의해 방출된 전자의 궤도를 표시한다.

도 16a 및 도 16b는 기판(1011)상의 냉음극 소자(1012)의 배치와 스페이서(1020)간의 위치 관계를 설명하는 도면이다. 도 16a는 스페이서가 배치되지 않은 영역에서의 소자 위치를 나타내는 도면이다. 도 16b는 스페이서가 배치된 영역에서의 소자 위치를 나타내는 도면이다. 도 16a 및 도 16b를 참조하면, 참조 번호(1013)는 열-방향 배선을 표시하고, 참조 번호(1014)는 행-방향 배선, 및 참조 번호(1020)은 스페이서를 각각 표시한다. 기호 a는 전자가 빛을 방사하기 위해 형광막 상에 입사했을 때, 이에 대응하여 빔 스폿(beam spot)이 형성되는 위치를 표시한다. 열-방향 배선 전극(1013)과 행-방향 배선 전극(1014)간의 교점에서, 전극간의 전기적인 절연을 유지하기 위해 절연층(도시되지 않음)이 형성된다.

스페이서가 형성되지 않은 도 16a의 영역에서, 전자-방출 소자 부분은 동일한 피치(pitch)로 배치되고, 대응하여 빔 스폿이 형성되는 위치 a는 상술한 소자의 거의 중앙 부분에 위치한다. 반면에 스페이서가 배치된 도 16b에 도시된 영역에서, 스페이서 부근의 전자-방출 소자는 빔 스폿이 형성되는 지점을 고려하여 스페이서로부터 떨어진 위치에 형성된다. 열-방향 배선 전극(1013)에 평행하게 배치된 전자-방출 소자에서 다수의 전자-방출 소자의 위치가 빔 스폿이 형성되는 라인 a로부터 이동될 때, 빔 스폿이 형성되는 라인 위치로부터의 전자-방출 소자 부분의 이동량은 스페이서 부근에서의 전자-방출 소자 부분의 이동량이 더 커지도록 설정된다.

제1 실시예에서, 스페이서(1020)의 충전으로 인해 발생된 전자 궤도의 변화를 냉음극 소자(1012)와 스페이서간의 거리를 파라미터로 이용하여 보정하면, 소자(1012)는 냉음극 소자(1012)의 의해 전자를 방출하고자 하는 방향이 스페이서(1020)의 종방향(longitudinal)과 거의 평행하도록 배치된다. 이러한 경우에, 소자는 700㎛의 간격으로 배치되고, 스페이서의 두께는 대략 200㎛이다.

면판(1017)의 내면과 배면판(기판)(1011)의 내면간의 거리(d)는 4㎜로 설정되고, 가속 전압(Va)은 3㎸로 설정된다. -8V의 전압이 열-방향 배선(1013)에 인가되고, +8V의 전압이 종-방향 배선(1014)에 인가되고 그리고 16V의 구동 전압(소자 전압)이 냉음극 소자(1012-1 내지 1012-10)에 인가된다.

도 15에 도시된 바와 같이, 스페이서(1020)로부터의 각 소자까지의 거리(D1,D2, D3, D4, 및 D5)은 대략 3,100㎛, 2,600㎛, 2,000㎛, 1,500㎛, 및 1,200㎛로 각각 조정된다. 그런 다음, 이러한 소자들에 의해 방출된 전자들간의 면판(1017)상에서의 스폿 간격(Q1, Q2, Q3, Q4, 및 Q5)은 700㎛로 거의 동일하다. 이러한 방식으로 스페이서(1020)와 소자간의 거리(위치) L 을 적절히 조정함으로써, 스페이서(1020) 부근의 각 소자에 의해 방출된 전자들은 면판 위에서 거의 동일한 간격으로 전자 스폿을 형성한다. 스페이서(1020)의 충전으로 인한 화상 왜곡 및 루미네센스의 감소가 없는 화상을 스페이서(1020) 부근에서도 형성할 수 있다.

다음은 스페이서(1020)의 위치에 관계없이 모든 소자가 700㎛(D5=250㎛, D4=950㎛, D3=1,650㎛, D2=2,350㎛, 및 D1=3,050㎛)의 동일한 간격으로 배치된 비교예에 대한 설명이다.

도 15에 도시된 바와 같이, 스페이서(1020)로부터의 각 소자까지의 거리(D1, D2, D3, D4, 및 D5)가 상술한 값으로 설정되고 소자(1012-1 내지 1012-10)들이 동일한 간격으로 배치되면, 각 소자에 의해 방출된 전자들은 스페이서(1020) 쪽으로 크게 편향된다. 이러한 경우에, 스페이서(1020) 부근에 형성되어야 할 전자 스폿 간격(Q5)은 가시적으로 체크(visually check)할 수 없다. 두 번째 가까운 소자에 의해 방출된 전자에 의해 형성된 스폿에 있어서, 일부 전자가 형광 재료 부분에 도달하지 못하기 때문에, 변형된 스폿이 관찰된다. 루미네센스는 스페이서(1020) 부근에서 감소한다. 이것은 도 15에 도시된 소자(1012-4, 1012-5, 1012-6, 및 1012-7)에 의해 방출된 전자의 일부가 스페이서(1020)에 의해 견인되어 면판(1017)에 도달할 수 없기 때문이다. 또한, 소자(1012-4, 1012-5, 1012-6, 및 1012-7)와는 다른 소자에 의해 방출된 전자의 궤도도 스페이서(1020)의 충전에 의해 크게 구부러진다. 면판(1017) 상에 형성된 전자 스폿 간격(Q1, Q2, Q3,및 Q4)은 각각 대략 800㎛, 900㎛, 950㎛, 및 1300㎛이다. 그 결과, 스폿 간격이 균일하지 않기 때문에, 스페이서(1020) 부근에서 루미네센스의 감소와 화상 왜곡이 관찰된다.

제1 실시예에서, 화상 형성 부재가 각각의 전자-방출 소자에 의해 방출된 전자에 의해 조사되는 위치를 700㎛의 간격으로 배치하기 위하여 소자 피치는 상술한 방식으로 설정된다. 스페이서의 중심부는 스페이서를 통해 서로 인접한 전자-방출 소자간의 중앙부와 알치하도록 설정된다. 그래서, 스페이서에 가장 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 250㎛ 떨어진 위치에 도달한다. 두 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 950㎛ 떨어진 위치에 도달한다. 세 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 1,650㎛ 떨어진 위치에 도달한다. 네 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 2,350㎛ 떨어진 위치에 도달한다. 다섯 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 3,050㎛ 떨어진 위치에 도달한다. 그 다음의 전자-방출 소자에 의해 방출된 전자는 대략 700㎛ 의 간격을 갖는 위치에 도달한다. 제1 실시예에서, 전자-방출 소자의 위치는, 각 조사 위치를 배면판상에 수직으로 투영(projecting)함으로써 얻어지는 위치로부터 가장 가까운 소자에 대해서는 대략 950㎛, 두 번째로 가까운 소자에 대해서는 대략 550㎛, 세 번째로 가까운 소자에 대해서는 대략 350㎛, 네 번째로 가까운 소자에 대해서는 대략 250㎛, 다섯 번째로 가까운 소자에 대해서는 대략 50㎛만큼 스페이서에서 멀어지는 방향으로 각각 이동된다. 여섯 번째로 가까운 소자와 그 이후의 소자는, 스페이서의 전기 전하에 의한 편향의 영향이 적기 때문에 스페이서에서 멀어지는 방향으로 이동되지 않는다.

더 구체적으로는, 각 조사 위치를 배면판상에 수직으로 투영(projecting)함으로써 얻어지는 위치로부터 소자 배치 위치까지의 거리는 스페이서에서 소자까지의 거리에 따라서 설정된다. 소자에 보다 가까운 소자에 대해 보다 먼 거리를 설정함으로써, 방사 위치는 거의 동일한 간격으로 배치될 수 있다.

제1 실시예에서, 졀연된 스페이서 기판용 재료로서 소다-라임 유리가 사용된다. 그러나 보로실리케잇 유리(borosilicate glass)와 같은 유리 재료, 알루미나 또는 알루미나 나이트라이드(alumina nitride)와 같은 절연 세라믹, 또는 테프론(Teflon)과 같은 수지(resin) 같은 다른 재료가 사용되어도, 상술한 바의 동일한 효과를 얻을 수 있다. 이러한 각각의 재료는 10¹¹Ω/sq 이상 또는 10¹²Ω/sq 이상의 표면 시트 저항값(surface sheet resistance)을 갖는다. 제1 실시예의 스페이서용으로 이러한 재료를 사용함으로써, 전하량은 저항값 특성때문에 거의 일정하게 유지할 수 있다. 달리 말하자면, 10¹¹Ω/sq 이상 또는 더 바람직하게는 10¹²Ω/sq 이상인 표면 시트 저항값을 갖는 재료를 사용하는 것이 바람직하다.

(제2 실시예)

제2 실시예에서, 스페이서(1020)의 높이는 (제1 실시예의)4㎜에서 2㎜ 로 감소한다.

스페이서(1020)로부터의 각 소자까지의 거리(D1, D2, D3, D4, 및 D5)는 대략 3,050㎛, 2,550㎛, 1,900㎛, 1,350㎛, 및 900㎛로 각각 적절히 조정된다.

그런 다음, 면판(1017)상의 전자 스폿 간격(Q1, Q2, Q3, Q4, 및 Q5)은 700㎛로 거의 동일하다. 이러한 방식으로 스페이서(1020)의 높이와 소자까지의 거리(위치)를 적절히 조정함으로써, 심지어 스페이서(1020) 부근의 소자에 의해 방출된 전자들도 면판(1017) 위에서 거의 동일한 간격으로 전자 스폿을 형성할 수 있다. 스페이서(1020)의 충전으로 인한 화상 왜곡 및 루미네센스의 감소가 없는 화상을 형성할 수 있다.

제2 실시예에서, 화상 형성 부재가 각각의 전자-방출 소자에 의해 방출된 전자에 의해 조사되는 위치를 700㎛의 간격으로 배치하기 위하여 소자 피치는 상술한 방식으로 설정된다. 스페이서의 중심부는 스페이서를 통해 서로 인접한 전자-방출 소자간의 중앙부와 알치하도록 설정된다. 그래서, 스페이서에 가장 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 250㎛ 떨어진 위치에 도달한다. 두 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 950㎛ 떨어진 위치에 도달한다. 세 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 1,650㎛ 떨어진 위치에 도달한다. 네 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 2,350㎛ 떨어진 위치에 도달한다. 다섯 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 3,050㎛ 떨어진 위치에 도달한다. 제2 실시예에서, 다섯 번째 가까운 소자는 스페이서의 영향을 거의 받지 않기 때문에, 전자 스폿이 형성되는 위치 바로 그 아래에 형성된다. 그 다음의 전자-방출 소자에 의해 방출된 전자는 대략 700㎛ 의 간격을 갖는 위치에 도달한다. 제2 실시예에서, 전자-방출 소자의 위치는, 각 조사 위치를 배면판상에 수직으로 투영(projecting)함으로써 얻어지는 위치로부터 가장 가까운 소자에 대해서는 대략 650㎛, 두 번째로 가까운 소자에 대해서는 대략 400㎛, 세 번째로 가까운 소자에 대해서는 대략 250㎛, 네 번째로 가까운 소자에 대해서는 대략 200㎛ 만큼 스페이서에서 멀어지는 방향으로 각각 이동된다. 다섯 번째로 가까운 소자와 그 이후의 소자는, 스페이서의 전기 전하에 의한 편향의 영향이 적기 때문에 스페이서에서 멀어지는 방향으로 이동되지 않는다.

상술한 바와 같이, 심지어 스페이서(1020)의 높이(d)가 변하더라도, 스페이서(1020)의 충전으로 인한 영향은 스페이서(1020) 부근의 소자의 위치를 미리 조정함으로써 보정될 수 있다. 이것은 스페이서(1020)의 높이가 감소하면 스페이서(1020)과 소자간의 간격을 감소시킨다는 의미이다.

(제3 실시예)

제3 실시예에서 가속 전압(Va)은 (제1 실시예의)3kV 에서 6kV로 증가한다.

이러한 경우에, 스페이서(1020)로부터의 각 소자까지의 거리(D1, D2, D3, D4, 및 D5)는 대략 3,050㎛, 2,550㎛, 1,950㎛, 1,450㎛, 및 900㎛로 각각 적절히 조정된다. 그런 다음, 면판(1017)상의 전자 스폿 간격(Q1, Q2, Q3, Q4, 및 Q5)은 700㎛로 거의 동일하다. 이러한 방식으로 스페이서(1020)의 높이와 소자까지의 거리(위치)를 적절히 조정함으로써, 심지어 스페이서(1020) 부근의 소자에 의해 방출된 전자들도 면판(1017) 위에서 거의 동일한 간격으로 전자 스폿을 형성할 수 있다. 스페이서(1020)의 충전으로 인한 화상 왜곡 및 루미네센스의 감소가 없는 화상을 형성할 수 있다.

제3 실시예에서, 화상 형성 부재가 각각의 전자-방출 소자에 의해 방출된 전자에 의해 조사되는 위치를 700㎛의 간격으로 배치하기 위하여 소자 피치는 상술한 방식으로 설정된다. 스페이서의 중심부는 스페이서를 통해 서로 인접한 전자-방출 소자간의 중앙부와 알치하도록 설정된다. 그래서, 스페이서에 가장 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 250㎛ 떨어진 위치에 도달한다. 두 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 950㎛ 떨어진 위치에 도달한다. 세 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 1,650㎛ 떨어진 위치에 도달한다. 네 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 2,350㎛ 떨어진 위치에 도달한다. 다섯 번째로 가까운 소자에 의해 방출된 전자는 스페이서 표면으로부터 대략 3,050㎛ 떨어진 위치에 도달한다. 제3 실시예에서, 다섯 번째 가까운 소자는 스페이서의 영향을 거의 받지 않기 때문에, 전자 스폿이 형성되는 위치 바로 그 아래에 형성된다. 그 다음의 전자-방출 소자에 의해 방출된 전자는 대략 700㎛ 의 간격을 갖는 위치에 도달한다. 제3 실시예에서, 전자-방출 소자의 위치는, 각 조사 위치를 배면판상에 수직으로 투영(projecting)함으로써 얻어지는 위치로부터 가장 가까운 소자에 대해서는 대략 650㎛, 두 번째로 가까운 소자에 대해서는 대략 500㎛, 세 번째로 가까운 소자에 대해서는 대략 300㎛, 네 번째로 가까운 소자에 대해서는 대략 200㎛ 만큼 스페이서에서 멀어지는 방향으로 각각 이동된다. 다섯 번째로 가까운 소자와 그 이후의 소자는, 스페이서의 전기 전하에 의한 편향의 영향이 적기 때문에 스페이서에서 멀어지는 방향으로 이동되지 않는다.

상술한 바와 같이, 가속 전압(Va)이 증가하는 경우에, 스페이서(1020)와 소자간의 간격이 감소하면, 스페이서(1020)의 충전으로 인한 영향은 보정될 수 있다.

(제4 실시예)

상술한 실시예에서는 소자 전압이 16kV로 유지되었으나, 제4 실시예에서는 각 소자에 대한 구동 전압(소자 전압)(Vf)은 변경된다.

구동 전압(Vf)은 12V 에서 19V까지 변하고, 소자는 구동된다. 심지어 구동 전압(Vf)을 변경할 때, y 축 방향 즉, 스페이서(1020)이 가까운 방향으로의 편이는 변하지 않는다. 이러한 이유때문에, 제1 실시예와 유사하게 스페이서(1020)로부터의 각 소자까지의 거리(D1, D2, D3, D4, 및 D5)는 대략 3,100㎛, 2,600㎛, 2,000㎛, 1,500㎛, 및1,200㎛로 각각 적절히 조정된다. 그런 다음, 면판(1017)상의 전자 스폿 간격(Q1, Q2, Q3, Q4, 및 Q5)은 700㎛로 거의 동일하다. 전자 스폿은 면판(1017) 위에서 거의 동일한 간격으로 형성된다.

상술한 바를 통해서, 스페이서(1020)의 충전으로 인한 화상 왜곡 및 루미네센스의 감소가 없는 화상을 형성할 수 있다. 이것은 상술한 소자 배치를 사용함으로써 심지어 소자(구동) 전압(Vf)이 12V 에서 19V 까지 변하더라도 본 발명을 바람직하게 실시할 수 있다는 것을 의미한다.

(제5 실시예)

제5 실시예에서, 전자 소스로서 FE 유형 또는 MIM 유형의 냉음극 소자가 사용된다. 냉음극 소자로서 SCE 유형의 소자를 이용하는 경우 뿐만 아니라 제5 실시예에서, 스페이서에 대한 거리에 따라서 소자의 위치를 미리 조정함으로써, 스페이서(1020)의 충전으로 인한 화상 왜곡 및 루미네센스의 감소가 없는 화상을 얻을 수 있다.

상술한 바와 같이, 스페이서 부근의 소자에 의해 방출된 전자 궤도의 영향을 보정하기 위해 스페이서(1020)와 소자간의 거리를 미리 소정의 값으로 설정하는 것이 본 발명의 실시예의 요점이다.

그러므로, 심지어 스페이서(1020) 부근의 소자에 의해 방출된 전자들은 면판(1017) 위에 동일한 간격으로 스폿을 형성할 수 있다.

이러한 실시예의 전자 빔 소스는 다음의 특징을 갖는다.

① 냉음극 소자는 한 쌍의 전극 사이에 전자-방출 부분을 포함하는 전도성 박막을 갖는 냉음극 소자이며, 바람직하게는 SCE 유형의 전자-방출 소자이다.

② 전자 소스는 다수의 냉음극 소자가 다수의 열-방향 배선과 다수의 행-방향 배선에 의한 매트릭스 형태로 배선된 간단한 매트릭스 레이아웃(layout)을 갖는 전자 소스이다.

③ 전자 소스는, 다수의 냉음극 소자가 평행한 다수의 열(본 명세서에서 열 방향으로 참조됨)로 배치되고 각 소자의 두 단자와 연결된 사다리-모양(ladder-shaped)의 레이아웃을 갖는 전자 소스이고, 이러한 배선에 수직인 방향(본 명세서에서 행 방향으로 참조됨)으로 상술한 냉음극 소자위에 배치된 제어 전극(본 명세서에서 그리드(grid)로 참조됨)은 냉음극 소자에 의해 방출된 전자를 제어한다.

④ 본 발명의 개념에 따르면, 본 발명은 표시용으로 적절한 화상 형성 장치에 한정되지 않는다. 상술한 화상 형성 장치는 또한 광감성 드럼(photosensitive drum), 발광 다이오드(light-emitting diode), 및 그와 같은 것들로 이루어진 광 프린터에 사용되는 발광 다이오드를 대체하는 발광 소스(light-emitting source)로서 사용할 수 있다. 이때에, M 개의 열-방향 배선과 N 개의 행-방향 배선을 적절히 선택함으로써, 화상 형성 장치는 선형 발광 소스 뿐만 아니라 2차원 발광 소스(two-dimensional light-emitting source)로 이용할 수 있다. 이러한 경우에, 화상 형성 부재는 상술한 실시예의 형광 재료와 같이 전자와 충돌하여 빛을 방사하는 재료로 한정되지 않으나, 전자의 전하량에 의해 잠재적인 화상을 형성할 수 있는 부재여도 무방하다.

상술한 바와 같이 본 발명에 따르면, 전자가 지지용 부재와 충돌하는 것은 억제할 수 있으며, 지지용 부재 부근의 전자 방사 위치와 지지용 부재에 의한 편향이 없는 전자 방사 위치간의 위치 이동량은 감소시킬 수 있다. 본 발명을 화상 형성 장치에 사용하는 경우에, 지지용 부재 부근의 빔 스폿을 형성하지 못하는 것을 방지할 수 있으며, 지지용 부재 부근에서의 화질의 감소를 줄일 수 있다.

본 발명의 사상과 범위를 벗어나지 않고도 본 발명에 대한 다양하게 광범위한 다른 실시예가 가능하며, 본 발명은 첨부된 청구범위에서 정의되는 것을 제외하는 본 발명의 특정의 실시예에 한정되지 않는다.

Claims

전자 장치에 있어서,

제1 기판,

상기 제1 기판에 대면하여 배치된 제2 기판,

상기 제1 기판 상에 배치되며, 각각 상기 제2 기판을 향한 방향으로 적어도 하나의 전자를 방출하기 위한 복수의 전자 방출 소자, 및

상기 제1 기판 및 제2 기판간의 간격을 유지하기 위한 지지용 부재

를 포함하며,

상기 지지용 부재는 전하량을 거의 일정하게 유지하는 특성을 가지며,

상기 다수의 전자-방출 소자 중 적어도 2개는, 상기 지지 부재를 통해서 서로 인접하게 배치되며, 상기 지지 부재를 매개체로 하지 않고서 서로 인접한 상기 전자 방출 소자들 중 인접한 것들을 분리하는 간격보다 큰 간격으로 서로 분리되는 것을 특징으로 하는 전자 장치.
제1항에 있어서,

상기 전자-방출 소자는 소정 주기에서 구동되며,

전하량을 거의 일정하게 유지하기 위한 상기 지지 부재의 특성은, 적어도 상기 소정 주기 동안의 상기 지지 부재의 전하량 변화 시에 상기 전자-방출 소자에 의해 방출된 전자들에 가해진 편향량 변화에 대해 허용가능한 범위내로 전하량 변화를 억제할 수 있는 특성인 것을 특징으로 하는 전자 장치.
제1항에 있어서,

상기 지지용 부재의 대향면 상에 배치된 상기 적어도 2개의 전자 방출 소자를 분리하는 간격이 A1이고, 상기 지지용 부재의 대향면 상에 배치되지 않은 상기 인접한 전자 방출 소자들을 분리하는 간격이 A2이며, 상기 적어도 2개의 전자-방출 소자를 연결하는 방향에서의 상기 지지용 부재의 두께가 t일 때, A1 > (A2 + t) 인 것을 특징으로 하는 전자 장치.
제1항에 있어서,

상기 적어도 2개의 전자-방출 소자를 분리하는 간격은, 상기 2개의 전자-방출 소자에 의해 방출된 전자의 조사점 사이의 간격의 크기가, 상기 지지용 부재의 대향측 상에 배치되지 않은 상기 인접한 전자-방출 소자에 의해 방출된 전자들의 조사점 사이의 간격의 크기와 거의 동일하도록 한 것을 특징으로 하는 전자 장치.
제1항에 있어서, 상기 적어도 2개의 전자-방출 소자를 분리하는 간격은, 상기 전자-방출 소자들에 의해 방출된 전자를 가속하기 위한 전압, 상기 지지용 부재의 높이, 및 상기 지지용 부재의 전하량 중 적어도 하나에 따라 설정되는 것을 특징으로 하는 전자 장치.
제1항에 있어서, 실질적으로 선형으로 배치된 복수의 전자-방출 소자 세트를 더 포함하는 것을 특징으로 하는 전자 장치.
제1항에 있어서,

상기 복수의 전자-방출 소자는, 행-방향 배선과 상기 행-방향 배선이 연장되는 방향과는 다른 방향으로 연장되는 열-방향 배선에 의해 매트릭스 구조로 배선되는 것을 특징으로 하는 전자 장치.
제7항에 있어서, 상기 지지용 부재는 상기 행-방향 배선과 상기 열-방향 배선 중의 하나의 배선 상에 배치된 것을 특징으로 하는 전자 장치.
제1항에 있어서, 상기 전자-방출 소자는 냉음극형 전자-방출 소자인 것을 특징으로 하는 전자 장치.
제1항에 있어서,

상기 전자-방출 소자들 각각은, 한 쌍의 전극을 가지며, 상기 한 쌍의 전극에 전압이 인가되면 전자를 방출하는 것을 특징으로 하는 전자 장치.
제1항에 있어서, 각 전자-방출 소자는 표면-전도성 방출형 전자-방출 소자인 것을 특징으로 하는 전자 장치.
제2항에 있어서,

상기 지지용 부재의 대향면 상에 배치된 상기 적어도 2개의 전자 방출 소자를 분리하는 간격이 A1이고, 상기 지지용 부재의 대향면 상에 배치되지 않은 상기 인접한 전자 방출 소자들을 분리하는 간격이 A2이며, 상기 적어도 2개의 전자-방출 소자를 연결하는 방향에서의 상기 지지용 부재의 두께가 t일 때, A1 > (A2 + t) 인 것을 특징으로 하는 전자 장치.
제2항에 있어서,

상기 적어도 2개의 전자-방출 소자를 분리하는 간격은, 상기 2개의 전자-방출 소자에 의해 방출된 전자의 조사점 사이의 간격의 크기가, 상기 지지용 부재의 대향측 상에 배치되지 않은 상기 인접한 전자-방출 소자에 의해 방출된 전자들의 조사점 사이의 간격의 크기와 거의 동일하도록 한 것을 특징으로 하는 전자 장치.
제2항에 있어서, 상기 적어도 2개의 전자-방출 소자를 분리하는 간격은, 상기 전자-방출 소자들에 의해 방출된 전자를 가속하기 위한 전압, 상기 지지용 부재의 높이, 및 상기 지지용 부재의 전하량 중 적어도 하나에 따라 설정되는 것을 특징으로 하는 전자 장치.
제2항에 있어서, 실질적으로 선형으로 배치된 복수의 전자-방출 소자 세트를더 포함하는 것을 특징으로 하는 전자 장치.
제2항에 있어서,

상기 복수의 전자-방출 소자는, 행-방향 배선과 상기 행-방향 배선이 연장되는 방향과는 다른 방향으로 연장되는 열-방향 배선에 의해 매트릭스 구조로 배선되는 것을 특징으로 하는 전자 장치.
제16항에 있어서, 상기 지지용 부재는 상기 행-방향 배선과 상기 열-방향 배선 중의 하나의 배선 상에 배치된 것을 특징으로 하는 전자 장치.
제2항에 있어서, 상기 전자-방출 소자는 냉음극형 전자-방출 소자인 것을 특징으로 하는 전자 장치.
제2항에 있어서,

상기 전자-방출 소자들 각각은, 한 쌍의 전극을 가지며, 상기 한 쌍의 전극에 전압이 인가되면 전자를 방출하는 것을 특징으로 하는 전자 장치.
제2항에 있어서, 각 전자-방출 소자는 표면-전도성 방출형 전자-방출 소자인 것을 특징으로 하는 전자 장치.