KR100343002B1 - Memory cell with a vertical transistor and a deep trench capacitor - Google Patents
Memory cell with a vertical transistor and a deep trench capacitor Download PDFInfo
- Publication number
- KR100343002B1 KR100343002B1 KR1020000066032A KR20000066032A KR100343002B1 KR 100343002 B1 KR100343002 B1 KR 100343002B1 KR 1020000066032 A KR1020000066032 A KR 1020000066032A KR 20000066032 A KR20000066032 A KR 20000066032A KR 100343002 B1 KR100343002 B1 KR 100343002B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- pillar
- layer
- conductivity type
- deep trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- CUCUKLJLRRAKFN-UHFFFAOYSA-N 7-Hydroxy-(S)-usnate Chemical compound CC12C(=O)C(C(=O)C)C(=O)C=C1OC1=C2C(O)=C(C)C(O)=C1C(C)=O CUCUKLJLRRAKFN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 목적은 인접하는 딥 트렌치사이의 거리를 실질적으로 줄일 수 있는 버티컬 트랜지스터와 딥 트렌치 커패시터를 가지는 메모리 셀을 제공하기 위한 것이다.It is an object of the present invention to provide a memory cell having a vertical transistor and a deep trench capacitor that can substantially reduce the distance between adjacent deep trenches.
이러한 목적을 달성하기 위하여, 메모리 셀은 기판과 제 1 도전타입을 가지는 이온 확산영역으로 둘러싸여지고 그 기판 위에 형성되는 딥 트랜치와, 제 1 절연층으로 둘러싸여지고 기판위에 위치하는 제 1 기둥과, 제 1 기둥위에 똑 바로 위치하는 제 2 기둥으로 구성되어 있다. 제 1 기둥의 낮은 부분이 딥 트렌치로 채워져 있고 유전층으로 둘러 싸여져 있으며, 제 1 기둥의 높은 부분이 기판으로부터 튀어나온다. 제 1 기둥의 최상층부는 제 1 도전타입을 가지는 제 1 도우핑영역으로서 형성된다. 제 2 기둥은 제 2기둥의 중앙에 위치한 제 2 도전타입을 가지는 제 1 도전층과, 제 2 절연층의 낮은 외벽을 둘러싸고 있는 제 1 도전타입을 가지는 제 2 도전층과, 제 2 절연층의 높은 외벽을 둘러싸고 있는 제 3 절연층으로 구성되어 있다. 제 1 도전층의 최상층부는 제 1 도전타입을 가지는 제 2 도우핑영역으로서 형성된다. 메모리 셀은 딥 트렌치의 가로방향치수가 메모리 셀의 가로방향치수와 같은 오픈비트라인구조이다. 또한, 메모리 셀은 딥 트렌치의 가로방향치수가 메모리 셀의 가로방향치수의 두배 크기의 포개진 비트라인구조에 적용이 된다.In order to achieve this object, a memory cell includes a deep trench surrounded by and formed over an ion diffusion region having a substrate and a first conductivity type, a first pillar surrounded by a first insulating layer and positioned on the substrate; It consists of a second column located directly on the first column. The lower portion of the first pillar is filled with a deep trench and surrounded by a dielectric layer, and the higher portion of the first pillar protrudes from the substrate. The uppermost part of the first column is formed as a first doped region having a first conductivity type. The second pillar has a first conductive layer having a second conductivity type located at the center of the second pillar, a second conductive layer having a first conductive type surrounding the lower outer wall of the second insulating layer, and a second insulating layer. It is comprised by the 3rd insulating layer surrounding the high outer wall. The uppermost part of the first conductive layer is formed as a second doped region having the first conductivity type. The memory cell has an open bit line structure in which the horizontal dimension of the deep trench is equal to the horizontal dimension of the memory cell. In addition, the memory cell is applied to an overlapped bit line structure in which the horizontal dimension of the deep trench is twice the horizontal dimension of the memory cell.
버티컬 트랜지스터가 저누설치를 유지하면서도 비트라인전압을 줄이거나 메모리 셀의 가로방향치수를 증가시키지 않고 게이트길이를 적합한 값으로 유지할 수있으며, 버티컬 트랜지스터 아래에 추가적인 웨이퍼 영역의 소비없이 딥 트렌치 커패시터를 형성할 수 있다는 것이 본 발명의 장점이다.Vertical transistors can maintain gate lengths at reasonable values without reducing bit line voltages or increasing the horizontal dimension of memory cells while maintaining low leakage, and can form deep trench capacitors without dissipating additional wafer area under the vertical transistors. It is an advantage of the present invention that it can.
본 발명의 여러 가지 목적은 여러 가지 그림과 도면에서 설명되어지는 바람직한 실시예에 의한 상세한 설명에 따라서 이 분야의 통상적인 기술로 명백하게 파악될 것이다.Various objects of the present invention will be apparent from the ordinary skill in the art according to the detailed description by the preferred embodiment described in the various figures and figures.
Description
본 발명은 반도체 디바이스의 메모리 셀, 특히 버티컬 트랜지스터와 딥 트렌치 커패시터를 가지는 메모리 셀에 관한 것이다.The present invention relates to a memory cell of a semiconductor device, in particular a memory cell having a vertical transistor and a deep trench capacitor.
일반적으로, IC칩의 집적도를 증가시키면 칩의 크기와 소비전력을 줄이고 더 빠른 속도를 얻을 수 있기 때문에, 개개의 반도체 디바이스에 대한 크기를 줄이기 위하여 많은 관심이 집중되고 있다. 최소의 크기에 메모리 셀을 구성하기 위하여, 메모리 셀의 가로길이를 감소시키기 위하여는 종래의 트랜지스터에 있어서는 게이트의 길이를 줄여야 한다. 그러나 게이트길이가 짧아질수록 허용할 수 없는 누설 전류는 더욱 높아지고, 이에 의하여 비트라인(bit line)의 전압은 또한 비율에 따라 줄어들 수밖에 없다. 이것은 저장 커패시터에 저장된 전하를 줄이게 되고, 이것은 또한 저장된 전하가 바르게 감지되는 것을 확실하게 하기 위하여 더욱 큰 커패시턴스를 요구한다. 저장 커패시터의 커패시턴스를 증가시키는 것은 커패시터의 면적을 증가시키거나 커패시터판사이의 유효한 유전체의 두께를 줄이는 것에 의하여 달성되어질 수 있다. 커패시터의 면적을 증가시키는 것은 메모리 셀을 줄이기 위한 요구와 상충되고, 비유전체의 두께를 줄이는 것은 현재의 기술이 실질적으로 최소한으로 줄여져 있기 때문에 어렵다.In general, much attention has been paid to reducing the size of individual semiconductor devices because increasing the integration of IC chips can reduce chip size, power consumption, and achieve faster speeds. In order to configure the memory cell at the minimum size, in order to reduce the width of the memory cell, the gate length of the conventional transistor must be reduced. However, the shorter the gate length, the higher the unacceptable leakage current, whereby the voltage on the bit line must also be reduced in proportion. This reduces the charge stored in the storage capacitor, which also requires greater capacitance to ensure that the stored charge is properly sensed. Increasing the capacitance of the storage capacitor can be achieved by increasing the area of the capacitor or reducing the thickness of the effective dielectric between the capacitor plates. Increasing the area of the capacitor conflicts with the demand for reducing the memory cell, and reducing the thickness of the non-dielectric is difficult because current technology is substantially reduced to a minimum.
최근 버티컬 트랜지스터는 메모리 셀의 수평길이를 증가시키거나 비트라인전압을 감소시키지 않고 저(低)누설디바이스를 얻으면서도, 게이트길이를 적정치로유지할 수 있도록 개발되어져 왔다. 딥 트렌치 커패시터는 어떠한 추가적인 웨이퍼면적을 소비하지 않고도 버티컬 트랜지스터 아래에서 바로 제조되어질 수 있다.Recently, vertical transistors have been developed to obtain a low leakage device without increasing the horizontal length of a memory cell or reducing the bit line voltage, and to maintain the gate length at an appropriate value. Deep trench capacitors can be manufactured directly under the vertical transistors without consuming any additional wafer area.
딥 트렌치 커패시터를 가지는 버티컬 트랜지스터의 형태는 U.S.No. 6,034,389에 공개되어 있다. 도1A와 도1B는 종래의 반도체 디바이스(10)에 대한 메모리 셀 어레이의 스케매틱 다이아그램(schematic diagram)을 나타내고 있으며 도1C에서부터 도1G까지는 도1A와 도1B에 나타난 라인 1-1의 스케매틱 단면도이다. 도1A와 도1B에 나타난 것처럼 종래의 반도체 디바이스(10)는 비트라인이 워드라인(word line)에 수직으로 되어 있는 비트라인패턴(pattern)과 워드라인패턴에 의하여 구성되는 것을 특징으로 하는 메모리 셀 어레이에 관한 것이다. 도1C에 나타난 것처럼 복수개의 딥 트랜치(18)는 마스크로서 얇은 패드 산화막(17)과 실리콘 산화막(19)을 사용하여 p 타입 실리콘기판(14)위에 형성되어지고 실리콘기판(14)으로부터 상대적으로 튀어나온 복수개의 기둥영역(16)을 남긴다. 확산 소스물질로서 제공되는 ASG(비소 그라스)처럼 진하게 도우핑된 산화막(20)이 딥 트렌치(18)의 바닥과 하층부 외측벽에 증착된다. 짧은시간의 고온 어닐링(annealing)처리에 의하여 비소이온은 n+확산영역(22)을 형성하기 위하여 기둥영역(16)의 하층부 외측벽으로 확산되어진다. n+확산영역(22)은 딥 트렌치 커패시터를 위한 전극을 저장하고 n+소스로서의 역할을 한다. 진하게 도우핑된 산화막(20)을 완전히 제거하고 딥 트렌치(18)의 바닥에 있는 n+확산영역(22)의 일부를 제거한 후, 기둥영역(16)과 n+확산영역(22)사이의 충분한 절연을 한층 확실하게 하기 위한 p+필드 절연영역(24)을 형성하기 위하여 딥 트렌치(18)의 바닥쪽으로 도1D에 나타난 것과 같이 고(高)분량의 p 타입 불순물이 주입된다.Vertical transistors with deep trench capacitors are USNo. 6,034,389. Figures 1A and 1B show a schematic diagram of a memory cell array for a conventional semiconductor device 10. Figures 1C through 1G show schematics of lines 1-1 shown in Figures 1A and 1B. It is a cross section. As shown in Figs. 1A and 1B, the conventional semiconductor device 10 is a memory cell characterized in that it is formed by a bit line pattern and a word line pattern in which the bit line is perpendicular to the word line. Relates to an array. As shown in FIG. 1C, a plurality of deep trenches 18 are formed on the p-type silicon substrate 14 using a thin pad oxide film 17 and a silicon oxide film 19 as masks and relatively bounce from the silicon substrate 14. It leaves a plurality of pillar areas 16 which came out. A heavily doped oxide film 20, such as ASG (arsenic glass), which serves as a diffusion source material, is deposited on the bottom and bottom outer walls of the deep trenches 18. By a short time of high temperature annealing treatment, arsenic ions are diffused into the outer outer wall of the lower region of the pillar region 16 to form the n + diffusion region 22. The n + diffusion region 22 stores the electrode for the deep trench capacitor and serves as the n + source. After removing the heavily doped oxide film 20 completely and removing a portion of the n + diffusion region 22 at the bottom of the deep trench 18, sufficient space between the pillar region 16 and n + diffusion region 22 is achieved. A high amount of p-type impurity is implanted into the bottom of the deep trench 18 as shown in FIG. 1D to form the p + field insulating region 24 to further insulate the insulation.
도1E에 나타난 것처럼, 오노(ONO)박막(26)이 딥 트렌치의 외측벽에 성장되고 n+폴리실리콘층(28)이 딥 트렌치(18)를 부분적으로 채우기 위하여 증착된다. 다음으로 딥 트렌치(18)에서 오노(ONO)박막(26)과 n+폴리실리콘층(28)이 미리 설정된 깊이로 식각되어진다. 오노(ONO)박막(26)은 딥 트렌치 커패시터(29)의 커패시터 유전체의 역할을 하고 n+폴리실리콘층(28)은 딥 트렌치 커패시터(29)의 커패시터판(28)의 역할을 한다. 도1F에 나타난 것처럼, 장벽산화막(30)이 연속적으로 형성된 게이트의 절연을 위하여 딥 트렌치(18)에서 n+폴리실리콘층(28)을 덮기 위하여 증착된다.As shown in FIG. 1E, an ONO thin film 26 is grown on the outer wall of the deep trench and an n + polysilicon layer 28 is deposited to partially fill the deep trench 18. Next, in the deep trench 18, the ONO thin film 26 and the n + polysilicon layer 28 are etched to a predetermined depth. The ONO thin film 26 serves as the capacitor dielectric of the deep trench capacitor 29 and the n + polysilicon layer 28 serves as the capacitor plate 28 of the deep trench capacitor 29. As shown in FIG. 1F, a barrier oxide film 30 is deposited to cover the n + polysilicon layer 28 in the deep trench 18 for isolation of the successively formed gate.
다음으로 게이트산화막층(32)이 딥 트렌치(18)의 최상층부 외측벽에 성장이 되고 n+폴리실리콘층(34)이 딥 트렌치(18)를 채우기 위하여 증착되어지고, n+폴리실리콘층(34)은 컨트롤게이트(34)의 역할을 한다.Next, a gate oxide layer 32 is grown on the outermost outer wall of the deep trench 18 and an n + polysilicon layer 34 is deposited to fill the deep trench 18, and an n + polysilicon layer 34. Serves as the control gate 34.
도1G에 나타난 것처럼, 컨트롤게이트(34)의 중앙은 각 워드라인을 분리하기 위하여 식각되어진다. 얇은 패드 산화막(17)과 질화산화막(19)을 제거하고나서 기둥영역(16)의 최상층부가 n+드레인영역(36)을 형성하기 위하여 증착되고 마지막으로 비트라인 금속층(38)이 도1B에 나타나고 있는 메모리 셀을 완성하기 위하여 워드라인에 수직으로 형성된다.As shown in Fig. 1G, the center of the control gate 34 is etched to separate each word line. After removing the thin pad oxide film 17 and the nitride oxide film 19, the top layer of the pillar region 16 is deposited to form n + drain region 36, and finally the bit line metal layer 38 is shown in FIG. It is formed perpendicular to the word line to complete the memory cell.
반도체 디바이스(10)의 각 메모리 셀에 있어서 컨트롤게이트(34), n+소스영역(22)과 n+드레인영역(36)은, 기둥영역(16)의 최상층부가 n+소스영역(22)과 n+드레인영역(36)사이의 통로로서 사용되어지고 있는 버티컬 트랜지스터를 구성한다. n+확산영역(22), 오노(ONO)박막(26)과 버티컬 트랜지스터아래의 n+폴리실리콘층(28)은 딥 트렌치 커패시터(29)를 구성한다. 상기한 바와 같이 오픈비트라인의 경우, 딥 트렌치 커패시터(29)의 n+폴리실리콘 커패시터판(28)은 어레이에 있어서 모든 메모리 셀에 공통이다. 전하가 각 기둥영역(16)에 있는 n+확산영역(22)에 저장되는 것에 주목하라.In each of the memory cells of the semiconductor device 10, the control gate 34, n + source region 22 and n + drain region 36 have the uppermost portion of the pillar region 16 with n + source region 22. The vertical transistor is used as a passage between n + drain regions 36. The n + diffusion region 22, the ONO thin film 26 and the n + polysilicon layer 28 under the vertical transistor constitute a deep trench capacitor 29. As described above, in the case of an open bit line, the n + polysilicon capacitor plate 28 of the deep trench capacitor 29 is common to all memory cells in the array. Note that the charge is stored in n + diffused region 22 in each column region 16.
상기와 같이 종래의 제조에 있어서 메모리 셀의 크기를 줄이기 위한 유일한 방법은 딥 트렌치(18)의 폭을 줄이는 것이지만 두 개의 인접하는 셀의 n+소스영역(22)의 근접은 메모리 셀의 크기를 더 작게하는 것을 방해한다.As described above, the only method for reducing the size of the memory cell in the conventional fabrication is to reduce the width of the deep trench 18, but the proximity of n + source region 22 of two adjacent cells further increases the size of the memory cell. Interfere with making it smaller.
다른 타입의 버티컬 트랜지스터가 U.S.No. 6,018,176에 공개되어 있으며 도2에 나타나 있다. 도2A는 U.S.No. 6,018,176에 따른 버티컬 트랜지스터의 스케매틱 평면도이다. 도2B는 도2A에 나타난 라인 2-2의 스케매틱 단면도이고, 버티컬 트랜지스터는 비트라인에 수직인 게이트전극(108b)과 비트라인으로서 사용되어지고, 교차영역(134)에 존재하는 이온주입 폴리실리콘층(114)인 워드라인으로서 사용되어지고 있는 드레인전극(104)으로 구성된다. 드레인전극(104)을 연결하는 폴리실리콘층(114)의 하층부는 드레인영역(114a)으로 되고 소스전극(105)을 연결하는 폴리실리콘층(114)의 최상층부는 소스영역(114c)으로 되며, 폴리실리콘층(114)의 중간부는 통로영역(114b)으로 된다. 저장전극(122)은 접촉 홀(138)을 통하여 소스전극(115)에 연결된다. 드레인영역 (114a)과 소스영역(114c)의 이러한 설계는 앞서 말한 공핍영역의 근접의 문제를 해결할 수 있다. 그러나 버티컬 트랜지스터위에 바로 만들어지는 저장전극(122)의 치수는 U.S.No. 6,018,176의 메모리 셀과 같은 크기로만 최소화할 수 있도록 하고있다. 그러므로 IC칩에 있어서 기존 기술의 한계이상으로 개개의 메모리 셀을 축소시킬 수 없다.Another type of vertical transistor is U.S.No. 6,018,176, which is shown in FIG. 2A shows U.S.No. A schematic plan view of a vertical transistor in accordance with 6,018,176. FIG. 2B is a schematic cross-sectional view of line 2-2 shown in FIG. 2A, wherein the vertical transistor is used as the gate electrode 108b perpendicular to the bit line and the bit line, and ion implanted polysilicon present in the cross region 134. FIG. It consists of a drain electrode 104 which is used as a word line as the layer 114. The lower layer of the polysilicon layer 114 connecting the drain electrode 104 becomes the drain region 114a and the uppermost part of the polysilicon layer 114 connecting the source electrode 105 becomes the source region 114c. The middle portion of the silicon layer 114 becomes the passage region 114b. The storage electrode 122 is connected to the source electrode 115 through the contact hole 138. Such a design of the drain region 114a and the source region 114c can solve the above problem of proximity of the depletion region. However, the dimensions of the storage electrode 122 directly formed on the vertical transistor are U.S.No. It can be minimized to the same size as 6,018,176 memory cells. Therefore, individual memory cells cannot be shrunk beyond the limitations of existing technologies in IC chips.
본 발명의 목적은 인접하는 딥 트렌치사이의 거리를 실질적으로 줄일 수 있는 버티컬 트랜지스터와 딥 트렌치 커패시터를 가지는 메모리 셀을 제공하기 위한 것이며, 버티컬 트랜지스터가 저누설치를 유지하면서도 비트라인전압을 줄이거나 메모리 셀의 가로방향치수를 증가시키지 않고 게이트길이를 적합한 값으로 유지할 수 있으며, 버티컬 트랜지스터 아래에 추가적인 웨이퍼 영역의 소비없이 딥 트렌치 커패시터를 형성하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a memory cell having a vertical transistor and a deep trench capacitor that can substantially reduce the distance between adjacent deep trenches, wherein the vertical transistor reduces the bit line voltage or maintains the memory cell with low leakage. It is possible to maintain the gate length at an appropriate value without increasing the horizontal dimension of and to form a deep trench capacitor without consuming additional wafer area under the vertical transistor.
본 발명은 아래에 주어진 상세한 설명과, 관련된 도면으로부터 더욱 확실하게 이해되어질 수 있을 것이고, 단지 실시예로서 주어진 것이며 본발명의 범위를 정하기 위한 것은 아니다.The invention will be more clearly understood from the detailed description given below and from the associated drawings, which are given only as examples and are not intended to limit the scope of the invention.
도 1은 종래의 반도체 디바이스의 메모리 셀 어레이를 나타내는 스케매틱 다이어그램.1 is a schematic diagram showing a memory cell array of a conventional semiconductor device.
도 2는 종래의 기술에 따른 다른 버티컬 트랜지스터를 나타내는 스케매틱 다이어그램.2 is a schematic diagram showing another vertical transistor according to the prior art.
도 3에서 도 12까지는 본 발명의 실시예에 따른 메모리 셀의 형성 방법을 나타내는 스케매틱 다이어그램.3 to 12 are schematic diagrams illustrating a method of forming a memory cell according to an embodiment of the present invention.
도 13은 본 발명의 다른 바람직한 실시예에 따른 평면도.13 is a plan view according to another preferred embodiment of the present invention.
- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
40 : 반도체 디바이스 42 : 실리콘기판40: semiconductor device 42: silicon substrate
43 : 기둥영역 44 : 딥 트렌치43: pillar area 44: deep trench
도 3에서 도 12까지는 본 발명의 실시예에 따른 메모리 셀 형성 방법을 나타내는 스케매틱 다이어그램이며, 본 발명은 DRAM 셀에 관한 것이다.3 to 12 are schematic diagrams illustrating a method of forming a memory cell according to an exemplary embodiment of the present invention, and the present invention relates to a DRAM cell.
메모리 셀 어레이는 오픈비트라인구조이고 워드라인패턴과 비트라인패턴의 수직교차에 의하여 특징지어진다. 각 메모리 셀은 버티컬 트랜지스터와 딥 트렌치 커패시터로 구성된다. 버티컬 트랜지스터가 저누설치를 유지하면서도 비트라인전압을 줄이거나 메모리 셀의 가로방향치수를 증가시키지 않고 게이트길이를 적합한 값으로 유지할 수 있으며, 버티컬 트랜지스터 아래에 추가적인 웨이퍼 영역의 소비없이 딥 트렌치 커패시터를 형성할 수 있다.The memory cell array is an open bit line structure and is characterized by the vertical intersection of the word line pattern and the bit line pattern. Each memory cell consists of a vertical transistor and a deep trench capacitor. Vertical transistors can maintain gate lengths at an appropriate value without reducing bit line voltages or increasing the horizontal dimension of memory cells while maintaining low leakage, and can form deep trench capacitors without dissipating additional wafer area under the vertical transistors. Can be.
도 3에서 도 4C까지에 있어서, 도 3은 본 발명에 따른 메모리 셀의 평면도이다. 도 4A부터 도 4C까지는 도 3에 나타난 라인 4-4의 스케매틱 단면도이다. 도4A에 나타난 바와 같이 본 발명의 반도체 디바이스(40)는 실리콘기판(42)과, 실리콘질화막층(41)에 의하여 패턴된 기둥영역의 어레이(43)와, 딥 트렌치 커패시터를 형성하기 위한 딥 트렌치 어레이(44)로 구성되고 있다. 먼저, ASG(비소그라스)층이 소스확산물질로 사용되고 산화막층이 순차적으로 딥 트렌치(44)의 외벽에 증착된다. 딥 트렌치(44)로 둘러싸여 있는 기둥영역(43)속으로 비소이온을 확산시키기 위하여 짧은시간의 고온 어닐링(annealing)처리가 진행되고, 그것에 의하여 n+확산영역(43)이 형성된다. 산화막층과 딥 트렌치(44)의 외벽으로부터 ASG(비소그라스)층이 제거된 후 산화막층과 실리콘질화막층을 포함하는 NO 유전체(46)가 도 4B에 나타난 것처럼 딥 트렌치(44)의 외벽에 형성되어진다.3 to 4C, FIG. 3 is a plan view of a memory cell according to the present invention. 4A through 4C are schematic cross-sectional views of lines 4-4 shown in FIG. As shown in FIG. 4A, the semiconductor device 40 of the present invention includes a silicon substrate 42, an array 43 of pillar regions patterned by the silicon nitride film layer 41, and a deep trench for forming a deep trench capacitor. The array 44 is comprised. First, an ASG (arsenic glass) layer is used as a source diffusion material, and an oxide layer is sequentially deposited on the outer wall of the deep trench 44. In order to diffuse the arsenic ions into the pillar region 43 surrounded by the deep trench 44, a short time high temperature annealing treatment is performed, whereby n + diffusion region 43 is formed. After the ASG (arsenic glass) layer is removed from the outer wall of the oxide layer and the deep trench 44, an NO dielectric 46 including the oxide layer and the silicon nitride layer is formed on the outer wall of the deep trench 44 as shown in FIG. 4B. It is done.
다음으로, 비결정질의 폴리실리콘층(48)이 딥 트렌치(44)를 채우기 위하여화학진공증착(CVD)방법에 의하여 증착된다. 도 4C에 나타난 바와 같이, 에칭-백 공정에 의하여 실리콘질화막층(41)위에 위치한 폴리실리콘층(48)과, 미리 예정된 깊이로 딥 트렌치(44)에 위치한 NO 유전체(46)층과 폴리실리콘층을 제거하고 있다. 바람직한 실시예로서, 딥 트렌치(44)에서의 폴리실리콘층(48)의 표면과 기둥영역(43)의 표면사이의 높이는 500Å으로 한정되어진다.Next, an amorphous polysilicon layer 48 is deposited by chemical vapor deposition (CVD) to fill the deep trench 44. As shown in FIG. 4C, a polysilicon layer 48 located on the silicon nitride layer 41 by an etch-back process, and a NO dielectric 46 layer and a polysilicon layer located in the deep trench 44 to a predetermined depth. Is removing. As a preferred embodiment, the height between the surface of the polysilicon layer 48 and the surface of the pillar region 43 in the deep trench 44 is limited to 500 kPa.
도 5에서 도 6B까지에 있어서, 도 5는 본 발명에 따른 메모리 셀의 평면도이다. 도 6A와 6B는 도 5에 나타난 라인 6-6의 스케매틱 단면도이다. 도 6A에 나타난 바와 같이, 사진공정에 의하여 실리콘질화막층(41)을 제거하고 미리 예정된 깊이로 기둥영역과 NO 유전체(46)층을 식각하고 그것에 의하여 제 1 케이브(cave)(49)를 형성한다. 상대적으로, 폴리실리콘층(48)이 NO 유전체(46)층의 표면으로부터 돌출되어 있고 기둥영역(43)은 제 1기둥으로 된다. 이 단계에서, 폴리실리콘층(48)과 NO 유전체(46)층과 n+확산영역(43)이 딥 트렌치 커패시터를 형성한다. 도 6B에 나타난 바와 같이, 제 1 절연산화막층(50)이 폴리실리콘층(48)을 덮고 제 1 케이브(49)를 채우기 위하여 증착되어지고 다음으로 화학기계적연마(CMP)공정에 의하여 제 1 절연층(50)의 표면을 평평하게 한다.5-6B, FIG. 5 is a plan view of a memory cell according to the present invention. 6A and 6B are schematic cross-sectional views of lines 6-6 shown in FIG. As shown in FIG. 6A, the silicon nitride film layer 41 is removed by a photolithography process, and the pillar region and the NO dielectric layer 46 are etched to a predetermined depth to thereby form a first cave 49. . Relatively, the polysilicon layer 48 protrudes from the surface of the NO dielectric 46 layer and the pillar region 43 becomes the first pillar. In this step, the polysilicon layer 48, the NO dielectric layer 46 and the n + diffusion region 43 form a deep trench capacitor. As shown in FIG. 6B, a first insulating oxide layer 50 is deposited to cover the polysilicon layer 48 and to fill the first cave 49, and then the first insulation by chemical mechanical polishing (CMP) process. The surface of layer 50 is leveled.
도 7에서 도 8B까지에 있어서, 도 7은 본 발명에 따른 메모리 셀의 평면도이다. 도 8A와 8B는 도 7에 나타난 라인 8-8의 스케매틱 단면도이다. 도 8A에 나타난 바와 같이, 0.2~0.4㎛의 두께를 가지는 n+폴리실리콘층(52)과 500Å의 두께를 가지는 제 2 절연산화막층(54)이 순차적으로 제 1 절연층(50)위에 형성되어지고, 제 1기둥위에 위치한 제 2기둥을 형성하기 위하여 사진공정에 의하여 n+폴리실리콘층(52)과 제 2 절연층(54)의 바깥영역을 제거한다. 도 8B에 나타난 바와 같이, BPSG유전층(56)은 워드라인(55)의 표면을 덮기 위하여 제 1 유전층(50)위에 증착되어지고, CMP공정이 제 2 절연층(54)의 표면과 BPSG유전층(56)의 표면을 평평하게 하기 위하여 수행되어진다.7 to 8B, FIG. 7 is a plan view of a memory cell according to the present invention. 8A and 8B are schematic cross-sectional views of lines 8-8 shown in FIG. As shown in FIG. 8A, an n + polysilicon layer 52 having a thickness of 0.2 to 0.4 μm and a second insulating oxide layer 54 having a thickness of 500 μs are sequentially formed on the first insulating layer 50. The outer regions of the n + polysilicon layer 52 and the second insulating layer 54 are removed by a photographic process to form a second column positioned on the first pillar. As shown in FIG. 8B, a BPSG dielectric layer 56 is deposited on the first dielectric layer 50 to cover the surface of the word line 55, and a CMP process is performed on the surface of the second insulating layer 54 and the BPSG dielectric layer ( 56) to flatten the surface.
도 9에서 도 10C까지에 나타난 바와 같이, 도 9는 본 발명에 따른 메모리 셀의 평면도이고 도 10A에서 10C는 도 9에 나타난 라인 10-10의 스케매틱 단면도이다. 도 10A에 나타난 바와 같이, 사진공정에 의하여 제 2 절연층(54)과 제 2 기둥의 중앙부에 위치한 n+폴리실리콘층(52)과 제 2 기둥의 중앙부아래에 위치한 제 1 절연층(50)을 제거하고 폴리실리콘층(48)의 최상층부를 노출시키며, 이에 의하여 제 2 케이브(57)를 형성하고 버티컬 트랜지스터의 게이트(52)로서 제공되는 링(ring)속의 n+폴리실리콘층(52)을 형성하며, 이온주입공정에 의하여 폴리실리콘층(48)속으로 비소 또는 인(P)이온의 고농도 불순물이 도우핑되어지고, 이에 의하여 폴리실리콘층(48)의 최상층부에 제 1 n+도우핑영역(58)을 형성하고 상기 제 1 n+도우핑영역은 버티컬 트랜지스터를 위한 소스를 제공한다. 도 10B에 나타난 바와 같이 제 3 절연층(60)이 게이트 절연체를 제공하기 위하여 제 2 케이브(57)의 외측벽에 성장되어지고 제 2 케이브(57)의 바닥을 덮고 있는 제 3 절연층(60)이 제거되어진다. 그리고 p-폴리실리콘층(62)이 제 2 케이브(57)를 채우기 위하여 증착되어진다. 도 10C에 나타난 바와 같이 CMP공정은 p-폴리실리콘층(62)과 BPSG유전층(56)과 제 2 절연층(54)의 표면을 평평하게 하기 위하여 수행되어지고, 이온주입공정에 의하여 p-폴리실리콘층(62)의 최상층부에 제 2 n+도우핑영역을 형성하기 위하여 p-폴리실리콘층(62)속으로 비소 또는 인(P)이온의 고농도 불순물이 도우핑되어지고, 상기 제 2 n+도우핑영역(64)은 버티컬 트랜지스터를 위한 드레인을 제공한다.As shown in FIGS. 9-10C, FIG. 9 is a plan view of a memory cell in accordance with the present invention and FIGS. 10A-10C are schematic cross-sectional views of lines 10-10 shown in FIG. As shown in FIG. 10A, n + polysilicon layer 52 located in the center of the second pillar and the second insulating layer 54 and the first insulating layer 50 located below the center of the second pillar by a photographic process. And the top layer of the polysilicon layer 48 is exposed, thereby forming a second cave 57 and removing the n + polysilicon layer 52 in a ring serving as the gate 52 of the vertical transistor. And a high concentration of arsenic or phosphorus (P) ions is doped into the polysilicon layer 48 by an ion implantation process, whereby the first n + doping region is formed on the top layer of the polysilicon layer 48. Form 58 and the first n + doped region provides a source for a vertical transistor. As shown in FIG. 10B, a third insulating layer 60 is grown on the outer wall of the second cave 57 to provide the gate insulator and covers the bottom of the second cave 57. Is removed. And a p − polysilicon layer 62 is deposited to fill the second cave 57. As shown in FIG. 10C, the CMP process is performed to planarize the surfaces of the p - polysilicon layer 62, the BPSG dielectric layer 56, and the second insulating layer 54, and the p - poly by ion implantation process. High concentration impurities of arsenic or phosphorus (P) ions are doped into the p − polysilicon layer 62 to form a second n + doping region on the top layer of the silicon layer 62, and the second n + Doped region 64 provides a drain for the vertical transistor.
도 11과 도 12에 있어서, 도 11은 본 발명에 따른 메모리 셀의 평면도이다. 도 12는 도 11에 나타난 라인 12-12의 스케매틱 단면도이다. 도 11에 나타난 바와 같이, 워드라인(55)에 수직인 금속 스트립(strip)(66)은 비트라인(65)을 제공하기 위하여 반도체 디바이스(40)위에 형성되어지고 이것은 본 발명의 메모리 셀을 완성시킨다. 메모리 셀은 딥 트렌치내의 제 1 기둥과, 제 1 기둥위에 바로 형성된 제 2 기둥과 비트라인(65)으로 구성된다. 제 1 기둥의 낮은 부분에서 n+폴리실리콘층(48)과 NO 유전체(46)층과 n+확산영역(43)이 딥 트렌치 커패시터를 형성한다. 제 1 기둥의 최상층부에 있는 제 1 n+도우핑영역(58)과 제 2 기둥의 최상층부에 있는 제 2 n+도우핑영역(64)과 제 2 기둥을 둘러싸는 n+폴리실리콘층(52)은 각각 버티컬 트랜지스터의 소스와 드레인과 게이트의 역할을 한다.In Figures 11 and 12, Figure 11 is a plan view of a memory cell in accordance with the present invention. 12 is a schematic cross sectional view taken along the line 12-12 shown in FIG. As shown in FIG. 11, a metal strip 66 perpendicular to the wordline 55 is formed over the semiconductor device 40 to provide the bitline 65, which completes the memory cell of the present invention. Let's do it. The memory cell consists of a first pillar in the deep trench, a second pillar and a bit line 65 formed directly on the first pillar. In the lower portion of the first pillar, the n + polysilicon layer 48, the NO dielectric 46 layer and the n + diffusion region 43 form a deep trench capacitor. The first n + doped region 58 at the top layer of the first column, the second n + doped region 64 at the top layer of the second column and the n + polysilicon layer 52 surrounding the second column. Act as the source, drain, and gate of the vertical transistor, respectively.
상기 버티컬 트랜지스터는 메모리 셀의 웨이퍼영역을 증가시키거나 비트라인전압을 감소시키지 않고 저(低)누설치를 보증할 수 있는 충분한 게이트길이를 제공하고, 제 1 절연층(50)과 BPSG 유전층(56)은 인접하는 트랜지스터를분리하며, 공핍영역의 근접 또는 중복에 관련된 사항들을 해결한다. 따라서, 그 결과로서 인접하는 딥 트렌치사이의 거리는 IC칩 위에 메모리 셀의 밀도를 증가시키면서도 줄일 수 있다. 버티컬 트랜지스터 아래에 형성되는 딥 트렌치 커패시터는 그것이 트랜지스터의 영역을 넘어서 웨이퍼의 영역을 차지하지 않기 때문에 밀도에 제한을 가하지 않는다.The vertical transistor provides sufficient gate length to ensure low leakage without increasing the wafer area of the memory cell or reducing the bit line voltage, and the first insulating layer 50 and the BPSG dielectric layer 56 ) Separates adjacent transistors and solves the problems related to proximity or overlap of depletion regions. As a result, the distance between adjacent deep trenches can be reduced while increasing the density of memory cells on the IC chip. Deep trench capacitors formed below the vertical transistor do not impose a density limitation because they do not occupy the area of the wafer beyond the area of the transistor.
도 11에 나타난 바와 같이 상기 메모리 셀은 워드라인길이의 방향이 비트라인방향과 같고, 딥 트렌치(44)의 가로방향치수가 메모리 셀의 그것과 거의 같은 오픈비트라인의 경우를 나타낸다. 버티컬 트랜지스터와 딥 트렌치 커패시터는 모두 딥 트렌치(44)의 공간내에 형성된다.As shown in FIG. 11, the memory cell has an open bit line in which the word line length is the same as that of the bit line, and the horizontal dimension of the deep trench 44 is about the same as that of the memory cell. Both the vertical transistor and the deep trench capacitor are formed in the space of the deep trench 44.
본 발명의 또 다른 바람직한 실시예로서, 딥 트렌치 커패시터를 가지는 버티컬 트랜지스터는가 겹쳐진(folded) 비트라인구조에 적용되어진다. 도 13은 본 발명의 겹쳐진 비트라인 실시예의 평면도이다. 겹쳐진 비트라인의 실시예에 있어서, 각 메모리 셀의 워드라인방향으로의 가로방향치수는 비트라인방향으로의 가로방향치수의 두배이고, 그 셀은 두 인접하는 비트라인에 걸쳐있다. 상기 제조 방법에 따르면 버티컬 트랜지스터는 딥 트랜치(68)의 한쪽 끝에서 형성되어진다. 이리하여 워드라인방향에 근접한 한 쌍의 메모리 셀이, 그 쌍의 한 셀에 대한 액티브 비트라인에 의하여 분리되어 진다.In another preferred embodiment of the present invention, a vertical transistor having a deep trench capacitor is applied to a folded bit line structure. Figure 13 is a plan view of an overlapped bitline embodiment of the present invention. In an embodiment of overlapping bit lines, the horizontal dimension of each memory cell in the word line direction is twice the horizontal dimension in the bit line direction, and the cell spans two adjacent bit lines. According to the manufacturing method, the vertical transistor is formed at one end of the deep trench 68. Thus, a pair of memory cells close to the word line direction are separated by an active bit line for one of the pair of cells.
상기 분야의 기술은 본 발명이 공개되고있는 동안에 상기 디바이스의 많은모방물과 대체물이 만들어질 수 있음을 알 수 있다. 따라서, 상기 공개는 부가한 청구의 경계에 의한 범위로만 해석되어져야 한다.It will be appreciated that many of the imitations and alternatives of the device can be made while the art in the art is disclosed. Accordingly, the above disclosure should be construed only as the scope of the appended claims.
상술한 바와 같이, 본 발명에 관한 반도체 디바이스의 메모리 셀과 셀을 형성하는 방법에 의하면, 버티컬 트랜지스터가 비트라인전압을 줄이거나 메모리 셀의 가로방향치수를 증가시키지 않고 낮은 누설치를 얻음에 있어서 게이트길이를 적합한 값으로 유지할 수 있고, 거기에다 버티컬 트랜지스터 아래에 딥 트렌치 커패시터를 추가적인 웨이퍼 영역의 소비없이 형성할 수 있다.As described above, according to the method for forming a cell and a memory cell of the semiconductor device according to the present invention, the gate in which the vertical transistor obtains a low leakage value without reducing the bit line voltage or increasing the horizontal dimension of the memory cell The length can be maintained at a suitable value, and deep trench capacitors can be formed under the vertical transistors without consuming additional wafer area.
Claims (30)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000066032A KR100343002B1 (en) | 2000-11-08 | 2000-11-08 | Memory cell with a vertical transistor and a deep trench capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000066032A KR100343002B1 (en) | 2000-11-08 | 2000-11-08 | Memory cell with a vertical transistor and a deep trench capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020036080A KR20020036080A (en) | 2002-05-16 |
| KR100343002B1 true KR100343002B1 (en) | 2002-07-05 |
Family
ID=37479883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000066032A Expired - Fee Related KR100343002B1 (en) | 2000-11-08 | 2000-11-08 | Memory cell with a vertical transistor and a deep trench capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100343002B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400325B1 (en) * | 2001-12-31 | 2003-10-01 | 주식회사 하이닉스반도체 | Vertical transistor and method of manufacturing the same |
| KR102289246B1 (en) * | 2019-12-03 | 2021-08-12 | (주)아트로닉스 | 3D semiconductor capacitor and method for fabricating the same |
| CN113327847A (en) * | 2020-11-05 | 2021-08-31 | 上海先进半导体制造有限公司 | Vertical memory element and manufacturing method |
-
2000
- 2000-11-08 KR KR1020000066032A patent/KR100343002B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020036080A (en) | 2002-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000207B1 (en) | Semiconductor Memory and Manufacturing Method | |
| KR100417480B1 (en) | DRAM (DRAM) cell and manufacturing method thereof | |
| KR900001225B1 (en) | Semiconductor memory device and manufacturing method | |
| US4801988A (en) | Semiconductor trench capacitor cell with merged isolation and node trench construction | |
| KR910009786B1 (en) | Semiconductor memory device and fabricating method therefor | |
| US5612559A (en) | Semiconductor device having pillar shaped transistor and a method for manufacturing the same | |
| US5497017A (en) | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors | |
| KR950009890B1 (en) | Semiconductor memory device | |
| US7408224B2 (en) | Vertical transistor structure for use in semiconductor device and method of forming the same | |
| JP5629872B2 (en) | SOI type transistor | |
| KR100509210B1 (en) | Dram cell arrangement and method for its production | |
| US5064777A (en) | Fabrication method for a double trench memory cell device | |
| KR20030019639A (en) | Semiconductor memory cell arrangement and method for producing the same | |
| KR19980064222A (en) | Memory Cells Including Vertical Transistors and Trench Capacitors | |
| US5034787A (en) | Structure and fabrication method for a double trench memory cell device | |
| KR100423765B1 (en) | Integrated circuit comprising vertical transistors, and a method for the production thereof | |
| US5250830A (en) | Dynamic type semiconductor memory device and its manufacturing method | |
| US6479852B1 (en) | Memory cell having a deep trench capacitor and a vertical channel | |
| US7435643B2 (en) | Fabrication method of a dynamic random access memory | |
| US6448600B1 (en) | DRAM cell configuration and fabrication method | |
| KR20020062590A (en) | Semiconductor memory device and manufacturing method thereof | |
| KR0140044B1 (en) | Semiconductor memory device having improved isolation structure among memory cells | |
| KR960006718B1 (en) | Memory capacitor in semiconductor device and the method for fabricating the same | |
| KR100343002B1 (en) | Memory cell with a vertical transistor and a deep trench capacitor | |
| KR19990006541A (en) | DRAM cell device with dynamic gain memory cell and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20001108 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20001113 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20001108 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020530 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020620 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020621 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20050223 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060414 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070619 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080617 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20091120 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091120 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |