KR100337006B1

KR100337006B1 - 전자회로 설계검증장치 및 방법

Info

Publication number: KR100337006B1
Application number: KR1019990035540A
Authority: KR
Inventors: 김만복
Original assignee: 김 만 복
Priority date: 1998-11-17
Filing date: 1999-08-26
Publication date: 2002-05-17
Also published as: US6571370B2; KR20000034907A; US20020116168A1

Abstract

본 발명은 컴퓨터로 설계한 전자 회로를 하드웨어적으로 구성하여 에뮬레이션을 통해 동작을 검증하기 위한 장치 및 방법을 제공한다.

본 발명은 제어용 에프피지에이를 별도로 장착하고, 이를 통해 양방향 인터에이스 기반을 구비한다. 그 결과, 검증용 회로 구성 데이터 및 마이크로 컴퓨터 프로그램의 다운 로딩 단계 및 컴퓨터 상에서의 원격 제어 및 모니터 단계 등을 한 개의 케이블을 통하여 구성한다.

또한, 본 발명은 에프피지에이 선택보드를 커넥터를 통해 주기판에 접속함으로써, 검증용 에프피지에이의 교체작업을 용이하게 한다.

Description

전자회로 설계검증장치 및 방법{METHOD AND APPARATUS FOR DESIGN VERIFICATION OF ELECTRONIC CIRCUITS}

본 발명은 전자 회로 설계 자동화(electronic design automation; EDA)에 관한 것으로, 특히 에프 피 지 에이(FPGA;field programmable gate array)를 이용한 전자 회로 에뮬레이션 장치 및 방법에 관한 것이다.

반도체 제조 기술의 발달에 힘입어 칩 집적도가 증가함에 따라 시스템을 구성하는 다수 개의 칩 세트들을 한 개의 칩으로 집적화 하는 작업이 진행되고 있다. 이에 따라, 시스템 설계자는 수백만 개의 트랜지스터로 구성되는 디지틀 전자 회로가 정상적으로 동작하는가 여부를 설계 단계에서 판단하는 것이 중요하다.

따라서, 시스템 설계자는 컴퓨터 상의 모의 동작 시험을 시뮬레이션 하는 것 이외에도, 에프피지에이(FPGA; FieldProgrammable Gate Array)와 같은 하드웨어를 통하여 회로 동작 상태를 에뮬레이션 하는 방식에 의존하고 있다.

즉, 설계된 디지틀 회로의 정상 동작 여부를 검증하기 위한 전자 회로 설계 검증용 보드(board)에 있어서, 최근의 경향은 고용량의 에프피지에이(FPGA)를 이용하는 것으로서, 설계 지원 소프트웨어를 이용하여 컴퓨터에서 설계한 회로 또는 네트리스트(net list)를 검증용 보드에 다운 로드(down load)하여 실제 회로를 구현함으로써 설계된 회로가 하드웨어적으로 정상 동작하는가 여부를 직접 확인할 수 있다.

또한, 전술한 에프피지에이는 엄밀한 의미에서는 씨피엘디(CPLD; complex programmable logic device)와 구분될 수 있으나, 이에 대한 명확한 구분은 사실상 어려우며, 실제 구현상 혼용이 가능한 관계로 본 명세서에서 사용된 에프피지에이는 씨피엘디를 포함한다.

에프피지에이를 이용한 설계 검증 에뮬레이션에 관한 기술은 미합중국 특허 제5,884,066호, 제5,841,967호, 및 제5,329,470호에 상술되어 있다.

그런데, 종래 기술에 따른 전자 회로 설계 검증 시스템은 설계된 회로를 컴퓨터로부터 다운 로딩하여 검증 대상 회로를 구성(configure)하기 위한 타켓 에프피지에이(target FPGA) 만을 구비하고 있으므로, 다양한 방식의 회로 검증 에뮬레이션을 수행하는데 어려움이 있어 왔다.즉, 기존의 검증 장비들은 타겟 에프피지에이 및 타겟 에프피지에이에 회로를 다운 로딩하기 위한 접속 수단과 더불어 사용자가 설계한 회로의 동작을 제어하거나 동작 상태를 가시적으로 확인할 수 있도록 스위치(switch)나 LCD 또는 LED와 같은 디스플레이(display) 수단들이 장착되어 있는 것이 보통이며, 경우에 따라서는 마이콤 등과 같은 프로세서 또는 메모리 장치 및 VGA, P/S 등과 같은 외부 인터페이스용 커넥터 등이 함께 장착되기도 한다.그러나 이들의 구성 방법은 회로 검증용 에프피지에이 즉, 타겟 에프피지에이의 임의의 핀과 상기 구성 요소들을 PCB 패턴(pattern) 등을 통해 단순 연결하는 수준에 머물러 있기 때문에 간편하게 회로를 검증하기에는 여러모로 제약이 따르며, 원활한 검증을 위해서는 로직 어널라이저와 같은 별도의 장비에 의존해야 하는 것이 일반적이다.

또한, 종래 기술에 따른 전자 회로 설계 검증 시스템은 회로를 구성 (configure)하기 위한 타겟 에프피지에이의 용량을 증가시키기 위한 목적 또는 업그레이드시키기 위한 목적에서 상기 에프피지에이를 교체하고자 할 경우, 검증용 주기판을 교환하여야 하는 문제점이 발생한다.

즉, 컴퓨터로부터 다운 로딩(download)되어 회로가 형성(configure)되는 에프피지에이의 경우 칩 용량(게이트의 개수)과 핀 수에 있어서 매우 다양한 형태의 제품들이 공급되고 있으며, 검증하고자 하는 회로의 특성에 따라 적절한 에프피지에이를 선택하여 에뮬레이션을 수행할 필요가 있다.

그러나, 종래 기술에 따른 소켓(socket)을 사용하는 경우, 사용하고자 하는 에프피지에이의 핀 수가 84개를 초과하는 경우 소켓 가격이 매우 비싸지는 문제가 발생하며, 이를 제외하더라도 에프피지에이 교체와 관련하여 주변 회로에 약간의 수정이 필요한 경우에도 결국 검증용 보드 주기판 자체를 모델 변경하여야 하는 불편함이 발생하게 된다.

따라서, 종래 기술에 따른 소켓 방식은 물리적 한계를 지니고 있으며, 특히 소켓 핀수와 다른 에프피지에이의 장착은 불가능하다. 더욱이, 종래 기술에 따른 솔더링(soldering) 기술의 경우에는 한 번 장착한 반도체 칩을 교체하는 작업이 용이하지 아니하므로, 교체 과정에서 보드 망실의 가능성이 매우 높다.

따라서, 본 발명의 제1 목적은 에프피지에이 및 마이크로 컴퓨터, 그리고 메모리 장치를 유기적으로 조합하여 구비한 회로 검증 장치 및 방법을 제공하는데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 구성할 검증 대상 회로와 마이크로 컴퓨터 구동을 위한 소프트웨어를 한 개의 컴퓨터 인터페이스를 통하여 다운 로딩할 수 있는 회로 검증 장치 및 방법을 제공하는데 있다.

본 발명의 제3 목적은 상기 제1 목적에 부가하여, 검증 대상 회로가 구성된 에프피지에이에 인가할 콘트롤 신호 또는 스티뮬러스(stimulus) 신호 및 마이크로컴퓨터 제어 신호를 컴퓨터에서 구동되는 소프트웨어 상에서 제어할 수 있는 회로 검증 장치 및 방법을 제공하는데 있다.

본 발명의 제4 목적은 상기 제1 목적에 부가하여, 검증 대상 회로가 구성된 에프피지에이 및 마이크로 컴퓨터의 동작 상태를 컴퓨터 모니터 상에서 제어 및 관찰할 수 있는 회로 검증 장치 및 방법을 제공하는데 있다.

본 발명의 제5 목적은 상기 제1 목적에 부가하여, 다양한 종류의 용량과 핀 수를 구비한 비호환 에프피지에이 칩을 단일검증용 보드 주기판에서 사용할 수 있는 회로 검증 장치 및 방법을 제공하는데 있다.

제1도는 본 발명에 의한 전자회로 설계검증장치의 구성을 보인 블록도.

제2도는 본 발명의 제1 실시예에 따른 회로 검증장치의 구성을 나타낸 블록도.

제3도는 본 발명의 제2 실시예에 따른 회로 검증 장치의 구성을 나타낸 블록도.

제4도는 본 발명의 실시예에 따라 구현된 회로 검증 장치의 제어용 에프피지에이에 있어서 제어 신호 및 상태 신호의 작용을 나타낸 도면.

제5도는 본 발명의 실시예에 따라 구현된 회로 검증 장치의 제어용 에프피지에이에 있어서 클럭 신호의 작용을 나타낸 도면.제6도는 본 발명의 제3 실시예에 따른 회로 검증 장치를 나타낸 도면.

＜도면의 주요부분에 대한 부호의 설명＞

1 : 회로 검증용 에프피지에이

2 : 마이크로 컴퓨터

3 : 메모리 장치

4 : 제어용 에프피지에이

5 : 컴퓨터 인터페이스용 커넥터

6 : 클럭 발생 장치7 : 접속 수단8 : 회로설계 검증용 주변회로

10 : 컴퓨터 인터페이스 신호

11 : 제어용 에프피지에이 어드레스 버스 신호

12 : 제어용 에프피지에이 데이터 버스 신호

13 : 회로 구성 신호

14 : 회로 구성 확장 신호

15 : 메모리 어드레스 버스 신호

16 : 메모리 데이터 버스 신호

20 : 마이크로 컴퓨터 어드레스 버스 신호

21 : 마이크로 컴퓨터 데이터 버스 입력 신호

22 : 마이크로 컴퓨터 회로 구성 회로

30 : 회로 검증용 에프피지에이 관련 제어 신호

31 : 회로 검증용 에프피지에이 관련 상태 신호

32 : 보드 관련 제어 신호

33 : 보드 관련 상태 신호

34 : 마이크로 컴퓨터 관련 제어 신호

35 : 마이크로 컴퓨터 관련 상태신호

36 : 핀 헤더 타입 커넥터

37 : 신호연결용 케이블

40 : 클럭 입력 신호

41 : 회로 검증용 에프피지에이용 클럭 신호

42 : 보드 클럭 신호

43 : 마이크로 컴퓨터용 클럭 신호

100 : 단일 스텝 데이터

101 : 멀티 스텝 데이터

102 : 콘트롤 데이터

103 : 스테이터스 데이터

152 : 에프피지에이 선택 보드

154 : 커넥터

상기 목적을 달성하기 위하여, 본 발명은 PC 등 컴퓨터 프로그램을 이용하여 설계된 회로를 케이블을 통해 에프피지에이에 다운 로딩하여 설계된 회로의 실제 동작을 검증하기 위한 에뮬레이션 장치에 있어서, 사용자가 컴퓨터 프로그램을 통해 설계한 회로가 실제로 사용자가 원래 의도한 대로 동작하는지 여부를 검증할 수 있도록, 사용자가 설계한 회로와 기능적으로 동일한 역할을 수행하는 하드웨어를 반복적으로 구현할 수 있도록 만들어진 SRAM 또는 플래쉬 메모리(Flash Memory) 방식의 회로 검증용 에프피지에이와;

회로 검증용 에프피지에이내에 사용자가 설계한 회로와 동일한 기능의 하드웨어가 구성되도록 하거나, 프로세어용 프로그램과 데이터를 읽어 이를 수행하고 필요에 따라 새로 만들어진 데이터를 저장하거나 기존의 데이터를 수정, 저장하는 마이크로 컴퓨터와;상기 마이크로 컴퓨터로부터 전달받은 상기 회로 검증용 에프피지에이를 위한 회로 구성 데이터, 또는 상기 마이크로 컴퓨터를 위한 프로그램과 데이터, 또는 상기 회로 검증용 에프피지에이가 회로 검증을 위한 동작 상태에서 필요로 하는 데이터 중 어느 하나 또는 이들의 조합을 저장하는 메모리 장치와;상기 컴퓨터로부터 회로 검증용 에프피지에이를 위한 회로 구성 데이터를 전달받고, 마이크로 컴퓨터를 위한 프로그램 및 데이터를 전달받거나, 또는 상기 회로 검증용 에프피지에이나 마이크로 컴퓨터의 동작을 제어하기 위한 데이터나 신호를 전달받거나, 상기 회로 검증용 에프피지에이나 마이크로 컴퓨터의 동작 상태를 나타내는 데이터나 신호를 상기 컴퓨터에 전달하는 접속 수단과;상기 컴퓨터로부터 전달되는 데이터나 신호를 상기 접속 수단에 전달하고, 상기 접속 수단으로부터 전달되는 데이터나 신호를 상기 컴퓨터로 전달하는 케이블과;상기 컴퓨터로부터 케이블과 상기 접속 수단을 통해 전달받은 상기 회로 검증용 에프피지에이에 대한 회로 구성 데이터를 상기 회로 검증용 에프피지에이에 전달하여 에프피지에이내에 전자 회로를 하드웨어적으로 구성토록 하거나, 상기 메모리 장치에 저장하여 상기 마이크로 컴퓨터로 하여금 이를 읽어 상기 회로 검증용 에프피지에이에 전달함으로써 검증용 에프피지에이 내부에 전자 회로를 하드웨어적으로 구성토록 하고, 상기 컴퓨터로부터 케이블과 상기 접속 수단을 통해 전달받은 상기 마이크로 컴퓨터용 프로그램과 데이터를 메모리 장치에 저장하거나, 상기 메모리 장치에 저장한 데이터를 읽어 상기 컴퓨터에 전달하거나, 상기 회로 검증용 에프피지에이와 상기 마이크로 컴퓨터를 제어하고, 사용자가 설계한 회로의 실제 동작 상태 확인을 위한 신호 또는 이에 상응하는 데이터를 검출하여 이를 상기 컴퓨터에 전달하거나 회로 동작 확인을 위해 필요한 테스트 패턴 신호 및 이에 상응하는 데이터를 상기 컴퓨터로부터 전달받아 이를 사용자가 선택한 신호선에 인가하는 제어용 에프피지에이를 포함하는 전자 회로 검증 장치를 제공한다.이하, 본 발명에 따른 전자 회로 검증 방법 및 장치를 첨부 도면 제1도 내지 제6도를 참조하여 상세히 설명한다.

제1도는 본 발명에 의한 전자회로 설계검증장치의 구성을 보인 블록도로서, 도면에 도시된 바와 같이 전자회로 설계검증장치는 접속 수단(7)과, 제어용 에프피지에이(FPGA)(4)와, 메모리 장치(3)와, 마이크로 컴퓨터(2)와, 회로 검증용 에프피지에이(FPGA)(1)와, 회로설계 검증용 주변회로(8)로 구성된다.

상기 접속 수단(7)은 컴퓨터 인터페이스와 상호 연결되어 컴퓨터상의 프로그램으로부터 각종 제어 명령과 데이터를 전달받고, 장비의 각 구성요소에서 필요로 하는 데이터를 전달하는 역할을 수행한다.

또한, 사용자가 PC 프로그램을 통해 효과적인 회로 설계 검증 작업을 수행할 수 있도록 필요로 하는 데이터를 수집하여 이를 PC 인터페이스를 통해 PC에 전달하는 역할을 수행한다.그리고, 상기 메모리 장치(3)는 회로 검증용 에프피지에이(1) 회로 구성 정보를 메모리 장치(2)에 임시 저장하며, 이후 마이크로 컴퓨터(2)로 하여금 이를 에프피지에이에 전달하여 회로를 구성토록 하고, 마이크로 컴퓨터(2)가 구동하는데 필요로 하는 프로그램과, 프로그램 수행에 필요로 하는 데이터를 저장하는 역할을 한다.상기 마이크로 컴퓨터(2)는 제어용 에프피지에이(4)를 통해 메모리 장치(3)에 저장된 회로 구성 정보를 읽어 이를 회로 검증용 에프피지에이(1)에 전달하여 에프피지에이(1) 내에 회로를 구성하도록 하고, 제어용 에프피지에이(4)를 통해 메모리 장치(3)에 저장된 마이크로 컴퓨터(2)용 프로그램과 데이터를 읽어 이를 수행하며, 필요에 따라 메모리 장치(3) 내에 새로 만들어진 데이터를 저장하거나 기존의 데이터를 수정, 저장하는 역할을 수행한다.또한, 상기 마이크로 컴퓨터(3)는 상기 회로 검증용 에프피지에이(1)의 동작을 검증하는데 필요한 신호를 생성하여 이를 상기 회로 검증용 에프피지에이(1)에 가하고 필요에 따라 상기 회로 검증용 에프피지에이(1)의 동작 상태를 확인할 수 있는 신호의 상태를 검출하여 이를 저장하는 것을 특징으로 한다.

상기 회로 검증용 에프피지에이(FPGA)(1)는 사용자가 PC 등 컴퓨터 프로그램을 통해 설계한 각종 회로를 에프피지에이 내부에 구성하고, 사용자가 회로 동작의 정상 여부를 시각적으로 확인할 수 있도록 디스플레이 하는 등의 역할을 한다.

상기 회로 검증용 에프피지에이(1)는 내부회로 구성 방법에 따라 SRAM 기반의 에프피지에이와 Anti-Fuse 방식 또는 플래시메모리 방식의 에프피지에이 등이 있다.

이중 SRAM 방식이나 플래시 메모리 방식의 에프피지에이는 Anti-Fuse 방식의 에프피지에이와 달리 에프피지에이 내에 회로 구성 정보를 쓰고 지우는 것이 자유롭기 때문에 서로 다른 다양한 회로를 하나의 에프피지에이 상에 구성하여 보는 것이 가능하다. 그러나 Anti-Fuse 방식의 경우 일단 한번 회로 구성이 완료되면 그 내용을 변경하는 것이 불가능하기 때문에 하나의 에프피지에이에 단 한번의 회로구성만이 가능하기 때문에 본 발명과 같이 회로 검증 및 교육용 장비와 관련된 회로 검증용 에프피지에이로는 사용되지 않는 것이 일반적이다.

또한 상기 회로 검증용 에프피지에이(1)의 경우 에프피지에이 고유의 특성상 임의의 회로 구성이 가능하기 때문에 사실상 거의 모든 종류의 시스템을 구현하여 보는 것이 가능하다.그러나 이를 위해서는 LCD나 Push 스위치 등 에프피지에이로는 그 특성상 구현하기 어려운 시스템 구성 요소들은 에프피지에이 주변에 별도로 실장하고, 에프피지에이와 이들 주변 소자들을 결선할 필요가 있다.이와 같이 회로 검증용 에프피지에이를 활용하여 다양한 회로 검증 작업을 수행하기 위해서는 검증용 에프피지에이(1) 주변에 다양한 주변 회로를 필요로 하게 되는데 도 1의 회로 설계 검증용 주변회로(8)가 이에 해당된다.

그런데 이러한 주변 회로의 구성 요소에 대한 제어나 인터페이스를 위한 논리 회로는 회로 검증용 에프피지에이(1)내에 구성하는 것이 일반적이기 때문에 이들 구성요소를 포함하는 회로는 매우 간단한 것으로 대개는 단순한 에프피지에이(1) 칩의 핀들과 주변 회로 소자의 단자들을 PCB 패턴 등을 통해 연결하는 수준에 지나지 않으며, 이러한 구성은 기존의 마이크로 컴퓨터 실습 장비 등과 동일하다.그리고, 상기 제어용 에프피지에이(4)는 상기 회로 검증용 에프피지에이(1)를 위한 회로 구성 데이터를 컴퓨터로부터 케이블과 접속 수단(7)을 통해 전달받아 이를 상기 회로 검증용 에프피지에이(1)에 전달하거나, 상기 회로 검증용 에프피지에이(1)를 위한 회로 구성 데이터를 컴퓨터로부터 상기 케이블과 접속 수단(7)을 통해 전달받아 이를 상기 메모리 장치(3)에 저장하여 상기 마이크로 컴퓨터(2)로 하여금 상기 회로 검증용 에프피지에이(1)에 전달하여 회로를 구성토록 하거나, 상기 마이크로 컴퓨터(2)를 위한 프로그램과 데이터를 상기 컴퓨터로부터 케이블과 접속 수단(7)을 통해 전달받아 메모리 장치(3)에 저장한다.

그리고, 상기 제어용 에프피지에이(4)는 상기 마이크로 컴퓨터(2) 또는 회로 검증용 에프피지에이(4)가 메모리 장치(3)에 저장한 데이터를 읽어 접속 수단(7)과 케이블을 통해 컴퓨터에 전달하거나, 상기 컴퓨터로부터 접속 수단(7)과 케이블을 통해 전달받은 명령에 따라 상기 회로 검증용 에프피지에이(1) 또는 마이크로 컴퓨터(2)를 제어하며, 또한 회로 검증용 에프피지에이(1) 또는 마이크로 컴퓨터(2)의 동작 상태를 확인하기 위한 신호 또는 데이터를 접속 수단(7)과 케이블을 통해 상기 컴퓨터에 전달할 수 있도록 한다. 즉, 상기 제어용 에프피지에이(4)는 상기 회로 검증용 에프피지에이(1) 및 마이크로 컴퓨터(2) 등에 테스트 패턴을 가하는 역할 또는 회로검증용 에프피지에이(1) 및 마이크로 컴퓨터(2), 각종 검증용 주변 회로의 동작을 PC 상에서 확인하기 위해 장비상의 신호 상태를 추출하여 PC 프로그램에 전달하는 역할 및 회로 검증용 에프피지에와 프로세서의 초기화 신호(reset 신호)제어, 회로 검증용 에프피지에이(1) 및 마이크로 컴퓨터(2)를 위한 클럭을 제어하는 역할, 회로 검증용 에프피지에이(1)의 회로 구성모드 관련 제어 등 장비의 전반적인 동작을 제어한다.상기 구성 및 동작을 좀 더 세부적으로 기술하면 다음과 같다.먼저 제2도는 본 발명의 제1 실시예에 따른 전자 회로 검증 장치를 나타낸 블럭도이다. 제2도를 참조하면, 검증용 보드 상에 사용자가 설계한 검증 대상 회로를 다운 로딩하여 각종 회로를 그 내부에 구성하는 회로 검증용 에프피지에이(1)와, 상기 컴퓨터와 검증용 보드를 연결하여 주는 통상의 케이블(프린터용 등)이 접속되는 인터페이스 커넥터(5)와, 보드의 회로 검증 작업을 전체적으로 제어하는 제어용 에프피지에이(4)와, 단순한 하드웨어적인 회로 검증 외에 소프트웨어와 결합된 시스템 차원의 회로 검증 작업 시에 필요한 마이크로 컴퓨터(2)와, 상기 마이크로 컴퓨터의 구동에 필요한 프로그램 또는 연산 데이터를 저장하기 위한 메모리 장치(3)로 구성되어 있다. 여기서 상기 인터페이스 커넥터(5)는 제1도의 접속 수단(7)과 사실상 동일한 것으로 접속 수단을 좀 더 구체화시켜 표현한 것이다. 또한 각 구성 요소에 대한 개별적인 역할은 이미 앞에서 나열하였기 때문에 제2도에 대한 설명 이후로는 각 구성 요소간의 상호 연동 방식에 초점을 맞추어 설명코자 한다.또한, 본 발명에 따른 회로 검증 장치는 사용되는 에프피지에이에 따라 클럭발생 장치가 별도로 필요할 수 있으며, 사용자의 다양한 회로 검증을 지원하기 위해 상기 메모리 장치(3) 이외에도 회로 검증용 에프피지에이(1)에만 직접 접속되어 있는 별도의 메모리 장치와, 사용자가 추가적으로 원하는 검증 회로 장착을 위하여 확장 보드 장착용 커넥터 등을 장착할 수 있다. 이는 앞서 언급한 회로설계 검증용 주변회로(8)에 해당한다.본 발명에 따른 회로 검증 방법은 두 단계로 구성되어 있다. 첫 단계는 회로 검증용 에프피지에이(1)와 마이크로 컴퓨터(2)가 동작하지 않는 상태에서 컴퓨터 프로그램을 통해 검증 대상 회로와, 마이크로 컴퓨터(2)를 위한 프로그램을 다운 로딩하는 단계이다. 이어서, 후속 단계로서 회로 검증용 에프피지에이(1)와 마이크로 컴퓨터(2)가 모두 정상 동작하는지 여부를 검증하는 회로 검증 단계가 구성된다.즉, 본 발명의 양호한 실시예에 따른 전자 회로 검증 방법을 제2도를 참조하여 상술하면 다음과 같다.일단 사용자가 컴퓨터 상에서 자기가 원하는 전자 회로 설계를 완료하고, 이에 관련된 마이크로 컴퓨터용 프로그램 작성을 완료하면, 이를 다운 로딩할 수 있는 파일 형태로 변환한다. 이어서, 다운 로딩을 위한 컴퓨터 소프트웨어를 설정하면 컴퓨터 소프트웨어는 변환된 파일 내부의 데이터를 통상의 다운 로드용 케이블을 통하여 검증용 보드 상의 제어용 에프피지에이(4)에 정해진 순서에 따라 다운로딩 한다.이 때에, 검증 대상 회로 데이터는 제어용 에프피지에이(4)에 의해 회로 검증용 에프피지에이(1)에 전달되고, 마이크로 컴퓨터(2)용 프로그램은 메모리 장치 (3)에 전달되도록 제어용 에프피지에이(4)가 콘트롤 한다.본 발명에 따른 특유의 구성 요소인 제어용 에프피지에이(4)는 종래 기술과 달리 회로 검증을 위한 사전 준비 단계에서, 검증 보드에 장착되어 있는 피롬 (PROM; programmable read only memory)을 이용하여 에프피지에이 내부에 제어 관련 회로를 전원 공급과 동시에 자동적으로 구성하는 것을 특징으로 한다.더욱이, 본 발명에 따른 회로 검증 장치는 일단 제어용 에프피지에이(4) 내에 컴퓨터 인터페이스 회로가 구성되면 EPP(enhanced paralled port) 또는 ECP(extended capabilities port)와 같은 양방향 고속 컴퓨터 인터페이스를 완벽하게 지원한다.따라서, 본 발명에 따른 회로 검증 장치는 검증용 에프피지에이(1)와 마이크로 컴퓨터(2)를 위한 프로그램을 안정적으로 빠른 시간 내에 다운 로딩할 수 있으며, 그 결과 종래 기술에 따른 검증 보드가 겪었던 컴퓨터 인터페이스 상의 호환성 문제를 해결한다. 또한, 본 발명에 따른 회로 검증 장치는 한 개의 다운 로딩 케이블을 통해서 검증 대상 회로를 구성할 수 있으며, 동시에 보드 제어를 가능하게 한다.다시 제2도를 참조하면, 컴퓨터 인터페이스 신호(10)를 통해 제어용 에프피지에이(4)에 전달된 데이터 가운데, 검증 회로데이터는 회로 구성 신호(13)를 통해서 회로 검증용 에프피지에이(1)에 전달된다. 또한, 마이크로 컴퓨터 프로그램과 같이 마이크로 컴퓨터(2) 및 회로 검증용 에프피지에이(1)가 동작하기 위하여 필요한 데이터들은 메모리 장치(3)와 연결된 제어용 에프피지에이 어드레스 버스 신호 (11)와 제어용 에프피지에이 데이터 버스 신호(12)를 통하여 메모리 장치(3)에 저장되도록 보드를 제어한다.이 때에, 회로 검증용 에프피지에이(1)가 회로 구성을 완료하였는지 아니면 구성 중에 에러가 발생하였는지 여부는 회로 검증용 에프피지에이(1)로부터 출력되는 상태 표시 신호(status signal)를 통해 제어용 에프피지에이(4)가 확인한다.또한, 제어용 에프피지에이(4)는 상태 표시 신호를 컴퓨터 인터페이스 신호 (10)를 통해 컴퓨터에 전달함으로써, 사용자는 컴퓨터 화면을 통하여 회로 구성 진행 상태를 모니터 할 수 있다. 또한, 검증 보드 내에 하나의 검증용 에프피지에이가 아닌 복수의 검증용 에프피지에이가 데이지 체인(daisy chain) 방식으로 연결하고자 할 경우에는, 회로 구성 확장 신호(14)를 통해 복수 개의 에프피지에이 회로를 구성할 수 있다.

또한, 본 발명의 양호한 실시예에 따른 회로 검증 장치는 검증을 위한 사전 준비 단계가 완료되면, 제2도에 점선으로 표시한 바와 같이, 메모리 장치(3)와 회로 검증용 에프피지에이(1) 및 마이크로 컴퓨터(2) 사이에 정상적인 동작을 위해 필요한 어드레스 및 데이터 버스 관계가 성립되도록 제어용 에프피지에이(4)에 관련된 신호(11, 12)는 상기 버스 상에 영향을 주지 않도록 플로팅(floating)되고, 메모리 어드레스 버스 신호(15)와 메모리 데이터 버스 신호(16)는 마이크로 컴퓨터(12)에 의해 제어된다.

물론, 회로 검증을 위한 사전 준비 단계에서는 메모리 장치(3)의 어드레스 버스 신호와, 데이터 버스 신호 제어를 위한 제어용 에프피지에이 어드레스 버스 신호(11)와, 제어용 에프피지에이 데이터 버스 신호(12)를 통해 제어용 에프피지에이(4)는 해당 어드레스와 데이터를 출력하고, 메모리 장치(3)에 데이터를 저장하는데 필요한 메모리 제어 신호를 출력한다.

한편, 회로 검증 단계에서는 메모리 선택, 독출(read), 기입(write) 신호 등이 마이크로 컴퓨터(2)에 의해 제어된다. 즉, 회로 검증을 위한 사전 단계에서는 제어용 에프피지에이(4)가 제어하지만, 회로 검증 단계에서는 검증 보드의 메모리 장치(3) 관련 제어권이 마이크로 컴퓨터(2)에게로 넘어가게 된다.

또한, 상기 메모리 어드레스 버스 신호(15)와 메모리 데이터 버스 신호(16)는 제어용 에프피지에이 어드레스 버스 신호(11) 및 제어용 에프피지에이 데이터 버스 신호(12)와 각각 연결되어 있는 동일 신호로 볼 수 있으나, 그 연결 방법과 제어 방법은 다수 존재할 수 있으며, 본 명세서에서는 본 발명의 사상을 쉽게 설명하기 위하여 편의상 구분하여 놓았다.

제3도는 본 발명의 제2 실시예에 따른 회로 검증 장치 및 기술을 나타낸 도면으로서, 전술한 제1 실시예와 달리 마이크로 컴퓨터(2)를 이용하여 회로 검증용 에프피지에이에 회로를 구성하는 것을 요지로 하고 있다.

본 발명의 제2 실시예에 따른 회로 검증 방법은 회로 검증용 에프피지에이 (1)가 정상 동작하기 전에 마이크로 컴퓨터(2)가 회로 검증용 에프피지에이(1) 내에 회로를 구성할 수 있도록, 컴퓨터로부터 검증 대상 회로에 대한 회로 구성 데이터가 컴퓨터 인터페이스 신호(10)를 통해 제어용 에프피지에이(4)에 전달된다.

이어서, 제어용 에프피지에이(4)는 이를 메모리 장치(3)에 입력시키게 되는데, 이 때에 회로 검증용 에프피지에이(1)의 회로 구성에 관련된 마이크로 컴퓨터 프로그램도 함께 입력할 수 있다. 또한, 마이크로 컴퓨터에 접속된 피롬(PROM)에 검증용 에프피지에이의 회로 구성과 관련된 프로그램을 미리 저장하여 둘 수 있다.

이와 같이, 회로 구성 데이터와 회로 구성에 관련된 마이크로 컴퓨터 프로그램이 준비되면, 제어용 에프피지에이(4)는 마이크로 컴퓨터(2)를 구동시킴으로써 마이크로 컴퓨터는 회로 구성 신호(22)를 통해 회로 검증용 에프피지에이(1) 내부에 회로를 구성되게 한다. 이와 같이, 회로 구성을 위한 사전 준비 단계가 완료되면, 회로 검증용 에프피지에이(1)와 마이크로 컴퓨터(2)의 리셋 상태가 제어용 에프피지에이(4)에 의해 해제되면서, 보드는 정상 동작하기 시작한다.제4도는 본 발명에 따른 제어용 에프피지에이를 통한 제어 신호 및 상태 신호의 작용을 설명하는 도면이다.즉, 본 발명에 따른 양호한 실시예로서, 사용자는 컴퓨터 상에서 구동되고 있는 소프트웨어를 통해서 회로 검증용 에프피지에이에 전기 신호를 인가할 수 있다. 즉, 케이블과 컴퓨터 인터페이스용 커넥터(5), 컴퓨터 인터페이스 신호(10)를 통해 제어용 에프피지에이(4)에 전달된 데이터를 제어용 에프피지에이(4) 내에 마련된 해당 레지스터에 저장한다.

이어서, 저장된 데이터는 다른 값으로 변환되거나 제어 기능을 해제하기 전까지 저장된 데이터에 해당되는 전기 신호를 회로 검증용 에프피지에이 제어 신호 (30)를 통해 지속적으로 회로 검증용 에프피지에이(1)에 인가한다. 한편, 회로 검증용 에프피지에이(1) 내외부의 특정 신호 상태를 알고자 할 경우, 컴퓨터 상에서 구동되고 있는 소프트웨어를 통하여 원하는 신호의 상태를 확인할 수 있으며, 이를 위해 제어용 에프피지에이(4)는 회로 검증용 에프피지에이 상태 신호(31)를 컴퓨터 인터페이스 신호(10)에 실어 준다.

제4도를 참조하면, 본 발명에 따른 회로 검증 방법은 회로 검증용 에프피지에이(1) 외에 마이크로 컴퓨터(12) 또는 보드상의 다른 장치를 전술한 방식으로 모니터 할 수 있음을 보여주고 있다. 즉, 제4도에는 보드 관련 제어 신호(32)와 보드관련 상태 신호(33)와, 마이크로 컴퓨터 관련 제어 신호(34)와, 마이크로 컴퓨터 관련 상태 신호(35)가 도시되어 있다.

이 때에, 제어용 에프피지에이(4)는 반드시 피씨비(PCB; printed circuit board) 상에 미리 설계된 특정 신호에 대한 제어 또는 상태 확인만이 가능한 것이 아니라, 제4도에 도시한 핀 헤더 타입(pin header type) 커넥터(36)와 이를 연결하는 케이블, 즉 신호 연결용 케이블(37)을 이용하여 사용자가 원하는 임의의 신호에 대한 제어 또는 상태 확인이 가능하도록 설계할 수 있다.

본 발명에 따른 양호한 실시예로서, 제어용 에프피지에이(4)의 내부 또는 외부에 별도의 FIFO(first in first out)와 같은 형태 또는 일반 램(RAM)을 장착하여, 확인하고자 하는 상태 신호의 변화를 임의의 기준 신호에 맞추어 임시 저장하여두었다가 컴퓨터 전송하는 방식을 사용할 수 있다.

이러한 경우, 컴퓨터 인터페이스 관련 데이터 전송 속도 상의 제한을 상위하는 속도로 상태 신호의 변화를 저장하여 둘 수 있기 때문에, 고속으로 동작하는 회로의 동작 상태를 확인할 수 있다. 또한, FIFO 등을 활용할 경우 제어 신호도 고속으로 인가하는 것이 가능하다.

제5도는 본 발명의 양호한 실시예에 따라, 제어용 에프피지에이를 통한 클럭 신호의 작용을 설명한 도면이다.

제5도를 참조하면, 본 발명에 따른 회로 검증 장치는 회로 검증 보드 내의 각 장치들이 필요로 하는 클럭을 제어용 에프피지에이가 공급하는 것을 특징으로 하고 있다. 이 때에, 사용자는 컴퓨터 상에서 구동되는 소프트웨어를 통하여 제어용 에프피지에이(4) 내에 있는 해당 레지스터에 원하는 클럭 주파수와 관련된 값들을 입력시킨다.

즉, 또한, 본 발명에 따른 제어용 에프피지에이(4)는 상기 전자 회로 검증 장치를 구성하는 다수의 장치들이 필요로 하는 다수의 클럭 신호를 상기 컴퓨터 소프트웨어를 통하여 사용자의 선택에 따라 각각 다르게 분배할 수 있도록 제어할 수 있다.그 결과, 제어용 에프피지에이(4)는 외부의 클럭 생성 장치(6)로부터의 클럭 입력 신호(40)를 이용하거나, 제어용 에프피지에이(4) 내부의 자체 클럭을 이용하여 회로 검증용 클럭 신호(41) 등 보드 상에 필요한 클럭 신호를 공급한다. 제어용 에프피지에이(4)가 공급하는 클럭 신호로서 보드 클럭 신호(42) 및 마이크로 컴퓨터용 클럭 신호(43)를 제5도에 도시하였다.

본 발명에 따른 양호한 실시예로서, 사용자는 컴퓨터 상에서 컴퓨터 소프트웨어를 사용하여 단일 스텝으로 스티뮬러스 신호를 인가함으로써 회로를 검증할 수 있다. 본 발명에 따른 또 다른 양호한 실시예로서, 사용자는 콘트롤 신호를 다수 개의 스텝으로 구성한 스티뮬러스 신호를 인위적으로 인가할 수도 있다.

이 때에, 사용자는 인가하고자 하는 스티뮬러스 신호를 마우스를 클릭하여 직접 인가하거나, 테이블을 구성하여 입력하거나, 파형 편집기를 이용하여 입력할 수도 있다. 또한, 회로 검증 장치에 인가된 스티뮬러스 신호에 대한 응답 신호는 접속 케이블을 통하여 사용자의 컴퓨터에 테이블 형태 또는 파형 형태로 디스플레이 될 수 있다.

이와 같이, 사용자는 회로 검증용 보드에 콘트롤 입력 신호를 단일 스텝 또는 멀티 스텝 방식으로 입력할 수 있으며, 그 응답 결과를 직접 화면에서 모니터 할 수 있다. 또한, 본 발명에 따른 회로 검증 방법은 스티뮬러스 신호를 테이블 형태로 작성할 때에 사용자가 컴퓨터 상에서 그래픽 에디터를 사용하여 작성할 수 있으며, 작성된 스티뮬러스 신호를 CMD 파일 포맷으로 변환하여 저장할 수 있다. 또한, 상기 CMD 파일은 테이블 또는 파형 형태로의 변환이 가능하다.본 발명에 따른 회로 검증 방법은 컴퓨터 상에서 JTAG 1149.1 표준의 TDI, TDO, TCK, TMS, TRST 신호를 이용하여 프로빙을 할 수 있는 수단을 포함한다.

본 발명에 따른 회로 검증 장치의 접속 수단은 컴퓨터의 병렬 포트 방식, 직렬 포트 방식, USB(Universal Serial Bus) 인터페이스 방식, IEEE 1394 인터페이스 방식, PCMCIA방식, 별도의 PC 선택 카드 접속 방식 중 어느 하나 또는 이들의 조합을 이용하여 상기 컴퓨터와 인터페이스 하는 컴퓨터 인터페이스용 커넥터를 사용할 수 있다.

또한, 본 발명의 양호한 실시예로서 전자 회로 검증 장치는 디지틀 신호 처리부(DSP; digital signal processor)를 포함할 수 있다.제6도는 본 발명의 제3 실시예에 따른 회로 검증 장치를 나타낸 도면이다. 제6도를 참조하면, 회로 검증용 주기판(151)과, 검증용 보드 주기판(151)과 에프피지에이 선택 보드(152)에 각각 장착된 커넥터(154)와, 에프피지에이 선택 보드(152)와, 에프피지에이 선택 보드(152)에 장착된 에프피지에이(153)가 도시되어 있다.

여기서, 검증용 보드 주기판(151)에는 회로 검증에 필요한 각종 주변 디스플레이 장치들을 내장하고 있어서 회로 검증 시에 검증 대상 회로의 정상 동작 여부를 확인할 수 있는 수단을 제공한다. 또한, 검증용 보드 주기판(151)에는 회로 검증에 필요한 주변 디스플레이 장치 등의 테스트를 위한 별도의 선택 보드를 장착할 수 있도록 설계할 수 있다.

검증용 보드 주기판(151)과 에프피지에이 선택 보드(152)에 있는 커넥터는 검증용 보드 주기판(151)과 에프피지에이 선택보드(152) 상의 전기 신호를 연결하기 위한 것이다. 또는 전술한 커넥터는 에프피지에이 입출력 신호를 오실로스코프 등을 통해 확인하고자 할 경우, 커넥터(154)의 핀 헤더를 이용하여 확인할 수 있는 수단을 제공한다. 본 발명에 따른 바람직한 실시예로서, 상기 핀 헤더는 프레스 휘트(press fit)타입의 핀으로 사용될 수 있다.

또한, 에프피지에이 선택 보드(152)는 다양한 종류의 에프피지에이, 즉 용량과 핀 수가 다른 에프피지에이를 전술한 커넥터 사양과 호환이 되도록 하기 위하여, 에프피지에이 종류에 따라 약간씩 변형된 회로가 구현된 인쇄 회로 기판을 사용함으로써 다양한 형태의 에프피지에이를 지원할 수 있다.

본 발명에 따른 전자 회로 검증 장치를 구성하는 컴퓨터 인터페이스용 케이블은 제어용 에프피지에이를 통하지 않고 직접회로 검증용 에프피지에이를 구성하기 위한 수단과, 검증 회로의 동작을 디버깅(debugging)할 수 있는 수단, 클럭 발생수단을 구비할 수 있다. 또한, 본 발명에 따른 전자 회로 검증 장치의 케이블은 회로 검증용 에프피지에이로 전송하기 위한 다운 로딩 신호선과 구성 회로를 검증하기 위한 프로빙(probing) 신호선을 별도로 구비할 수 있다.

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.

상기와 같이 본 발명에 따른 회로 검증 장치 및 방법은 제어용 에프피지에이를 별도로 구비하고 있으므로, 컴퓨터와의 인터페이스 호환성이 뛰어나고, 안정적으로 양방향 컴퓨터 인터페이스가 가능하다. 또한, 기존의 기술과 같이 사용자의 시각이나 청각 등에 의존한 회로 검증 차원을 넘어 임의의 테스트 패턴을 가하고, 회로 동작과 관련된 신호의 상태를 추출하여 이를 PC 프로그램을 통해 검증하는 것과 관련된 기술을 제공한다. 이를 통해 사용자는 회로 검증의 결과를 모니터 등에 디스플레이 하여 확인하는 것 이외에 프린터를 통해 출력하여 보고, 이를 보관할 수 있으며, 특히 교육의 목적에 있어서는 실험 실습의 결과로서 보고서 제출시 중요한 자료로 활용할 수 있는 효과를 가져온다. 물론 이를 파일로 저장하는 것 또한 가능하다.

또한, 본 발명에 따른 회로 검증 장치 및 방법은 검증 보드 동작의 확인을 위하여, 사용자가 선택한 신호의 상태 변화를 컴퓨터 모니터 상에 표시할 수 있도록 지원함으로써, 오실로스코프 또는 로직 애널라이저와 같은 별도의 테스트 장비의 사용이 필요하지 않은 장점이 있다.또한, 컴퓨터 소프트웨어를 통해 일련의 테스트 패턴 작성하고 이를 회로 검증 장치에 가하는 것이 가능하기 때문에 테스트 패턴 제너레이터와 같은 장비를 별도로 운영해야 하는 불편을 해소할 수 있다.또한, 단순히 별도의 로직 어널라이저나 테스트 패턴 제너레이터의 기능을 대체하기 보다는 두 가지 기능을 유기적으로 통합 지원하기 때문에 효과적인 회로 설계 검증이 가능하며 이를 위해 다양하고 간편한 에뮬레이션 방식을 제공한다.즉, 회로 검증용 에프피지에이의 동작과 관계없이 컴퓨터 소프트웨어의 제어에 따라 검증용 보드를 원격 제어하고, 동작 상태를 컴퓨터 상에서 모니터링 하게 되므로, 디지털 회로를 손쉽게 검증할 수 있다.나아가 본 발명의 경우 기존의 설계 검증 장비와 달리 컴퓨터 소프트웨어를 통한 간단한 조작을 통해 디지털 회로 설계는 물론 마이크로 컴퓨터와 같은 프로세서 등이 연계된 시스템 차원의 설계 검증이 가능하다는 점 또한 특징이다.또한, 본 발명에 따른 전자 회로 검증 장치 및 방법은 검증용 에프피지에이 회로 구성을 위한 다운 로딩 작업과, 마이크로 컴퓨터 프로그램 다운 로딩 작업과, 검증용 에프피지에이에 대한 제어와 동작 상태 확인을 하나의 컴퓨터 인터페이스케이블을 통하여 컴퓨터 소프트웨어 상에 수행하므로, 검증 장치 보드가 간단하고 사용자가 컴퓨터 상에 원격으로 스티뮬러스 및 클럭 신호를 제어할 수 있는 장점이 있다.또한, 본 발명에 따른 회로 검증 장치 및 방법은 다양한 종류의 에프피지에이 칩 사용을 위하여, 또는 업그레이드 된 고성능 에프피지에이 칩을 사용하기 위하여, 검증용 주기판을 교체하지 아니하고도 간단히 에프피지에이 선택 보드를 교환함으로써 검증 장치 시스템을 개조할 수 있으므로 경제적 손실을 최소화할 수 있는 효과적인 방법을 제공한다.

또한, 본 발명에 따른 회로 검증 장치 및 방법은 회로 검증 보드의 특성상 자주 발생하는 보드의 망실이 발생한 경우에도 본 발명에 따른 에프피지에이 방식의 경우 용이하게 새 것을 교체하는 것이 가능하다. 또한, 본 발명에 따른 회로 검증장치 및 방법은 에프피지에이 선택 보드를 커넥터를 통해 주기판에 연결함에 있어, 핀 헤더 부분을 인쇄 회로 기판 위로 돌출 시킴으로써 회로 검증 단계에서 오실로스코프 등을 이용하여 검증할 수 있는 단자를 제공하는 장점이 있다.

Claims

사용자가 컴퓨터 프로그램을 통해 설계한 회로가 실제로 사용자가 원래 의도한 대로 동작하는지 여부를 검증할 수 있도록, 사용자가 설계한 회로와 기능적으로 동일한 역할을 수행하는 하드웨어를 반복적으로 구현할 수 있도록 만들어진 회로 검증용 에프피지에이를 포함하는 에뮬레이션 장치에 있어서,

상기 회로 검증용 에프피지에이내에 사용자가 설계한 회로와 동일한 기능의 하드웨어가 구성되도록 하거나, 프로세어용 프로그램과 데이터를 읽어 이를 수행하는 마이크로 컴퓨터와;

상기 컴퓨터로부터 전달받은 상기 회로 검증용 에프피지에이를 위한 회로 구성 데이터, 상기 마이크로 컴퓨터를 위한 프로그램과 데이터, 상기 회로 검증용 에프피지에이가 회로 검증을 위한 동작 상태에서 필요로 하는 데이터 중 어느 하나 또는 이들의 조합을 저장하는 메모리 장치와;

상기 컴퓨터로부터 회로 검증용 에프피지에이를 위한 회로 구성 데이터를 전달받고, 마이크로 컴퓨터를 위한 프로그램 및 데이터를 전달받거나, 상기 회로 검증용 에프피지에이나 상기 마이크로 컴퓨터의 동작을 제어하기 위한 데이터나 신호를 전달받으며, 상기 회로 검증용 에프피지에이나 상기 마이크로 컴퓨터의 동작 상태를 나타내는 데이터 및 신호를 상기 컴퓨터에 전달하는 접속 수단과;

상기 컴퓨터로부터 전달되는 데이터나 신호를 상기 접속 수단에 전달하고, 상기 접속 수단으로부터 전달되는 데이터나 신호를 상기 컴퓨터로 전달하는 케이블과;

상기 컴퓨터로부터 상기 케이블과 상기 접속 수단을 통해 전달받은 회로 구성 데이터를 상기 회로 검증용 에프피지에이에 전달하여 에프피지에이 내에 전자 회로를 하드웨어적으로 구성토록 하고, 상기 컴퓨터로부터 상기 케이블과 상기 접속 수단을 통해 전달받은 상기 마이크로 컴퓨터용 프로그램과 데이터를 상기 메모리 장치에 저장토록 하거나, 상기 회로 검증용 에프피지에이와 상기 마이크로 컴퓨터를 제어하고, 사용자가 설계한 회로의 실제 동작 상태 확인을 위한 신호 및 이에 상응하는 데이터를 검출하여 이를 상기 접속 수단과 상기 케이블을 통해 상기 컴퓨터에 전달하는 제어용 에프피지에이를 포함하는 전자 회로 검증 장치.
제1항에 있어서, 상기 제어용 에프피지에이는 상기 컴퓨터로부터 상기 회로 검증용 에프피지에이에 대한 회로 구성 데이터와 상기 마이크로 컴퓨터용 프로그램과 데이터를 전달받아 상기 회로 검증용 에프피지에이에 전자 회로를 하드웨어적으로 구성하고, 상기 메모리 장치에 상기 마이크로 컴퓨터용 프로그램과 데이터를 저장한 후, 상기 사용자가 설계한 회로의 검증을 위하여 상기 회로 검증용 에프피지에이와 상기 마이크로 컴퓨터의 리셋을 해제하여 회로 검증이 가능하도록 상기 전자 회로 검증 장치를 동작시키고, 상기 컴퓨터에 내장된 소프트웨어를 통해 상기 사용자가 지시하는 제어 동작과 상태 확인 역할을 수행하는 것을 특징으로 하는 전자 회로 검증 장치.
제1항에 있어서, 상기 접속 수단은 컴퓨터로부터 상기 전자 회로를 다운 로딩하기 위한 위하여 컴퓨터의 병렬 포트 방식, 직렬 포트 방식, 유에스비(USB: Universal Serial Bus) 인터페이스 방식, IEEE 1394 인터페이스 방식, 피씨엠씨아이에이(PCMCIA) 방식, 별도의 PC 선택 카드 접속 방식 중 어느 하나 또는 이들의 조합을 이용하여 상기 컴퓨터와 인터페이스 하는 컴퓨터 인터페이스용 커넥터를 포함하는 전자 회로 검증 장치.
삭제
제1항에 있어서, 상기 제어용 에프피지에이는 상기 마이크로 컴퓨터에 연결된 메모리 장치에 회로 구성 데이터를 전달하고, 상기 마이크로 컴퓨터로 하여금 상기 메모리 장치에 저장된 상기 회로 구성 데이터를 이용하여 상기 회로 검증용 에프피지에이에 회로를 구성하도록 제어하는 것을 특징으로 하는 전자 회로 검증 장치.
제1항에 있어서, 상기 제어용 에프피지에이는 내부에 FIFO를 구비하고, 상기 전자 회로 검증 장치의 동작 상태를 확인하기 위하여 선택된 신호선의 상태 변화를상기 FIFO에 기록하는 것을 특징으로 하는 전자 회로 검증 장치.
제1항에 있어서, 상기 제어용 에프피지에이는 외부에 데이터 기록 저장 장치를 구비하고, 상기 전자 회로 검증 장치의 동작 상태를 확인하기 위하여 선택된 신호선의 상태 변화를 상기 데이터 기록 저장 장치에 기록하는 것을 특징으로 하는 전자 회로 검증 장치.
제1항에 있어서, 상기 제어용 에프피지에이는 상기 전자 회로 검증 장치를 구성하는 다수의 장치들이 필요로 하는 다수의 클럭 신호를 상기 컴퓨터 소프트웨어를 통하여 상기 제어용 에프피지에이내에 마련된 레지스터에 관련 값을 설정함으로써 사용자의 선택에 따라 각각 다르게 분배할 수 있도록 제어하는 것을 특징으로 하는 전자 회로 검증 장치.
삭제
제1항에 있어서, 상기 전자 회로 검증 장치는 디지틀 신호 처리부(DSP)를 더 포함하는 전자 회로 검증 장치.
제1항에 있어서, 상기 케이블은 상기 제어용 에프피지에이를 통하지 않고 집적 회로 검증용 에프피지에이를 구성하기 위한 수단을 포함하는 전자 회로 검증 장치.
제1항에 있어서, 상기 케이블은 검증 회로의 정상 동작 여부를 디버깅할 수 있는 수단을 구비하는 것을 특징으로 하는 전자 회로 검증 장치.
제1항에 있어서, 상기 케이블은 클럭 발생 수단을 구비하는 것을 특징으로 하는 전자 회로 검증 장치
제1항에 있어서, 상기 케이블은 상기 컴퓨터로부터 상기 회로 검증용 에프피지에이에 상기 전자 회로를 구성하기 위한 다운 로드 신호선과 상기 에프피지에이에 구성된 회로를 검증하기 위한 프로빙 신호선을 별도로 구비하는 것을 특징으로 하는 전자 회로 검증 장치.
제1항에 있어서, 상기 제어용 에프피지에이는 상기 마이크로 컴퓨터의 명령어 주소를 모니터하고, 이를 상기 컴퓨터에 전달함으로써, 상기 컴퓨터상의 컴퓨터 소프트웨어에서 프로그램 실행 과정을 트레이싱 하는 것을 특징으로 하는 전자 회로 검증 장치.
삭제
PC 등 컴퓨터 프로그램을 이용하여 설계된 회로를, 케이블을 통해 에프피지에이에 다운 로딩하여, 설계된 회로의 실제 동작을 검증하기 할 수 있도록 각종 주변 장치들을 내장하고 있는 에뮬레이션 장치에 있어서,

전자 회로를 하드웨어적으로 구성하기 위해 사용자가 선택한 회로 검증용 에프피지에이와;

상기 회로 검증용 에프피지에이의 종류에 맞게 설계, 제작되어 상기 회로 검증용 에프피지에이가 장착되는 인쇄 회로 기판과;

상기 인쇄 회로 기판에 장착되어 상기 인쇄 회로 기판이 검증용 보드 주기판에 장착되도록 하는 커넥터로 구성된 에프피지에이 선택 보드에서 상기 커넥터의 핀 수가 상기 에프피지에이의 핀 수와 상기한 것을 특징으로 하는 전자 회로 검증 장치.
PC 등 컴퓨터 프로그램을 이용하여 설계된 회로를, 케이블을 통해 에프피지에이에 다운 로드하여, 설계된 회로의 실제 동작을 검증하기 할 수 있도록 각종 주변 장치들을 내장하고 있는 에뮬레이션 장치에 있어서,

전자 회로를 하드웨어적으로 구성하기 위해 사용자가 선택한 회로 검증용 에프피지에이와;

상기 회로 검증용 에프피지에이의 종류에 맞게 설계, 제작되어 상기 회로 검증용 에프피지에이가 장착되는 인쇄 회로 기판과;

상기 인쇄 회로 기판에 장착되어 상기 인쇄 회로 기판이 검증용 보드 주기판에 장착되도록 하는 커넥터로 구성된 에프피지에이 선택 보드의 상기 커넥터 핀 헤더가 상기 검증용 에프피지에이가 솔더링된 상기 에프피지에이 선택 보드의 윗면으로도 돌출된 것을 특징으로 하는 전자 회로 검증 장치.
PC 등 컴퓨터 프로그램을 이용하여 설계된 회로를, 케이블을 통해 에프피지에이에 다운 로딩하여, 설계된 회로의 실제 동작을 검증하기 할 수 있도록 각종 주변 장치들을 내장하고 있는 에뮬레이션 장치에 있어서,

전자 회로를 하드웨어적으로 구성하기 위해 사용자가 선택한 회로 검증용 에프피지에이와;

상기 회로 검증용 에프피지에이의 종류에 맞게 설계, 제작되어 상기 회로 검증용 에프피지에이가 장착되는 인쇄 회로 기판과;

상기 인쇄 회로 기판에 장착되어 상기 인쇄 회로 기판이 검증용 보드 주기판에 장착되도록 하는 커넥터로 구성된 에프피지에이 선택 보드상에 회로 검증용 에프피지에이의 입출력 신호 확인용 핀 헤더 타입 커넥터를 더 포함하는 것을 특징으로 하는 전자 회로 검증 장치.
사용자가 컴퓨터 프로그램을 통해 설계한 전자 회로를 에프피지에이(FPGA)상에 하드웨어적으로 구성하고 검증하는 방법에 있어서,

회로 설계 검증 소프트웨어를 구비한 컴퓨터에서 설계한 회로를 제어용 에프피지에이를 통해 회로 검증용 에프피지에이에 회로를 다운 로드하고 마이크로 컴퓨터용 프로그램과 데이터를 다운 로드하는 단계;

상기 컴퓨터에서 컴퓨터 소프트웨어를 이용하여, 하나의 단일 스텝 데이터 형태, 다수 개의 스텝으로 구성되어지는 테이블 형태, 파형 형태 중 어느 하나 또는 이들의 조합을 통해 상기 회로 검증용 에프피지에이에 인가할 스티뮬러스 신호를 작성하는 단계;

상기 작성 단계를 통해 작성된 스티뮬러스 신호를 상기 제어용 에프피지에이를 통해 상기 회로 검증용 에프피지에이에 인가하는 단계;

상기 스티뮬러스 신호에 대한 상기 회로 검증용 에프피지에이의 동작 상태 확인용 신호의 값을 상기 제어용 에프피지에이를 통해 검출하는 단계;

검출된 상기 동작 상태 확인용 신호 값에 상응하는 데이터를 상기 제어용 에프피지에이를 통해 상기 컴퓨터에 전달함으로써 상기 컴퓨터 상에서 컴퓨터 소프트웨어를 이용하여 검증 결과를 디스플레이 하는 단계를 포함하는 전자 회로 검증 방법.
제20항에 있어서, 상기 스티뮬러스 신호를 인가하는 단계는, 콘트롤 신호 중 어느 하나 이상을 클럭 신호로 할당하고, 마우스를 클릭 함으로써 인위적으로 만들어진 클럭 신호를 인가하는 것을 특징으로 하는 전자 회로 검증 방법.
삭제
제20항에 있어서, 사용자가 컴퓨터 상에서 상기 스티뮬러스 신호를 작성하는 단계에 있어 테이블 형태의 스티뮬러스 데이터 작성을 그래픽 에디터를 사용하여 할 수 있도록 하는 것을 특징으로 하는 전자 회로 검증 방법.
제20항에 있어서, 사용자가 컴퓨터 상에서 상기 스티뮬러스 신호를 작성하는 단계에 있어 테이블 형태로 작성된 스티뮬러스 신호를 CMD 파일 포맷으로 변환하여 저장하는 단계를 더 포함하는 전자 회로 검증 방법.
제20항에 있어서, 상기 전자 회로 검증 방법은

검증용 장비에 구비된 메모리 장치에 컴퓨터로부터 전달된 테스트 벡터를 저장하는 단계;

상기 메모리 장치에 저장된 테스트 벡터를 상기 회로 검증용 에프피지에이에 인가하는 단계;

상기 테스트 벡터에 대한 응답 신호를 검출하여 상기 메모리 장치에 저장하는 단계;

상기 메모리 장치에 저장된 상기 응답 신호를 읽어 상기 컴퓨터에 전달하여 선정된 기대 목표값과 비교하는 단계를 더 포함하는 전자 회로 검증 방법.
제20항에 있어서, 상기 전자 회로 검증 방법은 JTAG 1149.1 표준 방식의 TDI, TDO, TCK, TMS, TRST 신호를 이용한 프로빙 단계를 더 포함하는 전자 회로 검증 방법.
제24항에 있어서, 상기 CMD 파일 포맷의 데이터는 테이블 형태 또는 파형 형태의 데이터로 변환되는 것을 특징으로 하는 전자 회로 검증 방법.
제20항에 있어서, 상기 전자 회로 검증 방법은 상기 스티뮬러스 신호에 대한 응답 신호의 값이 선정된 값과 동일하지 않은 경우 또는 선정된 값인 경우, 보드 동작을 중지하는 것을 특징으로 하는 전자 회로 검증 방법.
제28항에 있어서, 상기 선정된 값은 상기 컴퓨터에서 제어하는 것을 특징으로 하는 전자 회로 검증 방법.
제28항에 있어서, 상기 선정된 값은 상기 검증 보드 상에 구비된 기억 장치에 저장되어 있는 것을 특징으로 하는 전자 회로 검증 방법.