KR100333641B1 - 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 - Google Patents
하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 Download PDFInfo
- Publication number
- KR100333641B1 KR100333641B1 KR1019990025861A KR19990025861A KR100333641B1 KR 100333641 B1 KR100333641 B1 KR 100333641B1 KR 1019990025861 A KR1019990025861 A KR 1019990025861A KR 19990025861 A KR19990025861 A KR 19990025861A KR 100333641 B1 KR100333641 B1 KR 100333641B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- lower electrode
- film
- etching
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052801 chlorine Inorganic materials 0.000 abstract description 4
- 239000000460 chlorine Substances 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000000203 mixture Substances 0.000 abstract description 2
- 230000001052 transient effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 39
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 24
- 239000007789 gas Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910019899 RuO Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/694—Electrodes comprising noble metals or noble metal oxides
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 강유전체막을 식각하여 하부전극을 노출시키는 과정에서 하부전극의 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법에 관한 것으로, 강유전체를 건식식각하여 하부전극을 노출시킬 때 하부전극에 대한 강유전체막의 고식각 선택비를 확보하여 강유전체막 건식식각시 과도식각 비율을 높이기 위해서, 고밀도 플라즈마 발생 장치에서 염소계 가스 대신 적정비율로 혼합된 Ar과 C2F6의 혼합가스를 사용하고 식각장비의 전력(power) 및 식각압력을 적절히 설정하여 하부전극에 대한 강유전체막의 식각선택비가 2:1 이상이 되도록 하는데 그 특징이 있다. 이에 의해 하부전극의 손상을 방지할 수 있고, 후속 열처리 공정에서 하부전극이 축소되는 등의 문제가 발생하지 않아 소자의 신뢰도를 향상시킬 수 있다.
Description
본 발명은 반도체 메모리 소자 제조 방법에 관한 것으로, 특히 강유전체막 식각시 하부전극이 손상되는 것을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
FeRAM 소자는 DRAM과 달리 전극재료로서 Pt, IrO2, Ir, Ru, RuO2등과 같은 물질을 사용하고, 강유전체 재료로서 PZT(PbZrTiO3), Y-1(SrBi2Ta2O9) 등의 재료를 사용한다. 이중 전극재료로서는 누설전류 측면에서 우수한 특성을 나타내는Pt(platinum)을 가장 많이 사용한다.
강유전체 캐패시터 형성 공정에서 셀플레이트로 사용되는 하부전극을 노출시키는 공정이 필요하다.
첨부된 도면 도1을 참조하여 종래 기술에 따른 강유전체 캐패시터 형성 방법을 상세히 설명한다.
트랜지스터 등의 하부구조 형성이 완료된 반도체 기판(10) 상부에 층간절연막(11)을 형성하고, 상기 층간절연막(11) 상에 Pt 하부전극막(12), 강유전체막(13) 및 Pt 상부전극막(14)을 형성한다. 이어서, Pt 상부전극막(14)을 선택적으로 식각하여 상부전극을 형성하고, 강유전체막(13)을 선택적으로 식각하여 배선과 연결될 부분의 Pt 하부전극막(12)을 노출시킨다. 이후, 하부전극 패턴 형성을 위한 Pt 하부전극(12)막 식각 공정을 실시한다.
전술한 바와 같이 이루어지는 종래의 강유전체 캐패시터 형성 과정에서 상부전극과 하부전극 각각에 배선을 연결하기 위하여 상부전극과 하부전극을 노출시켜야 한다.
따라서, 하부전극에 대한 강유전체막의 높은 식각선택비를 갖는 공정이 필요하다. 그러나 종래 공정에서 이용되는 염소계 가스는 식각율(etch rate) 및 형상(profile) 측면에서 우수하지만 Y-1 등과 같은 강유전체 뿐만 아니라 Pt 전극에 대한 식각도 다른 가스에 비해서 높고 전력 및 압력 등의 식각 조건을 변화시켜도 강유전체와 전극의 식각 선택비를 향상시키기는 어렵다.
이에 의해 강유전체막이 식각되고 노출되는 Pt 하부전극막은 염소계 가스에의해 손상을 받게되고, 후속 열처리 공정에서 손상된 Pt 하부전극막이 축소(shrink)되어 소자 특성에 악영향을 미치게 된다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 강유전체막을 식각하여 하부전극을 노출시키는 과정에서 하부전극의 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법을 제공하는데 그 목적이 있다.
도1은 종래 기술에 따른 강유전체 캐패시터 형성 공정 단면도,
도2a 내지 도2d는 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 공정 단면도,
도3a 및 도3b는 각각 종래 기술과 본 발명에 따른 강유전체 캐패시터 형성 과정에서 강유전체막 식각후의 상태를 보이는 SEM 사진.
*도면의 주요 부분에 대한 도면부호의 설명*
22: Pt 하부전극막 23: 강유전체막
24: Pt 상부전극막
상기와 같은 목적을 달성하기 위한 본 발명은 기판 상부에 캐패시터의 하부전극을 이룰 제1 전도막, 강유전체막 및 캐패시터의 상부전극을 이룰 제2 전도막을 형성하는 제1 단계; 상기 제2 전도막을 선택적으로 식각하여 상부전극 패턴을 형성하는 제2 단계; 및 상기 강유전체막을 Ar과 C2F6의 혼합가스를식각가스로 선택적으로 식각하여 금속배선과 연결될 부분의 상기 제1 전도막을 노출시키는 제3 단계를 포함하는 강유전체 캐패시터 형성 방법을 제공한다.
본 발명은 강유전체를 건식식각하여 하부전극을 노출시킬 때 하부전극에 대한 강유전체막의 고식각 선택비를 확보하여 강유전체막 건식식각시 과도식각 비율을 높이기 위해서, 고밀도 플라즈마(high density plasma) 발생 장치에서 염소계 가스 대신 적정비율로 혼합된 Ar과 C2F6의 혼합가스를 사용하고 식각장비의전력(power) 및 식각압력을 적절히 설정하여 하부전극에 대한 강유전체막의 식각선택비가 2:1 이상이 되도록 하는데 그 특징이 있다.
이하, 첨부된 도면 도2a 내지 도2d를 참조하여 본 발명의 일실시예에 따른 FeRAM 소자의 강유전체 캐패시터 형성 방법을 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 트랜지스터 형성이 완료된 반도체 기판(20) 상에 층간절연막(21)을 형성하고, 층간절연막(21) 상에 Pt 하부전극막(22), SrBi2Ta2O9막(23) 및 Pt 상부전극막(24)을 형성하고, Pt 상부전극막(24) 상에 상부전극을 정의하는 제1 감광막 패턴(PR1)을 형성한다. Pt 하부전극막(22), SrBi2Ta2O9막(23) 및 Pt 상부전극막(24)은 각각 2000 Å 정도의 두께로 형성한다.
다음으로, 도2b에 도시한 바와 같이 제1 감광막 패턴을 식각마스크로 이용하여 상기 Pt 상부전극(24)을 선택적으로 식각해서 상부전극 패턴을 형성한 다음, 제1 감광막 패턴을 제거한다.
다음으로, 도2c에 도시한 바와 같이 배선과 연결될 하부전극 부분을 정의하는 제2 감광막 패턴(PR2)을 형성한다.
다음으로, 도2d에 도시한 바와 같이 제2 감광막 패턴(PR2)을 식각마스크로 이용하여 SrBi2Ta2O9막(23)을 선택적으로 식각해서 Pt 하부전극막(22)을 노출시킨다. 이때, 식각가스로는 50 sccm 내지 80 sccm의 Ar과 3 sccm 내지 10 sccm의 C2F6혼합가스를 사용하고, 챔버의 압력은 2 mTorr 내지 7 mTorr가 되도록하며, 500 W 내지 800 W의 소스 전력(source power), 100 W 내지 300 W의 바이어스 전력(bias power)을 인가한다. 또한, 식각 부산물의 배출을 원활하기 하기 위하여 챔버 벽(chamber wall)의 온도를 80 ℃ 내지 90 ℃의 고온으로 유지하며, 고온 공정을 적용하여 강유전체의 식각율을 높이기 위하여 반도체 기판을 고정시키는 척(chuck)의 온도도 40 ℃ 내지 80 ℃로 유지한다.
이와 같이 C 및 F를 포함한 가스를 이용한 식각에서 SrBi2Ta2O9막은 불소 가스와 반응하여 녹는점이 121 ℃이며 휘발되는 TiF5등과 식각 부산물을 만들 수 있고, Pt막은 휘발성의 식각부산물을 만들지 않는다.
이후, O2가스를 이용한 플라즈마를 발생시켜 제2 감광막 패턴을 제거한다.
도3a는 종래 기술에 따른 강유전체 캐패시터 형성 과정에서 강유전체막 식각 후의 상태를 보이는 SEM 사진이고, 도3b는 본 발명에 따른 강유전체 캐패시터 형성 과정에서 강유전체막 식각후의 상태를 보이는 SEM 사진이다.
종래의 경우 도3a에 나타난 바와 같이 강유전체막 식각 후 Pt 하부전극막이 손상되는데 반하여(A 부분 참조), 본 발명의 경우는 도3b에 보이는 바와 같이 Pt 하부전극막의 손상이 줄어듬을 알 수 있다(A' 부분 참조).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 Ar과 C2F6의 혼합가스를 이용하여 하부전극막에 대한 강유전체막 식각 선택비가 높은 조건에서 강유전체막을 식각함으로써 하부전극의 손상을 방지할 수 있다. 따라서, 이후 열처리 공정에서 하부전극이 축소되는 등의 문제가 발생하지 않아 소자의 신뢰도를 향상시킬 수 있다.
Claims (5)
- 강유전체 캐패시터 형성 방법에 있어서,기판 상부에 캐패시터의 하부전극을 이룰 제1 전도막, 강유전체막 및 캐패시터의 상부전극을 이룰 제2 전도막을 형성하는 제1 단계;상기 제2 전도막을 선택적으로 식각하여 상부전극 패턴을 형성하는 제2 단계; 및상기 강유전체막을 Ar과 C2F6의 혼합가스를식각가스로 선택적으로 식각하여 금속배선과 연결될 부분의 상기 제1 전도막을 노출시키는 제3 단계를 포함하는 강유전체 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 제1 전도막 및 상기 제2 전도막을 각각 Pt막으로 형성하고,상기 강유전체막은 SrBi2Ta2O9막으로 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
- 청구항3는 삭제 되었습니다.
- 제 1 항에 있어서,상기 제3 단계는,50 sccm 내지 80 sccm의 Ar, 3 sccm 내지 10 sccm의 C2F6가스를 사용하고,2 mTorr 내지 7 mTorr의 챔버의 압력에서,500 W 내지 800 W의 소스 전력 및 100 W 내지 300 W의 바이어스 전력을 인가하여 실시하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 제3 단계에서,공정 챔버 벽의 온도를 80 ℃ 내지 90 ℃로 유지하고,기판을 고정하는 척의 온도를 40 ℃ 내지 80 ℃로 유지하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025861A KR100333641B1 (ko) | 1999-06-30 | 1999-06-30 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025861A KR100333641B1 (ko) | 1999-06-30 | 1999-06-30 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010005072A KR20010005072A (ko) | 2001-01-15 |
| KR100333641B1 true KR100333641B1 (ko) | 2002-04-24 |
Family
ID=19597846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025861A Expired - Fee Related KR100333641B1 (ko) | 1999-06-30 | 1999-06-30 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333641B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100964116B1 (ko) * | 2003-04-04 | 2010-06-16 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297364A (ja) * | 1994-04-25 | 1995-11-10 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH08264734A (ja) * | 1995-03-20 | 1996-10-11 | Samsung Electron Co Ltd | 強誘電性キャパシタの製造方法 |
| JPH098245A (ja) * | 1995-06-22 | 1997-01-10 | Matsushita Electron Corp | 半導体装置 |
| JPH0945877A (ja) * | 1995-07-31 | 1997-02-14 | Matsushita Electron Corp | 容量素子の製造方法 |
| JPH09172150A (ja) * | 1995-12-19 | 1997-06-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR19990007448A (ko) * | 1997-06-24 | 1999-01-25 | 마쓰시타 덴시 고교 | 반도체 장치 및 그 제조 방법 |
| JPH11121693A (ja) * | 1997-10-13 | 1999-04-30 | Matsushita Electron Corp | 容量素子およびその製造方法 |
| JPH11126876A (ja) * | 1997-10-24 | 1999-05-11 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-06-30 KR KR1019990025861A patent/KR100333641B1/ko not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297364A (ja) * | 1994-04-25 | 1995-11-10 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH08264734A (ja) * | 1995-03-20 | 1996-10-11 | Samsung Electron Co Ltd | 強誘電性キャパシタの製造方法 |
| JPH098245A (ja) * | 1995-06-22 | 1997-01-10 | Matsushita Electron Corp | 半導体装置 |
| JPH0945877A (ja) * | 1995-07-31 | 1997-02-14 | Matsushita Electron Corp | 容量素子の製造方法 |
| JPH09172150A (ja) * | 1995-12-19 | 1997-06-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR19990007448A (ko) * | 1997-06-24 | 1999-01-25 | 마쓰시타 덴시 고교 | 반도체 장치 및 그 제조 방법 |
| JPH11121693A (ja) * | 1997-10-13 | 1999-04-30 | Matsushita Electron Corp | 容量素子およびその製造方法 |
| JPH11126876A (ja) * | 1997-10-24 | 1999-05-11 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010005072A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| KR20010109610A (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| KR100321728B1 (ko) | 플라즈마 펄스를 이용한 강유전체 메모리 소자 제조 방법 | |
| KR100333641B1 (ko) | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 | |
| KR100329759B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR20090022809A (ko) | 반도체 소자의 제조방법 | |
| KR100353805B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100333660B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR100321703B1 (ko) | 반도체 소자의 강유전체 캐패시터 제조방법 | |
| KR100333668B1 (ko) | 백금-로듐 합금막 식각 방법 및 그를 이용한 캐패시터 형성 방법 | |
| KR100275337B1 (ko) | 에프.이.디램.의 캐패시터 형성방법 | |
| KR100321695B1 (ko) | 반도체 소자의 강유전체 캐패시터 제조방법 | |
| KR19990055813A (ko) | 반도체소자의 전하저장전극 형성방법 | |
| KR20010004293A (ko) | 상하부 전극간 단락을 방지할 수 있는 강유전체 캐패시터 형성방법 | |
| KR100255660B1 (ko) | 이리듐막의 식각 방법 | |
| KR100329784B1 (ko) | 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법 | |
| KR100979231B1 (ko) | 강유전성램 소자의 제조방법 | |
| KR100334528B1 (ko) | 강유전체램의캐패시터제조방법 | |
| KR20020014229A (ko) | 백금 전극을 구비하는 캐패시터 형성 방법 | |
| KR20020014228A (ko) | 하드마스크를 이용한 캐패시터 전극 형성 방법 | |
| KR20020002606A (ko) | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 | |
| JPH1065117A (ja) | パターン形成方法 | |
| KR20040060315A (ko) | 강유전체 메모리 소자의 캐패시터 형성방법 | |
| KR20040107766A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR20040102403A (ko) | 강유전성램 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19990630 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010425 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020122 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020410 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020411 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20050318 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060320 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070321 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080320 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090327 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100325 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110325 Start annual number: 10 End annual number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |