[go: up one dir, main page]

KR100332967B1 - 디지털 마이크로-미러 디바이스 패키지의 제조 방법 - Google Patents

디지털 마이크로-미러 디바이스 패키지의 제조 방법 Download PDF

Info

Publication number
KR100332967B1
KR100332967B1 KR1020000024951A KR20000024951A KR100332967B1 KR 100332967 B1 KR100332967 B1 KR 100332967B1 KR 1020000024951 A KR1020000024951 A KR 1020000024951A KR 20000024951 A KR20000024951 A KR 20000024951A KR 100332967 B1 KR100332967 B1 KR 100332967B1
Authority
KR
South Korea
Prior art keywords
wafer
dmd
semiconductor chip
package
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000024951A
Other languages
English (en)
Other versions
KR20010103891A (ko
Inventor
최종곤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000024951A priority Critical patent/KR100332967B1/ko
Priority to US09/847,620 priority patent/US6720206B2/en
Publication of KR20010103891A publication Critical patent/KR20010103891A/ko
Application granted granted Critical
Publication of KR100332967B1 publication Critical patent/KR100332967B1/ko
Priority to US10/761,835 priority patent/US20040150083A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 디지털 마이크로-미러 디바이스(DMD) 패키지의 제조 방법에 관한 것으로, DMD 패키지의 제조 공정을 간소화하면서 동시에 풀 커팅 방식으로 웨이퍼를 절단하더라도 후속되는 공저에서 불량이 발생하지 않고, 은-에폭시 접착제 사용으로 인한 불량을 해소하기 위해서, 먼저 미러들을 보호하기 위한 감광막이 형성된 복수개의 DMD용 반도체 칩이 함께 형성된 웨이퍼를 준비하는 단계와, 풀 커팅 방식으로 웨이퍼를 절단하여 개별 반도체 칩으로 분리하는 단계와, 개별 반도체 칩을 베이스 기판에 저융점 금속 접착제를 개재하여 부착하는 단계와, 반도체 칩의 미러를 보호하고 있는 감광막을 와이어 본딩 공정 이후에 제거하는 단계를 포함하는 DMD 패키지의 제조 방법을 제공한다.

Description

디지털 마이크로-미러 디바이스 패키지의 제조 방법{Method for manufacturing digital micro-mirror device(ＤＭＤ) package}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 디지털 라이트 프로세서 프로젝터(Digital Light Processor Projector)에 사용되는 디지털 마이크로-미러 디바이스 패키지의 제조 방법에 관한 것이다.
퍼스널 컴퓨터(personal computer)와 함께 발전해 온 표시 수단(presentation tool)은 브라운관(cathode-ray tube)을 시작으로 하여 액정, 미러형 등으로 발전해 왔다. 특히, 디지털 방송관련 기술기기의 수요가 증대하면서 고해상도를 실현할 수 잇는 디지털 라이트 프로세싱(Digital Light Processing; DLP) 기술이 부각되고 있다. 특히, 디지털 마이크로-미러 디바이스(Digital Micro-mirror Device; DMD)는 DLP 기술을 실현하기 위한 핵심 소자로서, 미러를 형성하는 제조 공정뿐만 아니라 조립 공정에서도 상당한 기술을 요구하고 있으며, 고신뢰성과 저비용의 제조 공정이 중요한 현안으로 대두되고 있다.
DMD는 미러의 구동에 의해 화상을 구현함으로 미러의 동작상태가 매우 중요하며, DMD를 내장하는 패키지의 내부에 존재하는 습기 및 먼지가 DMD 수명 및 화질에 커다란 영향을 미친다. 따라서, DMD 패키지의 제조 공정 중에 수분 및 먼지관리가 중요하다.
도 1은 종래기술에 따른 DMD용 반도체 칩(12)을 개략적으로 나타내는 평면도이다. 도 2는 도 1의 반도체 칩(12)을 내장한 DMD 패키지(100)를 보여주는 단면도이다. 도 1 및 도 2를 참조하면, 베이스 기판(20; base substrate)의 상부면(21)에 반도체 칩(12)이 은-에폭시(Ag-epoxy) 접착제(30)를 개재하여 부착된다. 반도체 칩(12)과 베이스 기판(20)은 본딩 와이어(40)에 의해 전기적으로 연결된다. 반도체 칩(12)이 실장된 부분을 외부의 환경으로부터 보호하기 위해서, 본딩 와이어(40)로 연결된 베이스 기판 상부면(21)의 외측 둘레에 소정의 높이를 갖는 금속 봉합 링(24; metal sealing ring)을 개재하여 윈도우 덮개(50; window lid)로 기밀 봉합한다. 베이스 기판 하부면(23)에는 방열판(60; heat sink stud)이 부착된다. 윈도우 덮개(50)는 금속 봉합 링(24)과 접하는 금속 덮개 틀(52; metal lid frame)과 그 중심 부분에 결합된 윈도우(54; window)로 구성되며, 윈도우(54) 하부면의 가장자리 둘레에 반사 코팅막(56; reflectance coating film)이 코팅되어 있다. 금속 봉합 링(24)과 베이스 기판(20)은 캐버티(29)를 형성하며, 캐버티(29) 내에 위치하는 윈도우 덮개(50)의 금속 덮개 틀(52)의 하부면에는 흡습제(58; moisture getter)가 부착되어 있다. 그리고, 베이스 기판 하부면(23)에 외부접속단자가 형성되지만 도시를 생략하였다.
한편, 반도체 칩(12)은 활성면의 중심부분에 복수개의 미러(16; mirror)가 형성되고, 미러(16)에서 이격된 활성면의 중심자리 둘레에 복수개의 전극 패드(14; electrode pad)가 형성되어 있다.
종래기술에 따른 DMD 패키지(100)의 제조 방법에 따른 공정도(90)가 도 3에 개시되어 있다. 도 3에 도시된 각 제조 단계들을 도 2에 도시된 DMD 패키지(100)의 구조와 연관지어 설명하자면 다음과 같다.
먼저 웨이퍼를 제조 공정을 통해 복수개의 반도체 칩(12)들이 함께 형성된 웨이퍼를 준비한다(71). 이때, 웨이퍼 상부면의 소정의 영역에는감광막(photoresist film)이 형성되어 있다. 감광막은 반도체 칩의 미러(16)가 형성된 부분을 덮어 외부의 환경에 의해 미러(16)가 손상되는 것을 방지한다. 물론 전극 패드(14)가 형성된 영역에는 감광막이 형성되지 않는다.
다음으로 웨이퍼 브레이킹(wader breaking) 공정의 사전 공정으로서, 웨이퍼를 하프 커팅(half cutting)하는 공정을 진행한다(72). 다음으로 웨이퍼 상부면에 형성된 감광막을 제거하는 공정(73)을 진행한 다음, 외부에 노출된 미러(16)에 먼지나 수분이 점착되는 것을 방지하기 위해서 1차 코팅막(antisticking film)을 형성하는 공정을 진행한다(74). 그리고, 개별 반도체 칩(12)으로 분리하는 웨이퍼 브레이킹 공정을 진행한다(75). 즉, 돔 형태의 브레이킹 수단(breaking means)을 웨이퍼의 하부면에 밀착하여 브레이킹 수단을 소정의 높이로 들어 올리면서, 하프 커팅된 웨이퍼가 개별 반도체 칩(12)으로 잘려진다.
한편, 웨이퍼 브레이킹 과정에서 실리콘 입자가 다수 발생하기 때문에, 웨이퍼 브레이킹 공정 이후에 실리콘 입자를 제거하는 세정 공정을 진행한다(76).
다음으로 개별 반도체 칩(12)을 준비된 베이스 기판의 상부면(21)에 은-에폭시 접착제(30)를 개재하여 부착(77)한 다음, 은-에폭시 접착제(30)를 경화시키는 공정을 진행한다(78). 계속해서 반도체 칩(12)과 베이스 기판(20)을 본딩 와이어(40)로 연결하는 공정을 진행한다(79).
다음으로 베이스 기판 상부면(21)과, 그 상부면(21)에 실장된 반도체 칩(12) 및 본딩 와이어(40)에 존재하는 유기물을 제거하는 공정(80)을 진행한 이후에, 2차 코팅막을 형성하는 공정을 진행한다(81).
다음으로 베이스 기판 상부면(21)에 금속 봉합 링(24)을 개재하여 흡습제(58)가 부착된 윈도우 덮개(50)로 기밀 봉합한다(82).
마지막으로 베이스 기판 하부면(23)에 방열판(60)을 부착하는 공정(83)을 진행함으로써, DMD 패키지(100)의 제조 공정은 완료된다.
그런데, 이와 같은 종래기술에 따른 DMD 패키지의 제조 방법은 다음과 같은 문제점을 안고 있다.
첫째, 제조 공정이 복잡하다. DMD 패키지의 제조 공정이 복잡한 이유는, 먼저 웨이퍼를 개별 반도체 칩으로 분리하는 공식으로 웨이퍼 브레이킹 방식을 채택하고 있기 때문이다. 즉, 웨이퍼 브레이킹 방식은 웨이퍼를 하트 커팅하는 공정과 브레이킹하는 공정으로 진행되기 때문에, 웨이퍼를 한번에 절단하는 풀 커팅(full cutting) 방식에 비하여 공정이 한 단계가 더 필요하다.
그렇다면, 풀 커팅 방식을 종래의 DMD 패키지의 제조 공정에 채택하면 될 것으로 판단된다. 하지만, 풀 커팅 방식으로 웨이퍼를 개별 반도체 칩으로 분리한 이후에 반도체 칩 상의 감광막을 제거하는 공정을 진행할 때 문제점이 발생된다. 즉, 통상적으로 개별 반도체 칩으로 분리된 웨이퍼는 접착 테이프에 부착된 상태로 취급되기 때문에, 웨이퍼를 개별 반도체 칩으로 분리한 이후에 감광막을 제거하는 공정을 진행할 경우, 반도체 칩 상의 감광막과 더불어 개별 반도체 칩을 부착시키는 접착 테이프의 접착제도 함께 제거되어 개별 반도체 칩이 접착 테이프에서 떨어지는 불량이 발생된다. 따라서, 종래기술에 따른 제조 방법에서 풀 커팅 방식의 웨이퍼 절단 방법은 채택이 용이하지 않다.
다음으로, 웨이퍼 브레이킹 공정에서 발생되는 실리콘 입자에 의해 반도체 칩의 미러가 손상될 우려가 크다. 미러들 사이에 실리콘 입자가 낄 경우에, 실리콘 입자를 제거하는 공정을 통해서는 제거되지 않는 실리콘 입자가 존재할 수 있다. 즉, 감광막을 제거한 이후에, 웨이퍼 브레이킹 공정이 진행되기 때문에, 상기한 불량은 항상 존재한다.
다음으로, 반도체 칩을 베이스 기판에 접착하는 수단으로 은-에폭시 접착제를 사용하기 때문이다. 먼저, 은-에폭시 접착제의 흡습성으로 이한 패키지 내부에 수분이 존재할 가능성이 높다. 그리고, 은-에폭시 접착제로 반도체 칩을 베이스 기판에 부착한 이후에 은-에폭시 접착제를 경화하면서 발생되는 배기가스가 반도체 칩의 활성면에 형성된 미러를 오염시킬 가능성이 크다.
그렇다면, 전술된 불량을 억제할 수 있는 접착 수단으로서 솔더를 사용하는 것이 바람직하다. 하지만, 솔더를 사용할 경우 1차 코팅막이 타거나 반도체 칩의 미러의 변형 등과 같은 불량이 발생될 수 있다. 즉, 반도체 칩을 베이스 기판에 부착하기 위해서 솔더를 용융시켜야 하는 데, 그 온도가 150℃ 이상이다. 이와 같은 온도 조건에서 반도체 칩 부착 공정을 진행할 경우, 반도체 칩에 코팅된 1차 코팅막 l 타거나 반도체 칩의 미러의 변형 등과 같은 불량이 발생될 수 있다.
따라서, 본 발명의 목적은 DMD 패키지의 제조 공정을 간소화하는 데 있다.
본 발명의 다른 목적은 풀 커팅 방식으로 웨이퍼 절단 공정을 진행하더라도 이후에 진행되는 공정에서 불량이 발생되지 않도록 하는 데 있다.
본 발명의 또 다른 목적은 은-에폭시 접착제 사용으로 인한 불량을 해결하는 데 있다.
도 1은 종래기술에 따른 디지털 마이크로-미러 디바이스용 반도체 칩을 개략적으로 나타내는 평면도,
도 2는 도 1의 반도체 칩을 내장한 디지털 마이크로-미러 디바이스 패키지를 보여주는 단면도,
도 3은 도 2의 디지털 마이크로-미러 디바이스 패키지의 제조 방법을 나타내는 공정도,
도 4는 본 발명의 실시예에 따른 디지털 마이크로-미러 디바이스 패키지를 보여주는 단면도,
도 5는 도 4의 디지털 마이크로-미러 디바이스 패키지의 제조 방법을 나타내는 공정도,
도 6 내지 도 16은 도 5에 도시된 제조 방법의 각 단계들을 보여주는 도면들로서,
도 6은 디지털 마이크로-미러 디바이스 패키지 제조에 사용되는 웨이퍼를 개략적으로 나타내는 평면도,
도 7은 웨이퍼 제조가 완료된 상태를 나타내는 평면도,
도 8은 도 7의 8-8선 단면도,
도 9는 웨이퍼의 후면을 연마하는 단계를 보여주는 부분 단면도,
도 10은 웨이퍼의 후면에 금속층을 형성하는 단계를 보여주는 단면도,
도 11은 웨이퍼를 개별 반도체 칩으로 절단하는 단계를 보여주는 단면도,
도 12는 개별 반도체 칩을 베이스 기판에 부착하는 단계를 보여주는 단면도,
도 13은 와이어 본딩 단계를 보여주는 단면도,
도 14는 감광막을 제거하는 단계를 보여주는 단면도,
도 15는 윈도우 덮개로 기밀 봉합하는 단계를 보여주는 단면도,
도 16은 베이스 기판의 하부면에 방열판이 부착된 상태를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
12, 112 : 반도체 칩 14, 114 : 전극 패드
16, 116 : 미러 20, 120 : 베이스 기판
30 : 은-에폭시 접착제 40, 140 : 본딩 와이어
50, 150 : 윈도우 덮개 60, 160 : 방열판
100, 200 : DMD 패키지 110 : 웨이퍼
115 : 금속층 170 : 절단 날
180 : 연마기
상기 목적을 달성하기 위하여, 디지털 마이크로-미러 디바이스(DMD) 패키지의 제조 방법으로, (a) 활성면의 중심부분에 복수개의 미러가 형성되고, 상기 미러에서 이격된 상기 활성면의 가장자리 둘레에 복수개의 전극 패드가 형성되고, 상기 미러들을 보호하기 위한 감광막이 형성된 복수개의 디지털 마이크로-미러 디바이스(DMD)용 반도체 칩이 함께 형성된 웨이퍼를 준비하는 단계와; (b) 상기 웨이퍼의 후면에 저융점 금속으로 금속층을 형성하는 단계와; (c) 상기 웨이퍼를 개별 반도체 칩으로 절단하는 단계와; (d) 상기 개별 반도체 칩을 베이스 기판의 상부면에 저융점 금속 접착제를 개재하여 부착하는 단계와; (e) 상기 개별 반도체 칩의 전극 패드와 베이스 기판을 본딩 와이어로 연결하는 단계와; (f) 상기 개별 반도체 칩 상의 감광막을 제거하는 단계와; (g) 상기 개별 반도체 칩의 활성면에 먼지나 수분이 점착되는 것을 방지하기 위해 코팅막을 형성하는 단계; 및 (h) 상기 베이스 기판 상부면에 형성된 상기 개별 반도체 칩과 본딩 와이어를 윈도우 덮개로 봉합하는 단계;를 포함하는 것을 특징으로 하는 디지털 마이크로-미러 디바이스(DMD) 패키지의 제조 방법을 제공한다.
본 발명의 제조 방법에 따른 금속층은 Va, Au, Ni, Ag, Cu, Al, Pb, Sn, Sb, Pd 그리고 상기한 금속들의 금속화합물로 이루어진 그룹에서 선택된 저융점 금속으로 형성하는 것이 바람직하다.
본 발명의 제조 방법에 따른 (b) 단계는, (b1) 웨이퍼의 후면을 연마하는 단계와, (b2) 웨이퍼의 후면에 저융점 금속으로 금속층을 형성하는 단계;를 포함한다.
본 발명의 제조 방법에 다른 저융점 금속 접착제로 솔더를 사용하는 것이 바람직하다.
본 발명의 제조 방법에 따른 (h) 단계 이후에 베이스 기판의 하부면에 방열판을 부착하는 단계를 더 포함한다. 그리고, (h) 단계의 윈도우 덮개로 봉합하는 공정의 온도는 (d) 단계의 반도체 칩 부착 온도보다 높지 않은 온도에서 진행하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 실시예에 따른 DMD 패키지(200)를 보여주는 단면도이다. 도 4를 참조하면, 반도체 칩(112)이 베이스 기판(120)의 상부면(121)에 저융점 금속 접착제(130)에 의해 부착되고, 반도체 칩(112)의 하부면에는 저융점 금속 접착제(130)와의 안정적인 접착을 이룰 수 있도록 저융점 금속으로 금속층(115)이 형성된 것을 제외하면 도 1의 DMD 패키지(100)의 구조면에 있어서는 별다른 차이는 없다. 하지만, 아래에서 기술되겠지만, 본 발명에 따른 DMD 패키지(200)의 제조 방법은 종래기술에 따른 DMD 패키지의 제조 방법과 명백하게 다르며, 그에 따른 효과 또한 명백하다.
도 5는 도 4의 DMD 패키지의 제조 방법을 나타내는 공정도(190)이다. 그리고, 도 6 내지 도 16은 도 5에 도시된 제조 방법의 각 단계들을 보여주는 도면들이다. 도 5 내지 도 16을 참조하여 본 발명에 따른 DMD 패키지의 제조 방법의 한가지 실시예에 대하여 설명하겠다. 한편, 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 나타낸다.
도 6 내지 도 8에 도시된 바와 같이, 본 실시예의 제조 공정은 웨이퍼(110)의 준비 단계로부터 시작된다(191). 실리콘 재질의 웨이퍼(110)에는 일반적으로 웨이퍼 제조 공정을 통해 소정의 집적회로들이 형성되고, 웨이퍼(110)에 집적된 회로들이 복수개의 반도체 칩(112)을 구성하고, 이웃하는 반도체 칩(112)들 사이에 회로들이 형성되지 않는 칩 절단 영역(118; scribe line)이 형성된다. 그리고, 반도체 칩(112)을 이루는 집적회로가 본 발명을 이해하는 데 반드시 필요한 것은 아니기 때문에, 집적회로는 본 명세서 및 도면에 개시하지 않았다.
웨이퍼(110)에 대하여 좀더 상세히 설명하면, 웨이퍼 상부면(110a)의 소정의 영역에는 감광막(113)이 형성되어 있다. 감광막(113)은 반도체 칩의 미러(116)가 형성된 부분을 덮어 외부의 환경에 의해 미러(116)가 손상되는 것을 방지한다. 물론 전극 패드(114)가 형성된 영역에는 감광막(113)이 형성되지 않는다.
다음으로 웨이퍼 후면(110b)에 금속층(115)을 형성하는 공정을 진행한다(192). 후술되겠지만, 반도체 칩 부착 공정에서 저융점 금속 접착제와 반도체 칩의 후면 사이의 안정적인 접착을 확보할 수 있도록 웨이퍼의 후면(110b)에 금속층(115)을 형성하는 공정을 진행한다. 먼저, 도 9에 도시된 바와 같이, 웨이퍼 후면(110b)에 금속층이 안정적으로 형성될 수 있도록 웨이퍼 후면(110b)을 연마하는 공정을 진행한다. 왜냐하면, 통상적으로 웨이퍼 후면에는 자연적으로 실리콘 산화막이 형성되어 있기 때문에, 웨이퍼의 후면에 바로 금속층을 형성할 경우, 웨이퍼의 후면과 금속층 사이의 결합력이 떨어진다. 본 실시예에서는 연마기(180)로 웨이퍼 후면(110b)을 연마하는 상태를 개시하고 있지만, 식각 방법으로 웨이퍼 후면을 깎아 낼 수도 있다. 계속해서 도 10에 도시된 바와 같이, 웨이퍼 후면(110b)에 금속층(115)을 형성하는 공정을 진행한다. 금속층(115)은 반도체 칩 부착 공정에 사용되는 접착 수단과 공정 온도를 고려하여 저융점 금속(low melting point metal)을 사용하는 것이 바람직하다. 예를 들면, Va, Au, Ni, Ag, Cu, Al, Pb, Sn, Sb, Pd 그리고 상기한 금속들의 금속화합물로 이루어진 그룹에서 선택된 저융점 금속으로 형성하는 것이 바람직하다.
다음으로 도 11에 도시된 바와 같이 웨이퍼(110)를 풀 커팅 방식으로 절단하여 개별 반도체 칩(112)으로 분리하는 공정을 진행한다(193). 즉, 칩 절단 영역(118)을 따라서 웨이퍼(110)를 절단날(170)로 절단하여 개별 반도체 칩(112)으로 분리한다. 통상적으로 웨이퍼(110)를 절단하는 공정은 웨이퍼(110)를 접착 테이프에 부착한 상태에서 진행되지만, 접착 테이프의 도시는 생략하였다. 웨이퍼(110)를 절단하는 공정이후에 웨이퍼(110)를 세정하는 공정을 진행한다.
한편, 반도체 칩의 미러(116)는 감광막(113)으로 덮여 있기 때문에, 웨이퍼(110)를 절단하는 과정에서 발생되는 실리콘 입자로 인한 미러(116)의 손상을 방지할 수 있다.
다음 공정으로 종래에는 감광막을 제거하는 공정을 진행하였지만, 그럴 경우분리된 개별 반도체 칩이 접착 테이프에서 이탈하는 문제가 발생되기 때문에, 본 발명에 따른 제조 방법에서는 다음 공정으로 도 12에 도시된 바와 같이 반도체 칩(112) 부착 공정을 진행한다(194). 즉, 웨이퍼(도 11의 110)에서 개별 반도체 칩(112)을 분리하여 베이스 기판(120)의 상부면(121)에 부착하되, 솔더(solder)와 같은 저융점 금속 접착제(130)를 개재하여 반도체 칩(112)을 부착한다. 반도체 칩(112) 부착이 완료된 후에 저융점 금속 접착제(130)는 상온에서 응고가 이루어짐으로써, 반도체 칩(112) 부착 공정이 완료된다. 따라서, 은-에폭시 접착제를 사용할 때와 같은 경화 공정을 생략할 수 있다. 반도체 칩(112)의 후면에는 금속층(115)이 형성되어 있기 때문에, 저융점 금속 접착제(130)와 반도체 칩(112)은 양호한 접착을 이룬다. 저융점 금속 접착제(130)는 리본 형태, 페이스트 또는 와이어 형태 등 다양한 형태로 제공될 수 있다.
한편, 반도체 칩(112) 부착 공정에 저융점 금속 접착제(130)를 사용할 경우, 은-에폭시 접착제에 비하여 높은 온도 예를 들어, 솔더를 사용할 경우 150℃ 이상에서 반도체 칩(112) 부착 공정이 진행된다. 하지만, 반도체 칩의 미러(116)는 감광막(113)으로 보호되기 때문에, 고온에서 반도체 칩(112) 부착 공정이 진행되더라도 반도체 칩의 미러(116)가 손상될 우려는 없다.
본 발명의 실시예에서는 상부면(121)이 평평한 베이스 기판(120)을 사용하였지만, 반도체 칩이 접착될 부분이 움푹 들어간 베이스 기판을 사용하더라도 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다. 베이스 기판으로 저흡습성과 고열전도성을 갖는 세라믹 기판이 주로 활용되며, 그 외 플라스틱 기판 또는 인쇄회로기판도 사용할 수 있다.
다음으로 도 13에 도시된 바와 같이 와이어 본디 공정이 진행된다(195). 이때, 와이어 본딩 방식은 금(Au) 재질의 본딩 와이어를 이용한 볼 본딩(ball bonding) 방식과, 알루미늄(Al) 재질의 본딩 와이어(140)를 이용한 웨지 본딩(wedge bonding) 방식 중 어느 것을 채택하여도 무방하다. 도 13에서는 반도체 칩의 전극 패드(114)와 베이스 기판(120)이 웨지 본딩 방식으로 와이어 본딩된 상태가 도시되어 있다.
다음으로 도 14에 도시된 바와 같이 감광막(도 13의 113)을 제거하는 공정(196)이 진행되고, 계속해서 코팅막을 형성하는 공정(197)이 진행된다. 즉, 와이어 본딩 공정 전까지는 반도체 칩의 미러(116)가 외부에 노출될 경우에 먼지나 수분에 의해 손상되거나 오염될 우려가 있어 감광막(113)을 제거하지 않았다. 하지만, 와이어 본딩 이후에 윈도우 덮개로 봉합하는 공정이 진행될 경우 반도체 칩의 미러(116)가 외부로부터 차단되기 때문에, 미러(116)에 손상을 줄 인자가 거의 없어 미러(116)를 보호하고 있는 감광막(113)을 제거하는 공정을 진행한다. 다음으로 먼지나 수분이 미러(116)에 점착되는 것을 방지할 수 있는 코팅막을 형성하는 공정이 진행된다.
감광막(113)을 제거하는 공정은 베이스 기판(120)에 반도체 칩(112)이 부착된 상태로 진행되기 때문에, 취급이 용이하다. 본 발명의 실시예에서는 베이스 기판(120)에 하나의 반도체 칩(112)을 부착하여 DMD 패키지를 제조하는 공정이 개시되어 있지만, 베이스 기판에 복수개의 반도체 칩을 복수의 열로 부착하여 복수개의DMD 패키지를 동시에 제조하는 것은 본 발명의 기술적 사상의 범위를 벗어나지 않으며, 상기한 경우 복수개의 반도체 칩 상에 형성된 감광막을 일괄적으로 제거할 수 있다.
다음으로 도 15에 도시된 바와 같이 기밀 봉합 공정이 진행된다(198). 베이스 기판 상부면(121)에 형성된 반도체 칩(112)과 본딩 와이어(140)를 외부 환경으로부터 보호하기 위해서 윈도우 덮개(150)로 기밀 봉합하는 공정을 진행한다. 즉, 반도체 칩(112)이 실장된 베이스 기판(120)의 둘레에 형성된 금속 봉합 링(124)에 윈도우 덮개(150)를 열압착 방식으로 부착하여, 반도체 칩(112)이 실장된 공간을 기밀 봉합한다.
윈도우 덮개(150)는 금속 봉합 링(124)과 접하는 금속 덮개 틀(152)과 그 중심 부분에 결합된 윈도우(154)로 구성되며, 윈도우(154) 하부면의 가장자리 둘레에 반사 코팅막(156)이 코팅되어 있다. 금속 봉합 링(124)과 베이스 기판(120)은 캐버티(129)를 형성하며, 캐버티(129) 내에 위치하는 윈도우 덮개(150)의 금속 덮개 틀(152)의 하부면에는 흡습제(158)가 부착되어 있다.
금속 봉합 링(124)에 부착되는 윈도우 덮개(150)의 하부면에 본딩 와이어(140)가 접촉하여 손상되는 것을 방지하기 위해서, 베이스 기판 상부면(121)에서 윈도우 덮개(150)의 하부면 사이의 거리는 본딩 와이어(140)의 최상단보다는 낮지 않게 형성하는 것이 바람직하다.
한편, 금속 봉합 링(124)에 금속 덮개 틀(154)을 열압착 방식으로 부착할 때, 금속 덮개 틀(124)의 상부면을 통하여 열압착 수단에서 전달되는 열이 잘 전달될 수 있도록, 윈도우(154)의 측면에 부착되는 금속 덮개 틀(152) 부분에 비하여 금속 봉합 링(124)에 부착되는 금속 덮개 틀(154) 부분은 얇게 형성된다. 또한, 금속 봉합 링(124)과 금속 덮개 틀(154) 사이에 저융점 금속 접착제보다는 융점이 높지 않은 저융점 금속 접착 수단을 사용하게 되는데, 이는 저융점 금속 접착제(130)가 다시 녹아 변형되는 것을 방지하기 위해서이다.
마지막으로 도 16에 도시된 바와 같이 방열판(160)을 부착하는 공정을 진행한다(199). 즉, 기밀 봉합된 반도체 칩(112)의 구동에서 발생하는 열을 외부로 효과적으로 방출시키기 위해서, 반도체 칩(112) 아래의 베이스 기판 하부면(123)에 방열판(160)을 부착함으로써, DMD 패키지(200)의 제조 공정은 완료된다.
따라서, 본 발명은 본 발명의 기술적 사상으로부터 일탈하는 일없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에, 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안 된다. 본 발명의 범위는 특허청구범위에 의해서 나타내는 것으로서, 명세서 본문에 의해서는 아무런 구속도 되지 않는다. 다시, 특허청구범위의 균등 범위에 속하는 변형이나 변경은, 모두 본 발명의 범위 내의 것이다.
따라서, 본 발명의 제조 방법을 따르면, 웨이퍼를 개별 반도체 칩으로 분리한 이후에 감광막을 바로 제거하지 않고, 와이어 본딩이 완료된 이후에 감광막을 제거하는 공정을 진행하기 때문에, 종래에 비하여 DMD 패키지의 제조 공정을 간소화할 수 있다.
첫째, 웨이퍼를 풀 커팅 방식으로 절단함으로써, 종래의 제조 방법에 비하여 웨이퍼 절단에 따른 공정의 수를 간소화할 수 있다.
둘째, 반도체 칩의 미러가 감광막에 의해 보호된 상태로 DMD 패키지의 제조 공정(와이어 본딩 공정까지)이 진행되기 때문에, 종래의 제조 방법에 따른 1차 코팅막을 형성하는 공정을 생략할 수 잇다.
마지막으로, 종래의 와이어 본딩 이후에 진행되는 유기물을 제거하는 공정을 생략할 수 있다. 즉, 본 발명의 제조 방법에 따른 감광막을 제거하는 공정을 진행함으로써, 베이스 기판 상부면, 반도체 칩 및 본딩 와이어에 잔존하는 유기물도 함께 제거할 수 있기 때문이다.
반도체 칩의 미러가 감광막으로 보호되기 때문에, 반도체 칩 부착 공정에서 은-에폭시 접착제 대신에 솔더와 같은 저융점 금속 접착제의 사용이 가능하다. 즉, 고온에서 반도체 칩 부착 공정이 진행되더라도 감광막으로 보호된 미러가 고온에 의해 손상되는 것이 방지된다. 따라서, 저융점 금속 접착제의 사용에 따른 문제점과, 은-에폭시 접착제의 사용에 따른 문제점 예를 들면, 은-에폭시 접착제의 흡습성으로 인한 문제점과, 은-에폭시 접착제를 경화하는 과정에서 발생되는 배기가스로 인한 문제점을 해결할 수 있다.
그리고, 반도체 칩이 베이스 기판에 실장된 상태로 감광막을 제거하는 공정이 진행되기 때문에, 취급이 용이한 장점도 있다.

Claims (9)

  1. 디지털 마이크로-미러 디바이스(DMD) 패키지의 제조 방법으로,
    (a) 활성면의 중심부분에 복수개의 미러가 형성되고, 상기 미러에서 이격된 상기 활성면의 가장자리 둘레에 복수개의 전극 패드가 형성되고, 상기 미러들을 보호하기 위한 감광막이 형성된 복수개의 디지털 마이크로-미러 디바이스(DMD)용 반도체 칩이 함께 형성된 웨이퍼를 준비하는 단계와;
    (b) 상기 웨이퍼의 후면에 저융점 금속으로 금속층을 형성하는 단계와;
    (c) 상기 웨이퍼를 개별 반도체 칩으로 절단하는 단계와;
    (d) 상기 개별 반도체 칩을 베이스 기판의 상부면에 저융점 금속 접착제를 개재하여 부착하는 단계와;
    (e) 상기 개별 반도체 칩의 전극 패드와 베이스 기판을 본딩 와이어로 연결하는 단계와;
    (f) 상기 개별 반도체 칩 상의 감광막을 제거하는 단계와;
    (g) 상기 개별 반도체 칩의 활성면에 먼지나 수분이 점착되는 것을 방지하기 위해 코팅막을 형성하는 단계; 및
    (h) 상기 베이스 기판 상부면에 형성된 상기 개별 반도체 칩과 본딩 와이어를 윈도우 덮개로 봉합하는 단계;를 포함하는 것을 특징으로 하는 디지털 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
  2. 제 1항에 있어서, 상기 금속층은 Va, Au, Ni, Ag, Cu, Al, Pb, Sn, Sb, Pd 그리고 상기한 금속들의 금속화합물로 이루어진 그룹에서 선택된 저융점 금속으로 형성된 것을 특징으로 하는 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
  3. 제 1항에 있어서, 상기 베이스 기판은 세라믹 기판, 플라스틱 기판 또는 인쇄회로기판인 것을 특징으로 하는 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
  4. 제 1항에 있어서, 상기 (b) 단계는,
    (b1) 상기 웨이퍼의 후면을 연마하는 단계와;
    (b2) 상기 웨이퍼의 후면에 저융점 금속으로 금속층을 형성하는 단계;를 포함하는 것을 특징으로 하는 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
  5. 제 1항에 있어서, 상기 저융점 금속 접착제는 솔더인 것을 특징으로 하는 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
  6. 제 1항에 있어서, 상기 (h) 단계는,
    (h1) 상기 본딩 와이어로 연결된 베이스 기판의 외측 둘레에 금속 봉합 링을 개재하는 단계와;
    (h2) 상기 금속 봉합 링의 상부에 윈도우 덮개를 붙여 상기 반도체 칩이 실장된 부분을 기밀 봉합하는 단계;를 포함하며,
    상기 베이스 기판의 상부면에서 상기 윈도우 덮개의 하부면 사이가 상기 본딩 와이어의 최상단보다는 적어도 높게 형성된 것을 특징으로 하는 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
  7. 제 6항에 있어서, 상기 윈도우 덮개는,
    상기 금속 봉합 링에 대응되는 위치에 형성되는 금속 덮개 틀과;
    상기 금속 덮개 틀에 부착된 윈도우와;
    상기 반도체 칩의 외측에 대응되는 상기 상부면 둘레에 형성된 반사 코팅막; 및
    상기 반사 코팅막에 부착된 흡습제;를 포함하는 것을 특징으로 하는 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
  8. 제 1항에 있어서, 상기 (h) 단계 이후에 상기 베이스 기판의 하부면에 방열판을 부착하는 단계를 더 포함하는 것을 특징으로 하는 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
  9. 제 1항에 있어서, 상기 (h) 단계의 윈도우 덮개로 봉합하는 공정의 온도는 상기 (d) 단계의 반도체 칩 부착 온도보다 높지 않은 온도에서 진행되는 것을 특징으로 하는 마이크로-미러 디바이스(DMD) 패키지의 제조 방법.
KR1020000024951A 2000-05-10 2000-05-10 디지털 마이크로-미러 디바이스 패키지의 제조 방법 Expired - Fee Related KR100332967B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000024951A KR100332967B1 (ko) 2000-05-10 2000-05-10 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US09/847,620 US6720206B2 (en) 2000-05-10 2001-05-02 Method for manufacturing digital micro-mirror device (DMD) packages
US10/761,835 US20040150083A1 (en) 2000-05-10 2004-01-20 Method for manufacturing digital micro-mirror device (DMD)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000024951A KR100332967B1 (ko) 2000-05-10 2000-05-10 디지털 마이크로-미러 디바이스 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010103891A KR20010103891A (ko) 2001-11-24
KR100332967B1 true KR100332967B1 (ko) 2002-04-19

Family

ID=19668340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000024951A Expired - Fee Related KR100332967B1 (ko) 2000-05-10 2000-05-10 디지털 마이크로-미러 디바이스 패키지의 제조 방법

Country Status (2)

Country Link
US (2) US6720206B2 (ko)
KR (1) KR100332967B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6816375B2 (en) * 2001-08-03 2004-11-09 Texas Instruments Incorporated Heat sink attachment
US7127793B2 (en) * 2002-04-24 2006-10-31 Fuji Photo Film Co., Ltd. Method of producing solid state pickup device
US7163838B2 (en) * 2002-07-22 2007-01-16 Texas Instruments Incorporated Method and apparatus for forming a DMD window frame with molded glass
US7023605B2 (en) * 2003-03-24 2006-04-04 Memphis Eye & Cataract Associates Ambulatory Surgery Center Digital micromirror device having a window transparent to ultraviolet (UV) light
CN100548097C (zh) * 2003-06-02 2009-10-07 富可视公司 数字微镜装置安装系统
US7203394B2 (en) * 2003-07-15 2007-04-10 Rosemount Aerospace Inc. Micro mirror arrays and microstructures with solderable connection sites
US8619352B2 (en) * 2003-07-29 2013-12-31 Silicon Quest Kabushiki-Kaisha Projection display system using laser light source
US8194305B2 (en) * 2003-11-01 2012-06-05 Silicon Quest Kabushiki-Kaisha Package for micromirror device
US7397067B2 (en) 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
US20050266592A1 (en) * 2004-05-28 2005-12-01 Intersil Americas, Inc. Method of fabricating an encapsulated chip and chip produced thereby
US20050266602A1 (en) * 2004-05-28 2005-12-01 Intersil Americas, Inc. Encapsulated chip and method of fabrication thereof
KR100626380B1 (ko) * 2004-07-14 2006-09-20 삼성전자주식회사 반도체 패키지
KR100722617B1 (ko) * 2004-10-08 2007-05-28 삼성전기주식회사 광변조기 모듈 패키지 구조
KR100772039B1 (ko) * 2004-12-24 2007-10-31 엘지전자 주식회사 스캐닝 마이크로미러 패키지 및 그 제조 방법과, 이를사용한 광 스캐닝 장치
DE102005036824A1 (de) * 2005-08-04 2007-03-29 Siemens Ag Chipmodul zum Einbau in Sensorchipkarten für fluidische Anwendungen sowie Verfahren zur Herstellung eines derartigen Chipmoduls
US7848002B2 (en) * 2006-12-26 2010-12-07 Silicon Quest Kabushiki-Kaisha Method for aligning die to substrate
JP2008258541A (ja) * 2007-04-09 2008-10-23 Nec Electronics Corp 半導体装置及びその製造方法
US8237271B2 (en) * 2007-06-19 2012-08-07 International Business Machines Corporation Direct edge connection for multi-chip integrated circuits
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
CN103197414B (zh) * 2013-03-26 2014-01-08 北京大学 一种基于电镀工艺的静电驱动式微型扭转器件及其制备方法
JP6520299B2 (ja) * 2015-03-27 2019-05-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
JP6682976B2 (ja) * 2016-04-15 2020-04-15 株式会社Ｊｖｃケンウッド 光デバイス
US9971147B2 (en) 2016-09-26 2018-05-15 Xerox Corporation Integrated micro-channel heatsink in DMD substrate for enhanced cooling capacity
US10629515B2 (en) * 2016-12-20 2020-04-21 Xerox Corporation System and method for cooling digital mirror devices
FR3097978B1 (fr) * 2019-06-28 2021-06-25 Valeo Vision Module optique comprenant une matrice de micro-miroirs

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521597A (ja) * 1991-07-15 1993-01-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH07153823A (ja) * 1993-06-24 1995-06-16 Texas Instr Inc <Ti> Ｄｍｄｓ（ディジタル式微小鏡素子）の鋸断後のウェファ同等処理
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
KR19980039491A (ko) * 1996-11-27 1998-08-17 김광호 다이 어태치를 위한 솔더 도금 방법
JPH10223975A (ja) * 1997-02-12 1998-08-21 Fuji Xerox Co Ltd 面発光型半導体レーザ装置およびその製造方法
KR19990059029A (ko) * 1997-12-30 1999-07-26 김규현 반도체패키지의 제조 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617348A (en) * 1969-10-15 1971-11-02 Motorola Inc Method and apparatus for the evaporation of chromium-silver
JPS56115548A (en) * 1980-02-19 1981-09-10 Mitsubishi Electric Corp Isolating method of semiconductor wafer
JPS5762539A (en) * 1980-10-01 1982-04-15 Hitachi Ltd Mounting method for semiconductor element
JPS59198714A (ja) * 1983-04-26 1984-11-10 Fujitsu Ltd 半導体素子の製造方法
JPH0793329B2 (ja) * 1987-03-10 1995-10-09 日本鉱業株式会社 半導体ペレツトの固定方法
JP2501835B2 (ja) * 1987-08-25 1996-05-29 昭和電工株式会社 金属質接着材料
JPH0239442A (ja) * 1988-07-28 1990-02-08 Nec Corp 半導体装置の製造方法
US5050040A (en) * 1988-10-21 1991-09-17 Texas Instruments Incorporated Composite material, a heat-dissipating member using the material in a circuit system, the circuit system
US5037778A (en) * 1989-05-12 1991-08-06 Intel Corporation Die attach using gold ribbon with gold/silicon eutectic alloy cladding
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
JP2665062B2 (ja) * 1991-02-12 1997-10-22 三菱電機株式会社 半導体装置の製造方法
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5293511A (en) * 1993-03-16 1994-03-08 Texas Instruments Incorporated Package for a semiconductor device
US5435876A (en) * 1993-03-29 1995-07-25 Texas Instruments Incorporated Grid array masking tape process
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5516728A (en) * 1994-03-31 1996-05-14 At&T Corp. Process for fabircating an integrated circuit
US5458716A (en) * 1994-05-25 1995-10-17 Texas Instruments Incorporated Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5610438A (en) * 1995-03-08 1997-03-11 Texas Instruments Incorporated Micro-mechanical device with non-evaporable getter
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
JP3207738B2 (ja) * 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
EP0794616B1 (en) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
US5936758A (en) * 1996-04-12 1999-08-10 Texas Instruments Incorporated Method of passivating a micromechanical device within a hermetic package
US5856911A (en) * 1996-11-12 1999-01-05 National Semiconductor Corporation Attachment assembly for integrated circuits
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
US6063696A (en) * 1997-05-07 2000-05-16 Texas Instruments Incorporated Method of reducing wafer particles after partial saw using a superhard protective coating
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6005649A (en) * 1998-07-22 1999-12-21 Rainbow Displays, Inc. Tiled, flat-panel microdisplay array having visually imperceptible seams
US6476886B2 (en) * 1999-02-15 2002-11-05 Rainbow Displays, Inc. Method for assembling a tiled, flat-panel microdisplay array
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6188814B1 (en) * 1999-08-03 2001-02-13 Lucent Technologies Inc. Packaged microelectromechanical devices and systems
TW415056B (en) * 1999-08-05 2000-12-11 Siliconware Precision Industries Co Ltd Multi-chip packaging structure
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
US6541832B2 (en) * 2000-01-31 2003-04-01 Texas Instruments Incorporated Plastic package for micromechanical devices
US6507082B2 (en) * 2000-02-22 2003-01-14 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6542282B2 (en) * 2000-12-29 2003-04-01 Texas Instruments Incorporated Post metal etch clean process using soft mask

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521597A (ja) * 1991-07-15 1993-01-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH07153823A (ja) * 1993-06-24 1995-06-16 Texas Instr Inc <Ti> Ｄｍｄｓ（ディジタル式微小鏡素子）の鋸断後のウェファ同等処理
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
KR19980039491A (ko) * 1996-11-27 1998-08-17 김광호 다이 어태치를 위한 솔더 도금 방법
JPH10223975A (ja) * 1997-02-12 1998-08-21 Fuji Xerox Co Ltd 面発光型半導体レーザ装置およびその製造方法
KR19990059029A (ko) * 1997-12-30 1999-07-26 김규현 반도체패키지의 제조 방법

Also Published As

Publication number Publication date
US6720206B2 (en) 2004-04-13
KR20010103891A (ko) 2001-11-24
US20040150083A1 (en) 2004-08-05
US20010041381A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
KR100332967B1 (ko) 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US8211750B2 (en) Semiconductor device comprising light-emitting element and light-receiving element, and manufacturing method therefor
JP4151164B2 (ja) 半導体装置の製造方法
US7129576B2 (en) Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US6781244B2 (en) Electrical die contact structure and fabrication method
US7557437B2 (en) Fan out type wafer level package structure and method of the same
US7154053B2 (en) Optoelectronic package with wire-protection lid
JP2008047914A (ja) 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
JPH10321631A (ja) 半導体装置およびその製造方法
JPH07115096A (ja) バンプ電極
JPH10112447A (ja) 不連続絶縁層領域を有する半導体集積回路素子及びその製造方法
JP4452235B2 (ja) パッケージ構造とその製造方法
JP4636096B2 (ja) 半導体装置およびその製造方法
WO2011081130A1 (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
JP2004079685A (ja) 半導体装置の製造方法
KR100233866B1 (ko) 풀립칩용 반도체 칩의 구조와 그 제조 방법
JP2001196331A (ja) チップサイズパッケージの製造方法
KR20010004033A (ko) 칩 사이즈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment
PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment
PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160404

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160404