KR100320449B1 - Interference discrimination device of NCC adjacent channel in high definition receiver - Google Patents
Interference discrimination device of NCC adjacent channel in high definition receiver Download PDFInfo
- Publication number
- KR100320449B1 KR100320449B1 KR1019940034720A KR19940034720A KR100320449B1 KR 100320449 B1 KR100320449 B1 KR 100320449B1 KR 1019940034720 A KR1019940034720 A KR 1019940034720A KR 19940034720 A KR19940034720 A KR 19940034720A KR 100320449 B1 KR100320449 B1 KR 100320449B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- ntsc
- slicer
- interference
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
Abstract
본 발명은 고선명 티브이 수상기(HDTV)의 수신부에 관한 것으로서 특히, 8VSB GA 전송 시스템에서, 현존하는 엔티에스씨(NTSC) 방송의 인접 채널의 간섭 존재 유무를 판단하여 디코더(Viterbi Decoder)를 옵티멀 패스(Optimal Path)를 사용할 것인지, 아니면 파셜 패스(Partial Path)를 사용할 것인지를 결정하는 신호를 발생시키는 회로이다.The present invention relates to a receiver of a high-definition TV receiver (HDTV), and more particularly, in an 8VSB GA transmission system, by determining whether there is interference in an adjacent channel of an existing NTSC broadcast, an optical path of a decoder (Viterbi Decoder) is determined. The circuit generates a signal for determining whether to use an optimal path or a partial path.
종래의 NTSC인접 채널 간섭의 존재 유무 판별회로는 NTSC 인접 채널의 간섭 존재 유무를 판단하는데 있어서, NTSC리젝션 필터와 10비트 감산기 2개, 제곱기 2개, 적분기 2개, 에너지 검출기 등을 사용하기 때문에 그 회로 구성이 복잡한 단점이 있다.Conventional NTSC adjacent channel interference discrimination circuit uses an NTSC rejection filter, two 10-bit subtractors, two squarers, two integrators, and an energy detector to determine the presence or absence of interference in adjacent NTSC channels. Therefore, the circuit configuration has a complicated disadvantage.
본 발명은 포스트 콤필터(2)와, 멀티플렉서(4)와, 포스트 콤필터링 되지 않은 디지탈 데이타의 양(+)수 또는 음수(-)를 판정하는 슬라이서(30)와, 포스트 콤필터(2)의 출력을 기준값 범위와 비교하는 슬라이서(31)와, 슬라이서(31) 출력 절대값을 발생하는 MSB리젝션부(32)와, MSB리젝션부(32)의 출력 엔코더(33)와, 프레임 동기 패턴 발생부(34)와, 슬라이서(30)의 출력 및 엔코더(33)의 출력과 패턴 발생부(34)의 차를 각각 출력하는 게이트회로(35)(36)와, 게이트회로(35)(36)출력의 적분기(37)(38)와, 적분기(37)(38)의 출력을 감산하는 감산기(39)와, 산기(39)의 출력값의 부호를 검출하여 상기 멀티플렉서(4)를 제어하는 부호 검출기(40)로 구성된 NTSC 인접 채널의 간섭 판별장치로서,The present invention provides a post comb filter (2), a multiplexer (4), a slicer (30) for determining a positive or negative number of uncompressed digital data, and a post comb filter (2). A slicer 31 for comparing the output of the output to a reference value range, an MSB rejection unit 32 for generating an absolute value of the slicer 31, an output encoder 33 of the MSB rejection unit 32, and frame synchronization Gate circuits 35 and 36 and gate circuits 35 for outputting the pattern generator 34, the output of the slicer 30, the output of the encoder 33, and the difference between the pattern generator 34, respectively. 36. The integrators 37 and 38 of the output, the subtractor 39 for subtracting the outputs of the integrators 37 and 38, and the sign of the output value of the diffuser 39 are detected to control the multiplexer 4. An interference discrimination apparatus of an NTSC adjacent channel composed of a sign detector 40,
10비트의 심볼 데이타를 모두 사용하여 처리하는 G.A. 방식을 배제하고, 1비트의 데이타 비교를 통해 NTSC 간섭 유무를 판단할 수 있게 하여 회로 구성을 간소화한 회로이다.G.A. processing using all 10-bit symbol data This circuit simplifies the circuit configuration by eliminating the method and enabling the determination of NTSC interference through 1-bit data comparison.
Description
본 발명은 고선명 티브이 수상기(HDTV)의 수신부에 관한 것으로서 특히, 8VSB GA(Grand Alliance) 전송 시스템-NTSC방송에서 사용하지 않는 채널인 터부(taboo)채널을 사용하도록 규정된 전송 시스템-에서 현존하는엔티에스씨(NTSC) 방송의 인접 채널의 존재 유무를 판단하여 디코더(Viterbi Decoder)를 옵티멀 패스(Optimal Path)를 사용할 것인지, 아니면 파셜 패스(Partial Path)를 사용할 것인지를 결정하는 신호를 발생시키는 회로-고선명 티브이 수상기(HDTV)에서 엔티에스씨(NTSC) 인접 채널의 간섭 판별장치에 관한 것이다.The present invention relates to a receiver of a high-definition TV receiver (HDTV), and is particularly present in the 8VSB Grand Alliance (GA) transmission system-a transmission system defined to use a tabo channel, which is a channel not used in NTSC broadcasting. A circuit that determines whether there is an adjacent channel of a NTSC broadcast and generates a signal for determining whether to use an optical path or a partial path for a decoder (Viterbi Decoder)- The present invention relates to an interference discrimination apparatus of an NTSC adjacent channel in a high definition TV receiver (HDTV).
제 1 도는 HDTV의 수신부 회로 구성을 나타낸 블록 구성도로서, 수신된 아날로그 방송신호를 디지탈 신호로 변환하는 아날로그 디지탈 변환기(1)와, 상기 아날로그 디지탈 변환기(1)에서 출력된 디지탈 신호에서 NTSC신호의 반송파신호를 제거하는 포스트 콤필터(2)와, 상기 아날로그 디지탈 변환기(1)의 출력과 콤필터(2)의 출력을 입력받아 NTSC인접 채널의 존재 유무를 판별하고, 판별된 결과에 따라 멀티플렉서(4)를 전환 제어하는 인접채널 간섭 판별기(3)와, 상기 인접채널 간섭 판별기(3)의 제어를 받아 아날로그 디지탈 변환기(1)의 출력이나 콤필터(2)의 출력을 선택하여 등화기(5)에 공급하는 멀티플렉서(4)와, 상기 멀티플렉서(4)에서 출력된 신호를 등화증폭하는 등화기(5)와, 상기 등화기(5)에서 출력된 신호를 옵티멀 처리하는 옵티멀 패스부(6)와, 상기 등화기(5)에서 출력된 신호를 파샬 응답 처리하는 파샬 패스부(7)와, 상기 인접채널 간섭 판별기(3)의 제어를 받아 상기 옵티멀 패스부(6)의 출력 또는 파샬 패스부(7)의 출력을 선택하는 멀티플렉서(8)로 구성된다.1 is a block diagram showing a circuit configuration of a receiver of an HDTV, wherein an analog digital converter (1) converts a received analog broadcast signal into a digital signal, and an NTSC signal in the digital signal output from the analog digital converter (1). A post comb filter (2) for removing a carrier signal, the output of the analog digital converter (1) and the output of the comb filter (2) are input to determine the presence or absence of an NTSC adjacent channel, and the multiplexer ( 4) and the output of the analog digital converter 1 or the output of the comb filter 2 under the control of the adjacent channel interference discriminator 3 and the output of the comb filter 2 under the control of the adjacent channel interference discriminator 3. A multiplexer (4) supplied to (5), an equalizer (5) for equalizing and amplifying a signal output from the multiplexer (4), and an optical path section for performing an optical process on the signal output from the equalizer (5) ( 6) And above, etc. A partial pass unit 7 for parsing the signal output from the device 5 and the output of the optical path unit 6 or the partial path unit 7 under the control of the adjacent channel interference discriminator 3. It consists of a multiplexer 8 for selecting the output of.
그리고, 상기 포스트 콤필터(2)는 입력 신호를 12심볼 지연시키는 지연기(2a)와, 입력 신호에서 상기 지연기(2a)로 지연된 신호를 감산하여 출력하는 감산기(2b)로 구성된다.The post comb filter 2 is composed of a delayer 2a for delaying the input signal by 12 symbols and a subtractor 2b for subtracting and outputting the delayed signal from the input signal to the delayer 2a.
상기한 구성의 수신부에서는, NTSC 인접 채널 간섭이 없을때에는 수신단에서 포스트 콤필터(Post Comb Filter)(2)를 통과하지 않은 신호를 등화기(5)에 전달하고, 디코더(Viterbi Decoder)를 옵티멀 패스부(Optimal Path)(6)로 사용하여, NTSC인접 채널 간섭이 존재할 때에는 아날로그 디지탈 변판기(1)에서 출력되는 신호로부터 콤필터(2)를 거쳐 NTSC신호중 중요 요소인 반송파(Visual Carrier, Chrominance Sub Carrier, Aural Carrier)를 제거한 신호를 등화기(5)에 전달하고, 디코더를 파샬 응답 패스부(Partial Response Path)(7)로 사용하게 되는데, 이러한 동작을 살펴보면 다음과 같다.In the receiver having the above-described configuration, when there is no NTSC adjacent channel interference, the receiver transmits a signal that does not pass through the Post Comb Filter 2 to the equalizer 5, and passes a decoder (Viterbi Decoder) to the optical path. Used as an Optimal Path (6), when there is NTSC adjacent channel interference, a carrier wave (Visual Carrier, Chrominance Sub), which is an important element of NTSC signal, is passed through the comb filter (2) from the signal output from the analog digital converter 1 The signal from which Carrier and Aural Carrier are removed is transmitted to the equalizer 5, and the decoder is used as the partial response path 7. The operation is as follows.
아날로그 디지탈 변환기(1)는 입력된 아날로그 수신 선호를 디지탈 신호로 변환하여 출력하고, 여기서 출력된 10비트의 디지탈 신호는 포스트 콤필터(Post Comb Filter)(2)와 멀티플렉서(4)로 입력된다.The analog digital converter 1 converts an input analog reception preference into a digital signal and outputs the digital signal of 10 bits, which is input to a post comb filter 2 and a multiplexer 4.
포스트 콤필터(2)는 NTSC신호중 중요 요소인 반송파(Visual Carrier, Chrominance Sub Carrier, Aural Carrier)를 제거해서 멀티플렉서(4)와 인접채널 간섭 판별기(3)로 입력해준다.The post comb filter 2 removes an important component of the NTSC signal (Visual Carrier, Chrominance Sub Carrier, Aural Carrier) and inputs the multiplexer (4) and the adjacent channel interference discriminator (3).
즉, 포스트 콤필터(2)는 10비트의 입력을 받아 l2심볼(Symbol) 지연기(2a)에서 12심볼 지연시킨 신호를 10비트 감산기(2b)에 입력해주고, 감산기(2b)는 현재 입력된 신호에서 12심볼 이전의 신호를 감산하여 연산 결과인 11비트의 값에서 MSB 10비트만을 출력한다.That is, the post comb filter 2 receives a 10-bit input and inputs a signal delayed by 12 symbols from the l2 symbol delayer 2a to the 10-bit subtractor 2b, and the subtractor 2b is currently input. By subtracting the signal before 12 symbols from the signal, only the MSB 10 bits are output from the 11-bit value.
인접채널 간섭 판별기(3)는 NTSC 인접 채널의 간섭 존재 유무를 판별하여 간섭이 없는 경우에는 제어신호를 '0'으로 출력하여 멀티플렉서(4)가 콤필터(2)를 통과하지 않은 신호를 선택하여 등화기(5)에 전달하도록 하고, 또한 멀티플렉서(8)에도 제어신호를 '0'으로 공급하여 멀티플렉서(8)가 등화기(5)와 옵티멀 패스부(6)를 통과한 신호를 출력하도록 한다.The adjacent channel interference discriminator 3 determines whether there is interference in the NTSC neighbor channel and, when there is no interference, outputs a control signal as '0' to select a signal that the multiplexer 4 does not pass through the comb filter 2. To the equalizer 5 and to supply the control signal to the multiplexer 8 as a '0' so that the multiplexer 8 outputs the signal passed through the equalizer 5 and the optical path part 6. do.
그러나, 인접 채널 간섭이 있는 경우에는 판별기(3)에서 제어신호를 '1'로 출력하여 멀티플렉서(4)가 포스트 콤필터(2)를 통과한 신호를 선택하여 등화기(5)에 전달하도록 하고, 또한 멀티플렉서(8)에도 제어신호를 '1'로 공급하여 멀티플렉서(8)가 등화기(5)와 파샬 응답 패스부(7)를 통과한 신호를 출력하도록 한다.However, if there is adjacent channel interference, the discriminator 3 outputs the control signal as '1' so that the multiplexer 4 selects the signal passed through the post comb filter 2 and transmits it to the equalizer 5. In addition, the control signal is also supplied to the multiplexer 8 so that the multiplexer 8 outputs the signal passed through the equalizer 5 and the partial response path unit 7.
도면 제 2 도에 상기 인접채널 간섭 판별기(3)의 회로 구성을 도시하였다.2 shows a circuit configuration of the adjacent channel interference discriminator 3.
제 2 도에 도시한 바와같이 종래의 NTSC 인접채널 간섭 존재 유무 판별을 실행하는 회로는, 수신 1채널 데이타 신호에서 기준 패턴을 감산하는 감산기(3a)와, 상기 감산기(3a)의 출력을 제곱하는 제곱기(3b)와, 상기 제곱기(3b)의 출력을 적분하는 적분기(3c)와, 상기 기준 패턴 신호로부터 채널 잡음을 제거하는 NTSC 리젝션 필터(3d)와, 상기 포스트 콤필터(2)의 출력에서 상기 필터(3d)의 출력을 감산하는 감산기(3e)와, 상기 감산기(3e)의 출력을 제곱하는 제곱기(3f)와, 상기 제곱기(3f)의 출력을 적분하는 적분기(3g)와, 상기 적분기(3c)(3g)의 출력을 비교하여 에너지가 작은것을 선택하도륵 멀티플렉서(4)(8)에 제어신호를 출력하는 에너지 검출기(3h)로 구성되며, 그 동작을 살펴보면 다음과 같다.As shown in FIG. 2, the conventional circuit for determining the presence or absence of NTSC adjacent channel interference includes a subtractor 3a which subtracts a reference pattern from a received 1 channel data signal and squares the output of the subtractor 3a. A squarer 3b, an integrator 3c that integrates the output of the squarer 3b, an NTSC rejection filter 3d that removes channel noise from the reference pattern signal, and the post comb filter 2 A subtractor 3e that subtracts the output of the filter 3d from the output of a squarer, a squarer 3f that squares the output of the subtractor 3e, and an integrator 3g that integrates the output of the squarer 3f. ) And an energy detector (3h) for outputting a control signal to the multiplexer (4) (8) to compare the output of the integrator (3c) (3g) to select the one with the smallest energy. Same as
데이타 필드 동기(Data Field Sync)에 있는 기준 패턴(Reference Pattern)을 송신단과 같은 데이타로 수신단에서 발생시켜 만든 기준 패턴을 감산기(3a)가 수신 1채널 데이타 신호에서 감산하여 수신된 1채널 신호와 수신단에서 발생한 기준 신호의 차를 구하여 출력하고, 이 감산된 신호는 제곱기(3b)에서 제곱된 후 한주기 동안 적분기(3c)에서 더해져서 에너지 검출기(3h)에 입력된다.The received subchannel 3a subtracts the received subchannel data signal from the subchannel received by the subtractor 3a by generating a reference pattern in the data field sync from the receiving end with the same data as the transmitting end. The difference between the reference signals generated at < RTI ID = 0.0 >, < / RTI >
그리고, NTSC 리젝션 필터(Rejection Filter)(3a)는 기준 패턴 신호에서 채널 잡음을 제거하여 채널 잡음이 첨가되지 않은 신호를 출력하여 감산기(3e)에 입력하고, 감산기(3e)는 포스트 콤필터(2)의 출력에서 상기 필터(3a)의 출력을 감산하여 제곱기(3f)에 입력한다.The NTSC rejection filter 3a removes the channel noise from the reference pattern signal, outputs a signal to which the channel noise is not added, and inputs it to the subtractor 3e, and the subtractor 3e is a post comb filter ( The output of the filter 3a is subtracted from the output of 2) and input to the squarer 3f.
제곱기(3f)는 감산기(3e)의 출력을 제곱하고, 적분기(3g)는 제곱기(3f)의 출력을 한 주기 동안 더하여 에너지 검출기(3h)에 입력한다.The squarer 3f squares the output of the subtractor 3e, and the integrator 3g adds the output of the squarer 3f for one period and inputs it to the energy detector 3h.
에너지 검출기(Minimum Energy Detector)(3h)는 두개의 적분기(3c)(3g)출력을 비교하여 에너지가 작은 것을 멀티플렉서(4)(8)에서 선택하도록 '0' 또는 '1'의 제어신호를 출력함으로써, 상기 제 1 도에서 설명한 바와같은 수신단 신호 처리 경로를 적절하게 선택하도록 하는 것이다.The minimum energy detector 3h compares the outputs of the two integrators 3c and 3g and outputs a control signal of '0' or '1' so that the multiplexer 4 or 8 selects the one with the lowest energy. Thus, the receiver signal processing path as described in FIG. 1 is appropriately selected.
그러나 G.A.에서 제안한 방법(장치)는 NTSC 인접 채널의 간섭 존재 유무를 판단하는데, NTSC리젝션 필터와 10비트 감산기 2개, 제곱기 2개, 적분기 2개, 에너지 검출기 등을 사용하기 때문에 그 회로 구성이 복잡한 단점이 있다.However, the method proposed by the GA determines the presence or absence of interference in the NTSC adjacent channel, since it uses the NTSC rejection filter, two 10-bit subtractors, two squarers, two integrators, and an energy detector. This is a complex disadvantage.
본 발명은 10비트의 심볼 데이타를 모두 사용하여 처리하는 G.A. 방식을 배제하고, 1비트의 데이타 비교를 통해 NTSC 간섭 유무를 판단할 수 있게 하여 회로 구성을 간소화한 고선명 티브이 수상기(HDTV)에서 엔티에스씨(NTSC) 인접 채널의 간섭 판별장치를 제공함을 목적으로 한다.The present invention deals with G.A. processing using all 10-bit symbol data. The purpose of this invention is to provide interference discrimination apparatus for NTSC adjacent channels in high definition TV receivers (HDTV), which simplifies the circuit configuration by eliminating the method and enabling the determination of the presence of NTSC interference through 1-bit data comparison. do.
도면 제 3 도에 본 발명의 간섭 판별 장치 회로구성을 도시하였다.Figure 3 shows the circuit arrangement of the interference discrimination apparatus of the present invention.
제 3 도에 도시한 바와같이 본 발명의 고선명 티브이 수상기(HDTV)에서 엔티에스씨(NTSC) 인접 채널의 간섭 판별장치는,As shown in FIG. 3, in the high definition TV receiver (HDTV) of the present invention, an interference discrimination apparatus of an adjacent channel of NTSC (NTSC),
수신 채널의 디지탈 데이타에서 NTSC 반송파를 제거하여 출력하는 포스트 콤필터(2)와, 상기 콤필터(2)를 거친 신호 또는 콤필터(2)를 거치지 않은 수신 데이타를 선택하여 옵티멀 패스 또는 파샬 응답 패스로 출력해주는 멀티플렉서(4)와, 상기 수신 채널의 디지탈 데이타가 양(+)수인가 또는 음수(-)인가를 비교 판단하여 출력하는 제 1 슬라이서(Slicer)(30)와, 상기 포스트 콤필터(2)의 출력 데이타를 소정의 기준값 범위와 비교하여 비교 결과를 출력하는 제 2 슬라이서(31)와, 상기 제 2 슬라이서(31)의 출력을 절대값으로 변환시켜 출력하는 MSB리젝션부(MSB Rejection)(32)와, 상기 MSB리젝션부(32)의 출력을 엔코딩하는 엔코더(Differential Encoder)(33)와, 프레임 동기 패턴을 발생하는 패턴 발생부(34)와, 상기 제 1 슬라이서(30)의 출력과 상기 패턴 발생부(34)의 출력 패턴을 비교하여 그 차를 출력하는 제 1 게이트회로(35)와, 상기 패턴 발생부(34)의 출력 패턴과 상기 엔코더(33)의 출력을 비교하여 그 차를 출력하는 제 2 게이트회로(36)와, 상기 제 1 게이트회로(35)의 출력을 더해주는 제 1 적분기(37)와, 상기 제 2 게이트회로(36)의 출력을 더해주는 제 2 적분기(38)와, 상기 제 2 적분기(38)의 출력에서 상기 제 1 적분기(37)의 출력을 감산하는 감산기(39)와, 상기 감산기(39)의 출력값의 부호를 검출하여 상기 멀티플렉서(4)를 제어하는 부호 검출기(40)로 구성된 것으로서, 그 동작을 살펴보면 다음과 같다.An optical path or partial response path is selected by selecting a post comb filter (2) for removing and outputting an NTSC carrier from digital data of a reception channel, and receiving data not passing through the comb filter (2) or a signal passing through the comb filter (2). A multiplexer (4) for outputting a signal, a first slicer (30) for comparing and determining whether the digital data of the reception channel is positive (+) or negative (-), and the post comb filter ( A second slicer 31 for comparing the output data of 2) with a predetermined reference value range and outputting a comparison result, and an MSB rejection unit for converting the output of the second slicer 31 to an absolute value and outputting the absolute value; 32, an encoder 33 for encoding the output of the MSB rejection unit 32, a pattern generator 34 for generating a frame synchronization pattern, and the first slicer 30 And the output pattern of the pattern generator 34 In contrast, the first gate circuit 35 outputting the difference, the second gate circuit 36 comparing the output pattern of the pattern generator 34 and the output of the encoder 33, and outputting the difference; A first integrator 37 for adding an output of the first gate circuit 35, a second integrator 38 for adding an output of the second gate circuit 36, and an output of the second integrator 38. A subtractor 39 for subtracting the output of the first integrator 37 and a sign detector 40 for detecting the sign of the output value of the subtractor 39 to control the multiplexer 4 Looking at it as follows.
포스트 콤필터(2)는 전단의 아날로그 디지탈 변환기(1)에서 출력되는 디지탈수신 신호의 NTSC신호중 중요 요소인 반송파(Visual Carrier, Chrominance Sub Carrier, Aural Carrier)를 제거해서 출력한다.The post comb filter 2 removes and outputs a carrier (Visual Carrier, Chrominance Sub Carrier, Aural Carrier), which is an important element, among the NTSC signals of the digital reception signal output from the analog digital converter (1).
멀티플렉서(4)는 NTSC인접 채널의 간섭 존재 유무에 따라 포스트 콤필터(2)를 거친 신호나 포스트 콤필터(2)를 거치지 않은 신호를 선택하여 후단의 옵티멀 패스부(6) 또는 파샬 응답 패스부(7)로 적절하게 공급해 준다(상기 제 1 도의 도면 및 동작 설명 참조)The multiplexer 4 selects a signal passing through the post comb filter 2 or a signal not passing through the post comb filter 2 according to the presence or absence of interference of the NTSC neighboring channel, and thus, an optical path part 6 or a partial response path part of the rear stage. Supply appropriately to (7) (refer to the drawing and operation description of FIG. 1 above).
이러한 수신단 신호 처리 경로의 적절한 선택은 본 발명의 고선명 티브이 수상기(HDTV)에서 엔티에스씨(NTSC) 인접 채널의 간섭 판별장치에 의하여 다음과같이 수행된다.The appropriate selection of the receiver signal processing path is performed by the interference discrimination apparatus of the NTSC adjacent channel in the high definition TV receiver (HDTV) of the present invention as follows.
먼저, 제 1 슬라이서(30)는 수신 채널의 디지탈 신호를 입력받아 입력된 신호가 '0'보다 크면(양수) '1'을 출력하고, '0'보다 작으면(음수) '0'을 출력한다.First, the first slicer 30 receives a digital signal of a reception channel and outputs '1' if the input signal is greater than '0' (positive) and outputs '0' if less than '0' (negative). do.
즉, 제 1 슬라이서(30)의 입력(x)과 출력(y)에 대하여, x>0 이면 y=1, x<0 이면 y=0 으로 비교 판단의 결과를 출력해서 제 1 게이트 회로(35)의 일측에 입력해준다.That is, the result of the comparison judgment is output to the input (x) and the output (y) of the first slicer (30) with y = 1 if x> 0 and y = 0 if x <0, so that the first gate circuit 35 Enter on one side of).
한편, 제 2 슬라이서(31)는 포스트 콤필터(2)에서 출력된 데이타 신호를 입력받아 이 데이타값을 일정의 기준 범위값과 비교하여 비교 결과를 출력한다.On the other hand, the second slicer 31 receives the data signal output from the post comb filter 2 and compares the data value with a predetermined reference range value and outputs a comparison result.
즉, 제 2 슬라이서(31)의 입력(x)과 출력(y)에 대하여, 90<x 이면 y=1, -90<x<90 이면 y=0, x<-90 이면 y=-1로 비교 판단의 결과를 출력한다.That is, with respect to the input (x) and the output (y) of the second slicer (31), y = 1 for 90 <x, y = 0 for -90 <x <90, and y = -1 for x <-90. Output the result of the comparison judgment.
제 2 슬라이서(31)에서 출력된 신호는 MSB리젝션부(32)에 입력되고, MSB리젝션부(32)는 입력(x)과 출력(y)에 대하여, x=+1 이면 y=1, x=-1 이면 y=1, x=0 이면y=0 으로 출력하여 이 출력값을 엔코더(33)에 입력한다.The signal output from the second slicer 31 is input to the MSB rejection unit 32, and the MSB rejection unit 32 is y = 1 when x = + 1 with respect to the input (x) and the output (y). If x = -1, y = 1, and if x = 0, y = 0, and this output value is input to the encoder 33.
그런데, MSB리젝션부(32)의 출력은 수신된 신호를 제 1 슬라이서(30)를 통과시키고 난후 디퍼렌샬 디코딩(Differential Decoding)한 것과 동일한 효과를 가지기 때문에 디코딩의 효과를 상쇄하기 위하여 엔코더(Differential Encoder)(33)를 통과시켜 준다.However, since the output of the MSB rejection unit 32 has the same effect as the differential decoding after passing the received signal through the first slicer 30, it is necessary to offset the effect of the decoding. Pass the Encoder (33).
엔코더(33)는 MSB리젝션부(32)의 출력을 모듈로(Modulo)2 가산기(33a)에 입력시키고, 모듈로2 가산기(33a)의 출력을 제 2 게이트 회로(36)에 입력시키며, 또한 모듈로2 가산기(33a)의 출력을 l2심볼 지연기(33b)에 입력시켜, 지연기(33b)에서 l2심볼 지연된 신호를 모듈로2 가산기(33a)에 입력시켜 상기 리젝션부(32)의 출력에 가산되게 한다.The encoder 33 inputs the output of the MSB rejection unit 32 to the Modulo 2 adder 33a, inputs the output of the Modulo 2 adder 33a to the second gate circuit 36, In addition, the output of the modulo 2 adder 33a is input to the l2 symbol delayer 33b, and the signal delayed by the l2 symbol by the delayer 33b is input to the modulo 2 adder 33a. To the output of.
한편, 송신단의 프레임 동기(frame Sync)에 사용한 것과 동일한 패턴을 패턴 발생부(34)에서 발생시켜 제 1 게이트 회로(35)와 제 2 게이트 회로(36)에 입력한다.On the other hand, the same pattern as that used for frame synchronization of the transmitter is generated by the pattern generator 34 and input to the first gate circuit 35 and the second gate circuit 36.
제 1 게이트 회로(35)와 제 2 게이트 회로(36)는 익스크루시브 오아 게이트(Exclusive OR Gate)로 구성하여, 제 1 게이트 회로(35)는 상기 제 1 슬라이서(30)의 출력과 패턴 발생부(34)의 기준 패턴 신호를 입력받아 논리 조합하여 기준 패턴 신호와 제 1 슬라이서(30)의 출력의 차를 구하고, 이 차값은 제 1 적분기(37)에 입력한다.The first gate circuit 35 and the second gate circuit 36 are configured as an exclusive OR gate so that the first gate circuit 35 generates an output and a pattern of the first slicer 30. The difference between the reference pattern signal and the output of the first slicer 30 is obtained by logically receiving the reference pattern signal of the unit 34 and inputs the difference value to the first integrator 37.
제 2 게이트 회로(36)는 상기 엔코더(33)의 출력과 패턴 발생부(34)의 기준 패턴 신호를 입력받아 논리 조합하여 기준 패턴 신호와 엔코더(33)의 출력의 차를구하고, 이 차값은 제 2 적분기(38)에 입력한다.The second gate circuit 36 receives a logic combination of the output of the encoder 33 and the reference pattern signal of the pattern generator 34 to obtain a difference between the reference pattern signal and the output of the encoder 33. Input to second integrator 38.
제 1 적분기(37)는 제 1 게이트 회로(35)의 출력을 더하여 감산기(39)에 공급하고, 제 2 적분기(38)는 제 2 게이트 회로(36)의 출력을 더하여 감산기(39)에 공급한다.The first integrator 37 adds the output of the first gate circuit 35 to the subtractor 39, and the second integrator 38 adds the output of the second gate circuit 36 to the subtractor 39. do.
즉, 제 1 적분기(37)는 9비트 가산기(37a)에 입력되고, 가산기(37a)의 출력(9비트)이 감산기(39)에 입력됨과 함께 1심볼 지연기(37b)에 입력되며, 1심볼 지연기(37b)는 가산기(37a)의 출력을 1심볼 지연시켜 가산기(37a)에 입력해 줌으로써, 9비트 가산기(37a)는 제 1 게이트 회로(35)의 출력을 1심볼 이전의 데이타 신호와 가산한 결과를 감산기(39)에 공급해 주게 된다.That is, the first integrator 37 is input to the 9-bit adder 37a, the output (9-bit) of the adder 37a is input to the subtractor 39, and is input to the 1-symbol delayer 37b. The symbol retarder 37b delays the output of the adder 37a by one symbol and inputs it to the adder 37a, so that the 9-bit adder 37a inputs the output of the first gate circuit 35 to one data signal before one symbol. And the added result is supplied to the subtractor 39.
그리고, 제 2 적분기(38)는 9비트 가산기(38a)에 입력되고, 가산기(38a)의 출력(9비트)이 감산기(39)에 입력됨과 함께 1심볼 지연기(38b)에 입력되며, 1심볼 지연기(38b)는 가산기(38a)의 출력을 1심볼 지연시켜 가산기(38a)에 입력해 줌으로써, 9비트 가산기(38a)는 제 2 게이트 회로(36)의 출력을 1심볼 이전의 데이타 신호와 가산한 결과를 감산기(39)에 공급해 주게 된다.The second integrator 38 is input to the 9-bit adder 38a, the output (9-bit) of the adder 38a is input to the subtractor 39, and is input to the 1-symbol delayer 38b. The symbol retarder 38b delays the output of the adder 38a by one symbol and inputs it to the adder 38a, so that the 9-bit adder 38a sends the output of the second gate circuit 36 to the data signal before one symbol. And the added result is supplied to the subtractor 39.
감산기(39)는 제 2 적분기(38)의 출력에서 제 1 적분기(37)의 출력을 감산하여 감산된 결과를 부호 검출기(40)에 입력한다.The subtractor 39 subtracts the output of the first integrator 37 from the output of the second integrator 38 and inputs the subtracted result to the sign detector 40.
이 감산 결과로부터 NTSC 인접 채널 간섭의 존재 유무를 판정해 낼 수 있다.From this subtraction result, it is possible to determine the presence or absence of NTSC neighbor channel interference.
즉, 제 2 적분기(38)의 출력이 제 1 적분기(37)의 출력보다 크다면 감산 결과는 양(+)이 될 것이고, 제 2 슬라이서(31)-MSB리젝션부(32)-엔코더(33)-제 2 게이트 회로(36)를 거치게 되는 포스트 콤필터(2)를 통과한 신호의 세기가 포스트 콤필터링 되지않은 신호의 세기보다 큰 경우이므로 이 경우에는 NTSC 인접 채널의 간섭이 있는 경우가 된 것이며,That is, if the output of the second integrator 38 is greater than the output of the first integrator 37, the subtraction result will be positive, and the second slicer 31-MSB rejection unit 32-encoder ( 33)-Since the intensity of the signal passing through the post comb filter 2 passing through the second gate circuit 36 is greater than that of the non-com comfiltered signal, in this case, there is a case where there is interference of an adjacent NTSC channel. Will be
제 1 적분기(37)의 출력이 제 2 적분기(38)의 출력보다 크다면 감산 결과는 음(-)이 될 것이고, 제 1 슬라이서(30)-제 1 게이트 회로(35)를 거치게 되는 포스트 콤필터(2)를 거치지 않은 신호의 세기가 포스트 콤필터(2)를 거친 신호의 세기보다 큰 경우이므로 이 경우에는 NTSC 인접 채널의 간섭이 없는 경우가 된다.If the output of the first integrator 37 is greater than the output of the second integrator 38, the subtraction result will be negative, and the post comb will pass through the first slicer 30-the first gate circuit 35. Since the strength of the signal not passing through the filter 2 is greater than that of the signal passing through the post comb filter 2, in this case, there is no interference of the adjacent NTSC channel.
부호 검출기(40)는 감산기(38)의 출력이 양의 부호이면 '1'를 출력하고, 음의 부호이면 '0'을 출력하여 이 출력된 '1' 또는 '0' 신호로 상기 멀티플렉서(4)를 제어한다.The sign detector 40 outputs '1' if the output of the subtractor 38 is a positive sign, and outputs '0' if a negative sign is output, and outputs the multiplexer 4 to the output '1' or '0' signal. ).
즉, 부호 검출기(40)는 입력(x)에 대하여 출력(y)이, x>0 이면 NTSC 인접 채널의 간섭이 존재하는 경우로 판정하여 y=1을 출력함으로써, 멀티플렉서(4)를 포스트 콤필터(2)를 거친 신호를 선택하게 제어하고, x<0 이면 NTSC 인접 채널의 간섭이 존재하지 않는 경우로 판정하여 y=0을 출력함으로써, 멀티플렉서(4)를 포스트 콤필터(2)를 거치지 않은 신호를 선택하게 제어하며, 이와 동시에 상기 제 1 도에서의 멀티플렉서(8)도 동일하게 제어하여, 채널 간섭이 없으면 디코더(Viterbi Decoder)를 옵티멀 패스로 사용하게 하고, 채널 간섭이 있는 경우에는 파샬 응답 패스로 사용하게 하는 것이다.That is, the sign detector 40 outputs y = 1 to the input x by determining that the output y has an interference of the NTSC neighboring channel when x> 0, and outputs y = 1 to thereby output the multiplexer 4 to the post comb. By controlling to select the signal passing through the filter (2), and if x <0, it is determined that there is no interference of the NTSC adjacent channel, and outputs y = 0, so that the multiplexer (4) does not go through the post comb filter (2). And control the multiplexer 8 in FIG. 1 in the same manner so that the decoder (Viterbi Decoder) is used as the optical path if there is no channel interference, and if there is channel interference To use it as a response path.
이상에서 설명한 바와같이 본 발명의 고선명 티브이 수상기(HDTV)에서 엔티에스씨(NTSC)인접 채널의 간섭 판별장치는, 10비트의 심볼 데이타를 슬라이스하여 1비트의 2진 데이타로 전환하여 처리하기 때문에 회로 구성을 간단하게 구현할 수있게 된다.As described above, in the high definition TV receiver (HDTV) of the present invention, the interference discrimination apparatus of the NTSC neighbor channel slices 10-bit symbol data into 1-bit binary data and processes the circuit. The configuration will be simple to implement.
제 1 도는 HDTV 수신부 블록 구성도1 is a block diagram of the HDTV receiver
제 2 도는 종래의 NTSC인접채널 간섭 유무를 판단하는 회로의 블록 구성도2 is a block diagram of a circuit for determining a conventional NTSC neighbor channel interference.
제 3 도는 본 발명 장치의 회로 구성을 도시한 블록 구성도3 is a block diagram showing the circuit configuration of the device of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
2 ; 포스트 콤필터 4,8 ; 멀티플렉서2 ; Post comb filters 4,8; Multiplexer
30,31 ; 슬라이서 32 ; MSB리젝션부30,31; Slicer 32; MSB Rejection Section
33 ; 엔코더 34 ; 패턴 발생부33; Encoder 34; Pattern generator
35,36 ; 게이트 회로 37,38 ; 적분기35,36; Gate circuits 37,38; integrator
39 ; 감산기 40 ; 부호 검출기39; Subtractor 40; Sign detector
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940034720A KR100320449B1 (en) | 1994-12-16 | 1994-12-16 | Interference discrimination device of NCC adjacent channel in high definition receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940034720A KR100320449B1 (en) | 1994-12-16 | 1994-12-16 | Interference discrimination device of NCC adjacent channel in high definition receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960028417A KR960028417A (en) | 1996-07-22 |
KR100320449B1 true KR100320449B1 (en) | 2002-05-13 |
Family
ID=66688644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940034720A Expired - Fee Related KR100320449B1 (en) | 1994-12-16 | 1994-12-16 | Interference discrimination device of NCC adjacent channel in high definition receiver |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100320449B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100239475B1 (en) * | 1996-12-31 | 2000-01-15 | 구자홍 | Synchronization signal detection device of hdtv |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5086340A (en) * | 1990-10-19 | 1992-02-04 | Zenith Electronics Corporation | Co-channel interference reduction system for digital high definition television |
US5121203A (en) * | 1990-10-19 | 1992-06-09 | Zenith Electronics Corporation | HDTV transmission system with reduced NTSC CO-channel interference |
US5132797A (en) * | 1990-10-19 | 1992-07-21 | Zenith Electronics Corporation | Co-channel interference filter for digital high definition television receiver |
US5258838A (en) * | 1990-10-19 | 1993-11-02 | Zenith Electronics Corporation | HDTV transmission system with reduced NTSC co-channel interference |
US5452015A (en) * | 1994-02-10 | 1995-09-19 | Philips Electronics North America Corporation | Method and apparatus for combating co-channel NTSC interference for digital TV transmission |
-
1994
- 1994-12-16 KR KR1019940034720A patent/KR100320449B1/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5086340A (en) * | 1990-10-19 | 1992-02-04 | Zenith Electronics Corporation | Co-channel interference reduction system for digital high definition television |
US5121203A (en) * | 1990-10-19 | 1992-06-09 | Zenith Electronics Corporation | HDTV transmission system with reduced NTSC CO-channel interference |
US5132797A (en) * | 1990-10-19 | 1992-07-21 | Zenith Electronics Corporation | Co-channel interference filter for digital high definition television receiver |
US5162900A (en) * | 1990-10-19 | 1992-11-10 | Zenith Electronics Corporation | Co-channel interference filter for television receiver |
US5258838A (en) * | 1990-10-19 | 1993-11-02 | Zenith Electronics Corporation | HDTV transmission system with reduced NTSC co-channel interference |
US5452015A (en) * | 1994-02-10 | 1995-09-19 | Philips Electronics North America Corporation | Method and apparatus for combating co-channel NTSC interference for digital TV transmission |
Also Published As
Publication number | Publication date |
---|---|
KR960028417A (en) | 1996-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0161903B1 (en) | Ntsc interference detector | |
JP3264935B2 (en) | Detection of co-channel interference in digital television signals | |
KR960004130B1 (en) | Noise Reduction Circuit of Video Signal | |
US7042965B2 (en) | Judgment level setting method and data receiver | |
US6201576B1 (en) | Apparatus and method for detecting an NTSC signal in an HDTV transmission signal | |
CN1114312C (en) | Same channel interference eliminator and driving method thereof | |
JPH07274141A (en) | Device and digital signal receiver for transmitting digital information | |
KR19980076495A (en) | HDTV / NTSC receiver and receiving signal selection method | |
CA2293229C (en) | Using equalized data for filter selection in hdtv receiver | |
KR19990015279A (en) | Co-channel Interference Canceller in Simulcast Receiver and Its Method | |
KR100219626B1 (en) | Field identification signal generating circuit and method | |
KR100258931B1 (en) | A received signal discriminating circuit and method therefor | |
JP4806170B2 (en) | Apparatus and method for detecting and selectively filtering co-channel interference | |
KR100320449B1 (en) | Interference discrimination device of NCC adjacent channel in high definition receiver | |
GB2285561A (en) | Receiver with sigma-delta analog-to-digital conversion for digital signals buried in TV signals | |
US7030901B2 (en) | Methods and apparatus for removing NTSC signals from a digital television signal | |
JP2000023055A (en) | Digital TV receiver with adaptive filter circuit for suppressing NTSC co-channel interference | |
KR100236044B1 (en) | NTSC carrier rejection filter and demodulation method for demodulation of residual sideband modulation signal | |
KR100260422B1 (en) | Digital tv signal receiver | |
KR100284424B1 (en) | Interference Signal Cancellation Circuit of High Definition Transceiver System | |
KR100227487B1 (en) | HDTV Field Sync Detection System | |
KR100249233B1 (en) | HDIVE's Sync Signal Recovery Device | |
KR100269379B1 (en) | Receiver for hdtv | |
KR100249236B1 (en) | Apparatus and Method for recovery data segment syne in DHTV | |
KR0136505Y1 (en) | Voice demodulation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
A201 | Request for examination | ||
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20060911 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20071229 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20071229 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |