KR100319601B1 - 정전방전방지트랜지스터및그제조방법 - Google Patents
정전방전방지트랜지스터및그제조방법 Download PDFInfo
- Publication number
- KR100319601B1 KR100319601B1 KR1019980054401A KR19980054401A KR100319601B1 KR 100319601 B1 KR100319601 B1 KR 100319601B1 KR 1019980054401 A KR1019980054401 A KR 1019980054401A KR 19980054401 A KR19980054401 A KR 19980054401A KR 100319601 B1 KR100319601 B1 KR 100319601B1
- Authority
- KR
- South Korea
- Prior art keywords
- drain
- gate
- high concentration
- source
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002265 prevention Effects 0.000 title abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 50
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000593 degrading effect Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 239000012535 impurity Substances 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 정전방전 방지 트랜지스터 및 그 제조방법에 관한 것으로, 종래 정전방전 방지 트랜지스터 및 그 제조방법은 상대적으로 고저항을 갖는 드레인을 형성하기 위해 실리사이드의 형성을 방지하는 층을 형성하는 과정을 더 포함하여 공정단계가 많은 문제점과 아울러, 게이트와 소스측의 저항도 불필요하게 커지게 되어 정전방전 방지 트랜지스터의 특성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 고농도 드레인을 형성하는 드레인 형성단계와; 상기 고농도 드레인의 상부일부 및 그 드레인과 인접한 기판의 상부일부에 위치하는 비전도성 게이트를 형성하는 게이트 형성단계와; 상기 비도전성 게이트의 측면 기판하부에 저농도 소스를 형성하는 저농도 소스 형성단계와; 상기 비도전성 게이트의 측면에 측벽을 형성하는 측벽 형성단계와; 상기 드레인의 상부측에 위치하는 비도전성 게이트의 상부 및 드레인의 상부에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이온주입 마스크로 사용하는 이온주입공정으로, 상기 비도전성 게이트의 측면 기판에 고농도 소스를 형성함과 아울러 상기 기판의 상부에 위치하는 비도전성 게이트의 일부를 도전성으로 전환하는 고농도 소스 형성단계와; 상기 게이트와 고농도 소스 및 드레인의 상부에 실리사이드를 형성하는 실리사이드 형성단계와; 상기 고농도 소스 및 드레인의 상부에 형성된 실리사이드에 접속되는 소스전극 및 드레인전극을 형성하는 전극 형성단계로 기판의 하부에 형성된 고농도 드레인과; 상기 고농도 드레인으로 부터 소정거리 이격된 기판의 하부에 서로 인접하여 위치하는 저농도 및 고농도 소스와; 상기 저농도 소스와 고농도 드레인의 사이 기판의 상부 및 상기 고농도 드레인의 상부일부에 위치하는 게이트와; 상기 게이트, 고농도 소스 및 드레인의 상부에 위치하는 실리사이드와; 절연에 형성된 콘택홀을 통해 상기 소스와 드레인의 상부에 위치하는 실리사이드에 접하는 소스전극 및 드레인전극으로 구성되는 정전방전 방지 트랜지스터를 제조하여 내부회로를 구성하는 반도체 소자의 제조공정 순서에 따라 정전방전 방지 트랜지스터를 제조하여 공정단계를 단순화하는 효과와 아울러 게이트와 소스의 접촉저항을 줄여 정전방전 방지 트랜지스터의 특성을 향상시키는 효과가 있다.
Description
본 발명은 정전방전 방지 트랜지스터 및 그 제조방법에 관한 것으로, 특히 게이트 전극을 불순물이 도핑된 도전영역과 불순물이 도핑되지 않은 비도전영역으로 분리하고, 그 게이트 전극의 비도전영역의 하부기판에 실리사이드가 형성되지않으며, 고농도인 드레인을 형성하여 공정을 단순화하며, 특성을 누설전류를 줄이는데 적당하도록 한 정전방전 방지 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 정전방전 방지 트랜지스터는 반도체 회로의 입출력부에서 사용되는 소자이며, 이는 외부에서 인가되는 고전류를 견디기 위해 드레인측의 저항이 매우커야 한다. 이를 위해 드레인 상부에는 실리사이드를 형성하지 않아야 하며, 그 드레인구조도 엘디디(lightly doped drain)구조가 아닌 고농도로 형성해야 하며, 소스 측은 일반적인 모스 트랜지스터의 소스와 동일한 구조로 형성되어야 한다. 이를 위해 그 정전방전 방지 트랜지스터는 드레인의 상부에 실리사이드 물질이 형성되지 않도록 방지막을 드레인의 상부에 증착방지막을 형성하였으며, 이와 같은 종래 정전방전 방지 트랜지스터 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
먼저, 도1a 내지 도1c는 종래 정전방전 방지 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)과 다결정실리콘(3)을 증착하고 사진식각공정을 통해 상기 다결정실리콘(3)과 게이트산화막(2)을 패터닝하여 상기 기판(1)의 상부일부에 위치하는 게이트를 형성하고, 상기 게이트와 상기 게이트 측면의 기판(1)에 고농도 불순물을 이온주입하여 게이트전극인 다결정실리콘(3)을 도전체로함과 아울러 상기 게이트의 측면 기판(1) 하부에 고농도 소스(4) 및 드레인(5)을 형성하는 단계(도1a)와; 상기 게이트의 측면에 측벽(6)을 형성하고, 상기 게이트, 소스(4) 및 드레인(5)의 상부에 실리사이드 방지층(7)을 증착한 후, 사진식각공정을 통해 상기 소스(4)의 상부일부를 노출시킨 후, 그 노출된 소스(4)의 상부에 실리사이드(8)를 형성하는 단계(도1b)와; 상기 실리사이드(8)과 실리사이드 방지층(7)의 상부전면에 산화막(9)을 증착하고, 그 산화막(9)과 실리사이드 방지층(7)에 콘택홀을 형성하여 상기 실리사이드(8)와 상기 드레인(5)의 일부를 노출시킨 다음, 상기 콘택홀 내부와 산화막(9)의 상부에 금속을 증착하고, 패터닝하여 소스전극(10)과 드레인전극(11)을 형성하는 단계(도1c)로 구성된다.
이하, 상기와 같이 구성된 종래 정전방전 방지 트랜지스터 및 그 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)과 다결정실리콘(3)을 순차적으로 증착하고, 사진식각공정을 통해 상기 증착된 다결정실리콘(3)과 게이트산화막(2)을 패터닝하여 상기 기판(1)의 상부에 위치하는 게이트를 형성한다.
그 다음, 상기 게이트의 상부인 다결정실리콘(3)과 게이트의 측면 기판(1)에 고농도 불순물 이온을 이온주입하여 고농도 소스(4)와 드레인(5)을 형성함과 아울러 상기 게이트전극인 다결정실리콘(3)의 특성을 조절한다.
이때, 정전방전 방지 트랜지스터에 의해 보호되는 내부회로의 제조공정은 게이트를 형성하고, 엘디디 형성을 위한 저농도 불순물 이온주입공정을 수행해야 하므로, 상기 정전방전 방지 트랜지스터를 제외한 전 기판(1)의 상부에 포토레지스트 패턴을 형성해 두고 고농도 불순물 이온을 이온주입한다.
그 다음, 상기 게이트와 고농도 소스(4)와 드레인(5)이 형성된 영역의 상부에 포토레지스트 패턴을 형성해 두고, 상기 내부회로를 제조하기 위한 기판영역에저농도 불순물 이온을 이온주입한다.
그 다음, 도1b에 도시한 바와 같이 상기 포토레지스트 패턴을 제거하고, 상기 내부회로의 게이트 측면에 측벽을 형성하는 과정에서 상기 도핑된 다결정실리콘(3)과 게이트산화막(2)으로 이루어진 정전방전 방지 트랜지스터의 게이트측면에도 측벽(6)이 형성되며, 이때 내부회로에는 고농도 소스 및 드레인을 형성한다.
그 다음, 상기 기판(1)의 상부에 질화막 또는 산화막을 증착하고, 사진식각공정을 통해 패터닝하여 상기 소스(4)의 상부와 게이트 및 드레인(5)의 상부전면에 위치하는 실리사이드 방지층(7)을 형성한다.
그 다음, 상기 노출된 소스(4)와 내부회로가 제조될 영역의 상부에 티타늄, 텅스텐 등의 실리사이드 형성용 금속을 증착하고, 열처리를 통해 상기 소스(4)의 상부에 실리사이드(8)를 형성한 후, 상기 증착된 금속을 선택적으로 식각한다.
그 다음, 도1c에 도시한 바와 같이 상기 실리사이드(4)와 실리사이드 방지층(7)의 상부전면에 산화막(9)을 증착하고, 사진식각공정을 통해 상기 산화막(9)과 실리사이드 방지층(7)에 콘택홀을 형성하여 상기 소스(4)의 상부에 형성된 실리사이드(8)와 드레인(5)을 각각 노출시키는 콘택홀을 형성한다.
그 다음, 상기 콘택홀이 형성된 산화막(9)의 상부전면에 금속을 증착하고, 사진식각공정을 통해 상기 금속을 패터닝하여 소스전극(10)과 드레인전극(11)을 형성한다.
이와 같이 제조된 종래 정전방전 방지 트랜지스터의 구조는 비록 드레인(5)의 상부에 실리사이드를 형성하지 않아 드레인의 저항을 증가시키기는 하였으나, 게이트에도 실리사이드를 형성하지 않음으로써 소자의 특성이 저하되며, 내부회로에 실리사이드를 형성하는 공정에서 정전방전 방지 트랜지스터의 드레인(5)에 실리사이드가 형성되지 않도록 하기 위해 실리사이드 방지층(7)을 형성하는 과정을 포함하여 공정단계가 복잡해진다.
상기한 바와 같이 종래 정전방전 방지 트랜지스터 및 그 제조방법은 상대적으로 고저항을 갖는 드레인을 형성하기 위해 실리사이드의 형성을 방지하는 층을 형성하는 과정을 더 포함하여 공정단계가 많은 문제점과 아울러, 게이트와 소스측의 저항도 불필요하게 커지게 되어 정전방전 방지 트랜지스터의 특성이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 드레인의 저항을 크게 유지하면서, 게이트와 소스의 접촉저항을 줄이며, 공정단계를 단순화할 수 있는 정전방전 방지 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 정전방전 방지 트랜지스터의 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 정전방전 방지 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:게이트산화막
3:비전도성 다결정실리콘 3':도전성 다결정실리콘
4:고농도 소스 5:드레인
6:측벽 8:실리사이드
9:산화막 10:소스전극
11:드레인전극 12:저농도 소스
상기와 같은 목적은 기판에 고농도 드레인을 형성하는 드레인 형성단계와; 상기 고농도 드레인의 상부일부 및 그 드레인과 인접한 기판의 상부일부에 위치하는 비전도성 게이트를 형성하는 게이트 형성단계와; 상기 비도전성 게이트의 측면 기판하부에 저농도 소스를 형성하는 저농도 소스 형성단계와; 상기 비도전성 게이트의 측면에 측벽을 형성하는 측벽 형성단계와; 상기 드레인의 상부측에 위치하는비도전성 게이트의 상부 및 드레인의 상부에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 이온주입 마스크로 사용하는 이온주입공정으로, 상기 비도전성 게이트의 측면 기판에 고농도 소스를 형성함과 아울러 상기 기판의 상부에 위치하는 비도전성 게이트의 일부를 도전성으로 전환하는 고농도 소스 형성단계와; 상기 게이트와 고농도 소스 및 드레인의 상부에 실리사이드를 형성하는 실리사이드 형성단계와; 상기 고농도 소스 및 드레인의 상부에 형성된 실리사이드에 접속되는 소스전극 및 드레인전극을 형성하는 전극 형성단계로 기판의 하부에 형성된 고농도 드레인과; 상기 고농도 드레인으로 부터 소정거리 이격된 기판의 하부에 서로 인접하여 위치하는 저농도 및 고농도 소스와; 상기 저농도 소스와 고농도 드레인의 사이 기판의 상부 및 상기 고농도 드레인의 상부일부에 위치하는 게이트와; 상기 게이트, 고농도 소스 및 드레인의 상부에 위치하는 실리사이드와; 절연에 형성된 콘택홀을 통해 상기 소스와 드레인의 상부에 위치하는 실리사이드에 접하는 소스전극 및 드레인전극으로 구성되는 정전방전 방지 트랜지스터를 제조함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 정전방전 방지 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 포토레지스트(PR1) 패턴을 사용하는 선택적 이온주입공정으로 기판(1)의 상부일부에 고농도 드레인(5)을 형성하는 단계(도2a)와; 상기 드레인(5)이 형성된 기판(1)의 상부에 게이트산화막(2)과 다결정실리콘(3)을 순차적으로 증착하고, 패터닝하여 상기 드레인(5)의 상부일부와 기판(1)의 상부일부에걸쳐 위치하는 게이트를 형성하고, 불순물 이온주입을 통해 상기 게이트의 측면 기판(1)에 저농도 소스(12)를 형성하고, 상기 게이트의 측면에 측벽(6)을 형성한 다음, 상기 드레인(5)의 상부에 위치하는 포토레지스트(PR2) 패턴을 형성하고, 상기 기판(1)의 상부에 위치하는 게이트전극인 다결정실리콘(3)과 그 측면의 기판(1)에 고농도 불순물 이온을 주입하여 상기 최초 형성한 게이트 중, 기판(1)의 상부에 위치하는 게이트 전극을 도전성 다결정실리콘(3')으로 변환시킴과 아울러 그 일측면 기판(1)에 고농도 소스(4)를 형성하는 단계(도2b)와; 상기 고농도 소스(4), 고농도 드레인(5) 및 게이트의 상부에 실리사이드(8)를 형성하는 단계(도2c)와; 상기 구조의 상부전면에 산화막(9)을 증착하고, 사진식각공정을 통해 상기 고농도 드레인(5)과 고농도 소스(4)의 상부에 형성된 실리사이드(8)를 노출시키는 콘택홀을 형성한 후, 그 콘택홀을 통해 상기 소스(4)와 드레인(5)의 상부에 형성된 실리사이드(8)에 각각 접속되는 소스전극(10)과 드레인전극(12)을 각각 형성하는 단계(도2d)로 구성된다.
이하, 상기와 같이 구성된 본 발명 정전방전 방지 트랜지스터 및 그 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 포토레지스트(PR1)를 도포하고, 노광 및 현상하여 상기 기판(1)의 일부영역을 노출시킨 후, 그 노출된 기판(1)에 고농도 불순물 이온을 이온주입하여 고농도 드레인(5)을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 포토레지스트(PR1) 패턴을 제거하고, 상기 일부에 드레인(5)이 형성된 기판(1)의 상부에 게이트산화막(2)과 다결정실리콘(3)을 순차적으로 증착하고, 사진식각공정을 통해 일부를 식각하여 상기 드레인(5)의 일부영역과 기판(1)의 일부영역 상부에 위치하는 게이트를 형성한다. 이와 같은 게이트 형성과정에서 정전방전 보호용 트랜지스터에 의해 보호되는 내부회로를 구성하는 게이트를 형성하게 된다.
그 다음, 포토레지스트 패턴을 상기 게이트의 상부에 형성한 후, 불순물 이온을 주입하여 상기 게이트의 측면 기판(1)에 저농도 소스(12)를 형성한다.
이때, 상기 내부회로의 게이트 측면에는 저농도 소스 및 드레인이 형성된다.
그 다음, 상기 포토레지스트 패턴을 제거하고, 질화막을 증착하고, 건식식각하여 상기 게이트의 측면에 측벽(6)을 형성한다. 이때 역시 내부회로의 게이트에도 동일한 과정을 통해 측벽이 형성된다.
그 다음, 상기의 구조가 형성된 기판(1)의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 형성한 정전방전 방지 트랜지스터의 드레인(5)의 상부영역에 위치하는 포토레지스트(PR2) 패턴을 형성한다.
그 다음, 상기 포토레지스트(PR2) 패턴을 이온주입마스크로 하는 이온주입공정으로 상기 기판(1)에 고농도 소스(4)를 형성한다. 이때, 상기 포토레지스트(PR2) 패턴은 상기 드레인(5)의 상부영역에 위치하는 게이트의 일부 상부에 위치하고 있으므로, 상기 기판(1)에 형성된 게이트의 상부일부인 다결정실리콘(3)의 상부일부는 노출된 상태이며, 상기 고농도 불순물 주입시 그 다결정실리콘(3)도 도전형 불순물에 의해 도전체로 변환되어 게이트전극의 역할을 하게 된다. 즉 전도성 다결정실리콘(3)으로 전환되며, 상기 포토레지스트(PR2) 패턴에 의해 불순물 이온의 주입이 차단되는 드레인(5)의 상부측 다결정실리콘(3)은 부도체로써 이후의 동작과정에서 정전방전 방지 트랜지스터의 동작에 영향을 주지않게 된다.
이와 같은 과정은 내부회로의 고농도 소스 드레인 형성과 동일한 과정에서 실시되며, 이에 따라 공정의 편이성 및 공정단계의 감소효과가 있게 된다.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(PR2) 패턴을 제거하고, 상기 노출된 게이트, 고농도 소스(4) 및 고농도 드레인(5)의 상부에 금속을 증착하고, 열처리하여 상기 게이트, 고농도 소스(4) 및 고농도 드레인(5)의 상부에 실리사이드(8)를 형성하고, 상기 증착된 금속을 제거한다. 이와 같은 과정으로 상기 내부회로를 구성하는 트랜지스터의 각 영역 상부에도 실리사이드가 형성된다.
그 다음, 도2d에 도시한 바와 같이 상기 실리사이드(8)의 상부전면에 산화막(9)을 증착하고, 사진식각공정을 통해 상기 산화막(9)에 콘택홀을 형성하여 상기 소스(4)와 드레인(5)의 상부에 형성된 실리사이드(8)를 각각 노출시키는 콘택홀을 형성한다. 이때의 과정또한 내부회로의 제조과정과 동일한 수순을 따라 진행하는 것이며 별도의 공정은 추가되지 않는다.
그 다음, 상기 콘택홀이 형성된 산화막(9)의 상부전면에 금속을 증착하고, 사진식각공정을 통해 패터닝하여 상기 소스(4)와 드레인(5)의 상부에 각각 형성된 실리사이드(8)의 상부에 접속되는 소스전극(10)과 드레인전극(11)을 형성한다.
이와 같이 제조된 본 발명 정전방전 방지 트랜지스터의 구조는 상기 드레인전극(11)과 드레인(5)의 접합면에 실리사이드(8)를 갖게되어, 접촉저항은 감소하게 되나, 그 드레인전극(11)과 실제 게이트의 이격거리가 멀게되어 저항을 증가시킬수 있으며, 상기 소스를 저농도와 고농도로 형성함으로써, 저항을 줄이고 게이트의 상부에 실리사이드를 형성할 수 있게 되어 그 게이트의 접촉저항을 줄여 정전방전 방지 트랜지스터의 특성을 향상시킬 수 있게 된다.
상기한 바와 같이 본 발명은 고농도의 드레인을 먼저 형성하고, 그 드레인의 상부 일부 및 기판의 상부에 이르는 게이트를 형성하고, 그 게이트의 측면 기판하부에 저농도와 고농도 소스를 형성한 후, 상기 드레인, 고농도 소스 및 게이트의 상부에 실리사이드를 형성함으로써, 내부회로를 구성하는 반도체 소자의 제조공정 순서에 따라 정전방전 방지 트랜지스터를 제조하여 공정단계를 단순화하는 효과와 아울러 게이트와 소스의 접촉저항을 줄여 정전방전 방지 트랜지스터의 특성을 향상시키는 효과가 있다.
Claims (3)
- 기판의 하부에 형성된 고농도 드레인과; 상기 고농도 드레인으로 부터 소정거리 이격된 기판의 하부에 서로 인접하여 위치하는 저농도 및 고농도 소스와; 상기 저농도 소스와 고농도 드레인의 사이 기판의 상부 및 상기 고농도 드레인의 상부일부에 위치하는 게이트와; 상기 게이트, 고농도 소스 및 드레인의 상부에 위치하는 실리사이드와; 절연에 형성된 콘택홀을 통해 상기 소스와 드레인의 상부에 위치하는 실리사이드에 접하는 소스전극 및 드레인전극으로 구성하여 된 것을 특징으로 하는 정전방전 방지 트랜지스터.
- 제 1항에 있어서, 상기 기판의 상부에 위치하는 게이트의 일부영역은 전도성이며, 상기 드레인의 상부에 위치하는 게이트는 비전도성인 것을 특징으로 하는 정전방전 방지 트랜지스터.
- 기판에 고농도 드레인을 형성하는 드레인 형성단계와; 상기 고농도 드레인의 상부 일부 및 그 드레인과 인접한 기판의 상부일부에 위치하는 비전도성 게이트를 형성하는 게이트 형성단계와; 상기 비도전성 게이트의 측면 기판하부에 저농도 소스를 형성하는 저농도 소스 형성단계와; 상기 비도전성 게이트의 측면에 측벽을 형성하는 측벽 형성단계와; 상기 드레인의 상부측에 위치하는 비도전성 게이트의 상부 및 드레인의 상부에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을이온주입 마스크로 사용하는 이온주입공정으로, 상기 비도전성 게이트의 측면 기판에 고농도 소스를 형성함과 아울러 상기 기판의 상부에 위치하는 비도전성 게이트의 일부를 도전성으로 전환하는 고농도 소스 형성단계와; 상기 게이트와 고농도 소스 및 드레인의 상부에 실리사이드를 형성하는 실리사이드 형성단계와; 상기 고농도 소스 및 드레인의 상부에 형성된 실리사이드에 접속되는 소스전극 및 드레인전극을 형성하는 전극 형성단계로 이루어진 것을 특징으로 하는 정전방전 방지 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054401A KR100319601B1 (ko) | 1998-12-11 | 1998-12-11 | 정전방전방지트랜지스터및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054401A KR100319601B1 (ko) | 1998-12-11 | 1998-12-11 | 정전방전방지트랜지스터및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039155A KR20000039155A (ko) | 2000-07-05 |
| KR100319601B1 true KR100319601B1 (ko) | 2002-08-24 |
Family
ID=19562373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980054401A Expired - Fee Related KR100319601B1 (ko) | 1998-12-11 | 1998-12-11 | 정전방전방지트랜지스터및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100319601B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100774799B1 (ko) * | 2006-11-21 | 2007-11-07 | 동부일렉트로닉스 주식회사 | 다이오드 연결 ｍｏｓ 트랜지스터 제조방법 및 구조 |
| KR102566097B1 (ko) | 2021-07-23 | 2023-08-14 | 주식회사 키파운드리 | 정전기 방전 자체 보호 능력을 개선한 고전압 반도체 소자 및 그 제조방법 |
-
1998
- 1998-12-11 KR KR1019980054401A patent/KR100319601B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000039155A (ko) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5516717A (en) | Method for manufacturing electrostatic discharge devices | |
| GB2313233A (en) | CMOS transistor and manufacturing method therefor | |
| KR100319601B1 (ko) | 정전방전방지트랜지스터및그제조방법 | |
| JPH06204163A (ja) | 半導体素子接触方法 | |
| KR0129984B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6100147A (en) | Method for manufacturing a high performance transistor with self-aligned dopant profile | |
| KR100929422B1 (ko) | 반도체소자의 제조방법 | |
| KR100273314B1 (ko) | 반도체 장치 제조방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100313783B1 (ko) | 모스트랜지스터제조방법 | |
| KR100302612B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000067000A (ko) | 모스 트랜지스터 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100324325B1 (ko) | 정전방전방지용 모스 트랜지스터 제조방법 | |
| KR100260488B1 (ko) | 전계 효과 트랜지스터 제조방법 | |
| KR100223935B1 (ko) | 반도체소자 제조방법 | |
| KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100273321B1 (ko) | 반도체 장치 제조방법 | |
| KR19980060870A (ko) | 반도체 소자의 듀얼 게이트전극 형성방법 | |
| KR100240685B1 (ko) | 반도체장치의 제조방법 | |
| KR100518239B1 (ko) | 반도체 장치 제조방법 | |
| KR0140635B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH10163490A (ja) | トランジスタの製造方法 | |
| KR100280490B1 (ko) | 반도체 소자의 분리구조 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19981211 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19981211 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20001031 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20011130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20011220 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20011221 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20041119 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051116 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061122 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20071120 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081125 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091126 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101125 Start annual number: 10 End annual number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |