KR100316061B1 - Method for forming semiconductor with multi layer - Google Patents
Method for forming semiconductor with multi layer Download PDFInfo
- Publication number
- KR100316061B1 KR100316061B1 KR1019980020712A KR19980020712A KR100316061B1 KR 100316061 B1 KR100316061 B1 KR 100316061B1 KR 1019980020712 A KR1019980020712 A KR 1019980020712A KR 19980020712 A KR19980020712 A KR 19980020712A KR 100316061 B1 KR100316061 B1 KR 100316061B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten nitride
- forming
- film
- nitride film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 56
- 239000010937 tungsten Substances 0.000 claims abstract description 56
- -1 tungsten nitride Chemical class 0.000 claims abstract description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 16
- 238000009832 plasma treatment Methods 0.000 claims abstract description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 125000001153 fluoro group Chemical group F* 0.000 claims abstract description 3
- 240000007429 Tor tor Species 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 53
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052731 fluorine Inorganic materials 0.000 abstract description 6
- 239000011737 fluorine Substances 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 150000002739 metals Chemical class 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 다층 배선을 가지는 반도체 장치의 형성 방법에 관한 것으로서, 특히 본 발명의 제조 방법은 반도체 장치의 배선의 금속 확산을 방지하고자 도전체 증착 전에 형성하는 확산 방지막을 형성함에 있어서, 하부 배선이 형성된 반도체 기판의 층간 절연막에 하부 배선 및 기판의 활성 영역이 노출되는 개구부를 형성하는 단계와, 상기 개구부를 포함한 층간 절연막 전면에 저압 화학기상증착법을 이용하여 텅스텐 나이트라이드막을 형성하는 단계와, 텅스텐 나이트라이드막에 불소 원자를 감소함과 동시에 텅스텐과 나이트라이드 원자 비율을 조정하기 위하여 플라즈마 처리를 실시하는 단계와, 플라즈마 처리된 텅스텐 나이트라이드막 위에 개구부를 매립하도록 도전체를 증착하여 하부 배선 및 기판의 활성 영역과 연결되는 플러그를 형성하는 단계를 포함하여 이루어진다. 본 발명에 의하면, 텅스텐 나이트라이드막 내의 불소 농도가 감소되어 박막의 비저항이 감소할 뿐만 아니라 텅스텐 나이트라이드막 증착 후 실시되는 H2및 N2를 이용한 플라즈마 처리 공정에 의해 막 내의 텅스텐과 나이트라이드의 원자 비율이 조절되어 금속에 대한 방지 특성을 크게 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device having a multi-layered wiring. In particular, in the manufacturing method of the present invention, a lower wiring is formed in forming a diffusion barrier film formed before conductor deposition to prevent metal diffusion of the wiring of the semiconductor device. Forming an opening through which the lower wiring and the active region of the substrate are exposed in the interlayer insulating film of the semiconductor substrate, forming a tungsten nitride film on the entire surface of the interlayer insulating film including the opening by using a low pressure chemical vapor deposition method, and tungsten nitride Performing a plasma treatment to reduce the fluorine atoms in the film and at the same time adjust the tungsten and nitride atomic ratio; and depositing a conductor to fill the openings on the plasma treated tungsten nitride film to activate the lower wiring and the substrate. To form a plug that is connected to the area It comprise the system. According to the present invention, the fluorine concentration in the tungsten nitride film is reduced, so that the specific resistance of the thin film is reduced, and the plasma treatment process using H 2 and N 2 performed after the tungsten nitride film is deposited, The atomic ratio can be adjusted to significantly improve the protection against metals.
Description
본 발명은 반도체 장치의 다층 배선 형성 방법에 관한 것으로서, 특히 배선 형성시 도전체의 물질이 층간 절연막으로 확산되는 것을 방지하는 확산 방지막으로 사용되는 텅스텐 나이트라이드(WNx)의 비저항을 감소시킬 수 있어 소자의 신뢰성을 향상시킬 수 있는 다층 배선을 가지는 반도체 장치의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a multilayer wiring in a semiconductor device, and in particular, it is possible to reduce the resistivity of tungsten nitride (WNx), which is used as a diffusion barrier to prevent diffusion of a conductor material into an interlayer insulating film during wiring formation. A method for forming a semiconductor device having a multilayer wiring capable of improving the reliability thereof.
텅스텐 나이트라이드는 종래의 반도체 제조 공정에 있어서, 커패시터의 전극으로 사용되고, 또한 반도체 소자의 고집적화에 따라 배선을 이루는 알루미늄(Al) 또는 구리(Cu) 등의 금속에 대한 확산을 방지하고자 하는 막으로서 더 많이 사용되고 있다.Tungsten nitride is used as an electrode of a capacitor in a conventional semiconductor manufacturing process, and is further used as a film to prevent diffusion to metals such as aluminum (Al) or copper (Cu) that form wirings due to high integration of semiconductor devices. It is used a lot.
한편, 이러한 텅스텐 나이트라이드막은 플라즈마 인헨스드 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition)으로 텅스텐(W) 소스의 기체인 WF6과 나이트라이드(N)의 소스 기체인 N2, NH3, NF3을 사용하여 증착하였다. 그러나, 이 막은 저온에서 제조할 수 있는 장점을 가지고 있으나 소자의 고집적화에 의해 층 덮임(step coverage)이 문제가 되었다. 이 때문에 텅스텐 나이트라이드막의 형성 방법은 열을 이용한 저압 화학기상증착(Low Pressure Chemical Vapor Deposition)으로 대체되고 있으나, 상기 NH3공정시 이 막에 불소(F) 등의 불순물이함유되어 비저항이 증가하게 되었다. NH3를이용한 WNx 증착시 고온 공정으로 증착해야된다. 이와 동시에 저압 화학기상증착을 이용해서 형성한 텅스텐 나이트라이드막은 텅스텐과 나이트라이드의 원자 비율을 정확하게 조절할 수 없기 때문에 그 특성이 저하되는 문제점이 있었다.On the other hand, the tungsten nitride film is plasma enhanced chemical vapor deposition (Plasma Enhanced Chemical Vapor Deposition) to the source gas of the tungsten (W) source of WF 6 and the nitride (N) N 2 , NH 3 , NF 3 Deposited using. However, this film has the advantage of being able to be manufactured at low temperatures, but the step coverage is a problem due to the high integration of the device. For this reason, the method of forming a tungsten nitride film has been replaced by a low pressure chemical vapor deposition using heat. However, the NH 3 process contains impurities such as fluorine (F) in the NH 3 process to increase specific resistance. It became. Deposition of WNx using NH 3 requires high temperature deposition. At the same time, the tungsten nitride film formed using low pressure chemical vapor deposition has a problem in that its characteristics are deteriorated because the atomic ratio of tungsten and nitride cannot be precisely controlled.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 저압 화학기상증착법을 이용한 텅스텐 나이트라이드막의 증착 후 수소(H2)를 이용한 플라즈마 처리를 하여 막 내의 불소 농도를 줄여서 비저항을 감소시킬 수 있는 다층 배선을 가지는 반도체장치의 형성 방법을 제공하는데 있다.An object of the present invention is to reduce the specific resistance by reducing the fluorine concentration in the film by plasma treatment using hydrogen (H 2 ) after the deposition of a tungsten nitride film using a low pressure chemical vapor deposition method to solve the problems of the prior art as described above. There is provided a method of forming a semiconductor device having a multilayer wiring.
본 발명의 다른 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 저압 화학기상증착법을 이용한 텅스텐 나이트라이드막의 증착 후 나이트라이드(N2)를 이용한 플라즈마 처리를 하여 막 내의 텅스텐과 나이트라이드의 원자 비율을 조절할 수 있는 다층 배선을 가지는 반도체장치의 형성 방법을 제공하는데 있다.Another object of the present invention is to solve the problems of the prior art as described above, the atomic ratio of tungsten to nitride in the film by plasma treatment using nitride (N 2 ) after the deposition of the tungsten nitride film using a low pressure chemical vapor deposition method It is to provide a method of forming a semiconductor device having a multi-layer wiring that can control the.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 장치의 배선 방법을 설명하기 위한 공정 순서도이며,1A to 1C are flowcharts illustrating a wiring method of a semiconductor device according to an embodiment of the present invention.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 장치의 배선 방법을 설명하기 위한 공정 순서도이다.2A to 2D are flowcharts illustrating a wiring method of a semiconductor device according to another exemplary embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10: 실리콘 기판 12: 소자 분리영역10: silicon substrate 12: device isolation region
14a,14b,30a,30b: 층간 절연막 16,32: 하부 배선14a, 14b, 30a, 30b: interlayer insulating film 16, 32: lower wiring
18,34: 개구부 20,20',36,36': 확산 방지막18, 34 openings 20, 20 ', 36, 36': diffusion barrier films
22,38: 도전체 22',38': 도전체 플러그22,38: conductor 22 ', 38': conductor plug
24: 상부 배선24: upper wiring
상기 목적을 달성하기 위하여 본 발명의 제조 방법은 반도체 장치의 배선의 금속 확산을 방지하고자 도전체 증착 전에 형성하는 확산 방지막을 형성함에 있어서, 하부 배선이 형성된 반도체 기판의 층간 절연막에 하부 배선 및 기판의 활성영역이 노출되는 개구부를 형성하는 단계와, 상기 개구부를 포함한 층간 절연막 전면에 저압 화학기상증착법을 이용하여 텅스텐 나이트라이드막을 형성하는 단계와, 텅스텐 나이트라이드막에 불소 원자를 감소함과 동시에 텅스텐과 나이트라이드 원자 비율을 조정하기 위하여 플라즈마 처리를 실시하는 단계와, 플라즈마 처리된 텅스텐 나이트라이드막 위에 개구부를 매립하도록 도전체를 증착하여 하부 배선 및 기판의 활성 영역과 연결되는 플러그를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, in the manufacturing method of the present invention, in order to prevent the diffusion of metal in the wiring of the semiconductor device, in forming a diffusion preventing film formed before the deposition of the conductor, the lower wiring and the substrate Forming an opening through which the active region is exposed; forming a tungsten nitride film on the entire surface of the interlayer insulating film including the opening by using low pressure chemical vapor deposition; and reducing tungsten atoms in the tungsten nitride film, Performing a plasma treatment to adjust the ratio of nitride atoms, and depositing a conductor to fill an opening on the plasma treated tungsten nitride film to form a plug connected to the lower wiring and the active region of the substrate Characterized in that made.
본 발명에 있어서, 상기 텅스텐 나이트라이드막을 형성하는 단계는 1torr∼500torr의 반응 챔버 내의 압력, 300℃∼500℃의 증착 온도에서 WF6을 5∼200sccm, NF3을5∼300sccm, H2를200∼3000sccm, N2를 30∼1000sccm 및 Ar을 300∼3000sccm의 조건으로 실시하는 것이 바람직하다.In the present invention, the step of forming the tungsten nitride film is WF 6 5 ~ 200sccm, NF 3 5 ~ 300sccm, H 2 200 at a pressure in the reaction chamber of 1torr to 500torr, deposition temperature of 300 ℃ to 500 ℃ It is preferable to carry out -3000sccm, N <2> , 30-1000sccm, and Ar on 300-3000sccm conditions.
본 발명에 있어서, 상기 텅스텐 나이트라이드막에 플라즈마 처리를 실시하는 단계는 동일 및 다른 반응 챔버에서 10∼800torr의 반응 챔버 내 압력, 50∼700W의 전력 세기로 실시하며 H2를 50∼500sccm 및 N2를 30∼500sccm의 조건으로 하는 것이 바람직하다.In the present invention, the step of performing plasma treatment on the tungsten nitride film is carried out at the pressure in the reaction chamber of 10 to 800 torr, the power intensity of 50 to 700 W in the same and different reaction chambers and H 2 is 50 to 500 sccm and N It is preferable to make 2 into the conditions of 30-500 sccm.
본 발명에 따르면, 저압 화학기상증착법을 이용한 텅스텐 나이트라이드막의 증착 후 수소 및 나이트라이드를 이용한 플라즈마 처리를 하여 막 내의 불소 농도를 줄여서 비저항을 크게 감소시킬 수 있으며, 텅스텐과 나이트라이드의 원자 비율을 조절할 수 있다.According to the present invention, after deposition of a tungsten nitride film using low pressure chemical vapor deposition, plasma treatment using hydrogen and nitride can reduce the fluorine concentration in the film, thereby greatly reducing the resistivity, and controlling the atomic ratio of tungsten and nitride. Can be.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 장치의 배선 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면, 본 발명의 제조 공정은 다음과 같이 이루어진다.1A to 1C are flowcharts illustrating a wiring method of a semiconductor device according to an embodiment of the present invention. Referring to this, the manufacturing process of the present invention is performed as follows.
우선, 도 1a에 나타난 바와 같이 실리콘 기판(10)에 소자간 활성 영역을 정의하기 위한 소자 분리 영역(12)을 형성한 후에 반도체 소자, 예를 들어 모스 트랜지스터를 형성한다. 그리고, 배선 공정을 실시하고자 모스 트랜지스터가 형성된 기판(10) 전면에 층간 절연을 위해 하부의 층간 절연막(14a)을 형성한다. 하부의 층간 절연막(14a) 위에 금속 배선 공정에 따른 하부 배선(16)을 형성하고, 그 위에 하부 배선(16)을 둘러싸도록 상부의 층간 절연막(14b)을 증착하고 그 표면을 평탄화한다. 그 다음 사진 및 식각 공정을 실시하여 도전체 플러그가 형성될 부위의 상부 및 하부의 층간 절연막(14b,14a)을 선택 식각하여 하부 배선(16) 및 기판(10)의 활성 영역이 일부 개방되는 개구부(18)를 형성한다.First, as shown in FIG. 1A, a device isolation region 12 is formed on the silicon substrate 10 to define an active region between devices, and then a semiconductor device, for example, a MOS transistor is formed. In order to perform the wiring process, a lower interlayer insulating layer 14a is formed on the entire surface of the substrate 10 on which the MOS transistor is formed for interlayer insulation. The lower interconnection 16 according to the metallization process is formed on the lower interlayer insulation layer 14a, and the upper interlayer insulation layer 14b is deposited so as to surround the lower interconnection 16, and the surface thereof is planarized. The photolithography and etching processes are then performed to selectively etch the interlayer insulating layers 14b and 14a at the upper and lower portions of the portions where the conductor plugs are to be formed to partially open the active region of the lower wiring 16 and the substrate 10. (18) is formed.
이어서 배선의 금속이 층간 절연막(14b,14a)으로 확산되는 것을 방지하고자 도 1b에 나타난 바와 같이 개구부(18)를 포함한 층간 절연막(14b,14a) 전면에 확산 방지막(20)으로서 텅스텐 나이트라이드를 100∼700Å 두께로 증착한다. 이때, 텅스텐 나이트라이드의 증착 공정은 저압 화학기상증착법을 이용하여 1torr∼500torr의 반응 챔버 내의 압력, 300℃∼500℃의 증착 온도에서 WF6을 5∼200sccm, NF3을5∼300sccm, H2를200∼3000sccm, N2를 30∼1000sccm 및 Ar을 300∼3000sccm의 조건으로 실시한다.Subsequently, tungsten nitride is used as the diffusion barrier 20 on the entire surface of the interlayer insulating films 14b and 14a including the openings 18 as shown in FIG. 1B in order to prevent the metal of the wiring from being diffused into the interlayer insulating films 14b and 14a. It is deposited to a thickness of ˜700 mm 3. At this time, the deposition process of tungsten nitride is a low pressure chemical vapor deposition method, the pressure in the reaction chamber of 1torr to 500torr, the deposition temperature of WF 6 5 ~ 200sccm, NF 3 5 ~ 300sccm, H 2 at a deposition temperature of 300 ℃ ~ 500 ℃ At 200 to 3000 sccm, N 2 to 30 to 1000 sccm and Ar at 300 to 3000 sccm.
이 공정에 의해 텅스텐 나이트라이드막은 WF6+ A·NF3+ B·H2→ WNx (s) + 2B·HF↑와 같은 반응에 의해 발생하게 되며, 여기서 B = 3A를 나타내는 상수이며 (s)는 고체를 나타낸다. 그러나, 이와 같은 텅스텐 나이트라이드막도 막 내에 불소와 같은 불순물을 함유하고 있어 박막 저항이 증가하게 된다. 그러므로, 텅스텐 나이트라이드막(20) 내의 불소 원자의 농도를 감소함과 동시에 텅스텐과 나이트라이드 원자 비율을 조정하기 위하여 H2및 N2플라즈마 처리를 실시한다. 이때 플라즈마 처리 공정은 플라즈마 처리가 가능한 동일 및 다른 반응 챔버에서 10∼800torr의 반응 챔버 내 압력, 50∼700W의 전력 세기의 조건으로 H2를 50∼500sccm 및 N2를 30∼500sccm 플로우시킨다. 이러한 H2플라즈마 공정에 의해 텅스텐 나이트라이드막내에는 다음과 반응이 일어나게 되는데, 이 반응식은 F(s) + H(g) → HF(g) 이며, 여기서 (s)는 고체를 나타내며 (g)는 기체를 나타낸다. 또한 N2플라즈마 공정에 의해 텅스텐 나이트라이드막의 텅스텐과 나이트라이드의 원자 비율이 조정된다.By this process, the tungsten nitride film is generated by a reaction such as WF 6 + ANF 3 + BH 2 → WNx (s) + 2BHF ↑, where B = 3A is a constant (s) Represents a solid. However, such a tungsten nitride film also contains impurities such as fluorine in the film, thereby increasing the thin film resistance. Therefore, in order to reduce the concentration of fluorine atoms in the tungsten nitride film 20 and to adjust the ratio of tungsten to nitride atoms, H 2 and N 2 plasma treatments are performed. At this time, the plasma treatment process flows H 2 through 50 to 500 sccm and N 2 through 30 to 500 sccm under conditions of a pressure in a reaction chamber of 10 to 800 torr and a power intensity of 50 to 700 W in the same and other reaction chambers capable of plasma treatment. The following reaction occurs in the tungsten nitride film by the H 2 plasma process, where the reaction equation is F (s) + H (g) → HF (g), where (s) represents a solid and (g) is Represents a gas. In addition, the atomic ratio of tungsten to nitride of the tungsten nitride film is adjusted by the N 2 plasma process.
위와 같은 텅스텐 나이트라이드막(20)의 증착은 한번의 처리 공정으로 수행될 수도 있으나 두 번 이상의 증착 및 플라즈마 처리를 하는 것이 바람직하다. 예를 들어 만약 텅스텐 나이트라이드막(20)의 두께를 약 400Å으로 형성하고자 한다면 위에서 언급된 방법대로 저압 화학기상증착법으로 텅스텐 나이트라이드를 약 200Å 증착시킨 후에 H2및 N2플라즈마 처리를 실시한다. 플라즈마 처리된 텅스텐 나이트라이드막 위에 다시 나머지 약 200Å 두께의 텅스텐 나이트라이드를 증착한 후에 위와 동일한 플라즈마 처리 공정을 반복 실시한다.The deposition of the tungsten nitride film 20 as described above may be performed in one treatment process, but it is preferable to perform two or more deposition and plasma treatments. For example, if the thickness of the tungsten nitride film 20 is about 400 kPa, H 2 and N 2 plasma treatment may be performed after the deposition of tungsten nitride at about 200 kPa by the low pressure chemical vapor deposition method as described above. After the remaining tungsten nitride having a thickness of about 200 mm is deposited on the plasma treated tungsten nitride film, the same plasma treatment process is repeated.
계속해서 플라즈마 처리된 텅스텐 나이트라이드막(20) 위에 개구부를 매립하도록 도전체(22)로서 텅스텐을 증착한다. 이때, 도전체(22)는 텅스텐 대신에 구리를 사용할 수도 있다.Subsequently, tungsten is deposited as a conductor 22 so as to fill the opening on the plasma-treated tungsten nitride film 20. At this time, the conductor 22 may use copper instead of tungsten.
이어서, 도 1c에 나타난 바와 같이 화학적 기계적 연마 공정을 실시하여 텅스텐(22)을 연마하여 하부 배선(16) 및 기판(10)의 활성 영역과 연결되는 도전체 플러그(20')를 형성하는데, 연마 공정시 텅스텐 나이트라이드막(20')도 상부의 층간 절연막(14b) 표면과 동일하도록 연마됨에 따라 결과물의 표면이 평탄화된다. 그리고, 평탄화된 표면에 금속 배선 공정을 실시하여 도전체 플러그(22')와 연결되는 상부 배선(24)을 형성한다.Subsequently, a chemical mechanical polishing process is performed to polish the tungsten 22 to form a conductor plug 20 'connected to the lower wiring 16 and the active region of the substrate 10, as shown in FIG. 1C. During the process, the tungsten nitride film 20 'is also polished to be the same as the upper surface of the interlayer insulating film 14b, so that the surface of the resultant is flattened. Then, a metal wiring process is performed on the planarized surface to form the upper wiring 24 connected to the conductor plug 22 '.
한편, 텅스텐 나이트라이드막(20)의 증착 공정은 상기 개구부(18)를 형성하고, 층간 절연막(14b,14a) 전면에 Ti을 형성한 후에 텅스텐 나이트라이드를 증착할 수도 있다.In the deposition process of the tungsten nitride film 20, the opening 18 may be formed, and after forming Ti on the entire surface of the interlayer insulating layers 14b and 14a, tungsten nitride may be deposited.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 장치의 배선 방법을 설명하기 위한 공정 순서도이다. 본 발명의 실시예에 의한 공정은 이중상감(dual damascence)을 이용한 배선 공정을 나타낸 것이다.2A to 2D are flowcharts illustrating a wiring method of a semiconductor device according to another exemplary embodiment of the present invention. The process according to an embodiment of the present invention shows a wiring process using dual damascence.
우선, 도 2a에 나타난 바와 같이 실리콘 기판(도시하지 않음)에 금속 배선 공정을 거쳐 하부의 층간 절연막(30a) 내에 하부 배선(32)을 형성하고, 하부 배선(32) 및 하부의 층간 절연막(32a) 상부에 표면이 평탄화된 상부의 층간 절연막(30b)을 형성한다.First, as shown in FIG. 2A, a lower wiring 32 is formed in a lower interlayer insulating film 30a through a metal wiring process on a silicon substrate (not shown), and the lower wiring 32 and the lower interlayer insulating film 32a are formed. The upper part of the interlayer insulating film 30b having the flattened surface is formed.
이어서 도 2b에 나타난 바와 같이 이중 상감 공정을 진행하고자 사진 및 식각 공정을 실시하여 상부의 층간 절연막(30b) 내에는 폭이 일정한 콘택홀과 턱을 가지는 트렌치를 가지는 개구부(34)를 형성한다. 이 개구부(34)를 통해서 하부 배선(32)의 표면이 노출된다.Subsequently, as shown in FIG. 2B, a double damascene process is performed to perform a photo and etching process to form an opening 34 having a trench having a constant contact hole and a chin in the upper interlayer insulating layer 30b. The surface of the lower wiring 32 is exposed through the opening 34.
이어서 도 2c에 나타난 바와 같이 이후 도전체 플러그가 층간 절연막으로 확산되는 것을 방지하고자 개구부(34)를 포함한 상부의 층간 절연막(30b)의 전면에 확산 방지막(36)으로서 텅스텐 나이트라이드를 증착하는데, 이 증착 공정은 상기 일 실시예에서 언급된 방법과 동일하다. 계속해서 텅스텐 나이트라이드막(36) 전면에 도전체(38)로서 텅스텐 또는 구리를 증착하고, 화학적기계적 연마 공정을 실시하여 텅스텐(38) 및 텅스텐 나이드라이드막(36)을 상부의 층간 절연막(30b)의 높이와 동일하도록 평탄화시킨다.Subsequently, as shown in FIG. 2C, tungsten nitride is deposited as a diffusion barrier 36 on the entire surface of the upper interlayer insulating film 30b including the opening 34 to prevent the conductor plug from diffusing into the interlayer insulating film. The deposition process is the same as the method mentioned in the above embodiment. Subsequently, tungsten or copper is deposited as a conductor 38 on the entire surface of the tungsten nitride film 36, and a chemical mechanical polishing process is performed to deposit the tungsten 38 and the tungsten nitride film 36 on the upper interlayer insulating film 30b. Flatten to the same height).
도 2d에 나타난 바와 같이, 상기와 같은 제조 공정에 의해 개구부(34) 내에는 하부 배선(32)과 연결되는 도전체 플러그(38')가 형성된다. 이후, 도면에 도시되지는 않았지만 평탄화된 도전체 플러그를 가지는 결과물 상부에 금속 배선 공정을 실시하여 도전체 플러그(38')와 연결되는 상부 배선층을 형성한다.As shown in FIG. 2D, a conductive plug 38 ′ connected to the lower wiring 32 is formed in the opening 34 by the manufacturing process as described above. Subsequently, although not shown in the drawings, a metal wiring process is performed on the resultant having the flattened conductor plug to form an upper wiring layer connected to the conductor plug 38 '.
상술한 바와 같이 본 발명에 의하면, 텅스텐 나이트라이드(WNx) 증착시 사용되는 기체에 의해 불소의 농도가 감소되어 박막의 비저항이 10% 이상 감소할 뿐만 아니라 텅스텐 나이트라이드막 증착 후 실시되는 H2및 N2를 이용한 플라즈마 처리 공정에 의해 막내의 텅스텐과 나이트라이드의 원자 비율이 조절되어 금속에 대한 방지 특성을 크게 향상시키고 소자의 신뢰성을 높이는 효과가 있다.As described above, according to the present invention, the concentration of fluorine is reduced by the gas used in the deposition of tungsten nitride (WNx), so that the resistivity of the thin film is reduced by 10% or more, and H 2 and The atomic ratio of tungsten to nitride in the film is controlled by a plasma treatment process using N 2 , thereby greatly improving the protection characteristics against metals and increasing the reliability of the device.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020712A KR100316061B1 (en) | 1998-06-03 | 1998-06-03 | Method for forming semiconductor with multi layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020712A KR100316061B1 (en) | 1998-06-03 | 1998-06-03 | Method for forming semiconductor with multi layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000000846A KR20000000846A (en) | 2000-01-15 |
| KR100316061B1 true KR100316061B1 (en) | 2002-02-19 |
Family
ID=19538372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020712A Expired - Fee Related KR100316061B1 (en) | 1998-06-03 | 1998-06-03 | Method for forming semiconductor with multi layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100316061B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8278207B2 (en) | 2009-01-16 | 2012-10-02 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298717A (en) * | 1988-05-27 | 1989-12-01 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
-
1998
- 1998-06-03 KR KR1019980020712A patent/KR100316061B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298717A (en) * | 1988-05-27 | 1989-12-01 | Agency Of Ind Science & Technol | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8278207B2 (en) | 2009-01-16 | 2012-10-02 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
| US8969196B2 (en) | 2009-01-16 | 2015-03-03 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000000846A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546943B1 (en) | Semiconductor Device Formation Method | |
| TWI311772B (en) | ||
| US8058728B2 (en) | Diffusion barrier and adhesion layer for an interconnect structure | |
| KR101225642B1 (en) | Method for formation of contact plug of semiconductor device using Ｈ2 remote plasma treatment | |
| TWI552226B (en) | Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same | |
| US7727883B2 (en) | Method of forming a diffusion barrier and adhesion layer for an interconnect structure | |
| KR20050037797A (en) | Method of forming metal interconnection line for semiconductor device | |
| KR20050088076A (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| KR100291232B1 (en) | Semiconductor device manufacturing method | |
| US6043148A (en) | Method of fabricating contact plug | |
| KR100914982B1 (en) | Metal wiring of semiconductor device and method of manufacturing the same | |
| US6750146B2 (en) | Method for forming barrier layer | |
| JP5217272B2 (en) | Wiring forming method and semiconductor device manufacturing method | |
| US6107190A (en) | Method of fabricating semiconductor device | |
| US6211072B1 (en) | CVD Tin Barrier process with improved contact resistance | |
| KR100376873B1 (en) | Conductive line and interconnection thereof in semiconductor devices and fabricating method thereof | |
| KR100316061B1 (en) | Method for forming semiconductor with multi layer | |
| JP2008147675A (en) | Method for forming electrical connection structure using non-uniform metal nitride film and connection structure manufactured by this method | |
| KR100552813B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100451493B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100480480B1 (en) | Method of manufacturing a semiconductor device | |
| JP2001230254A (en) | Semiconductor device and its manufacturing method | |
| KR100587600B1 (en) | Metal wiring formation method using dual damascene process | |
| KR100325597B1 (en) | Method for forming contact hole in semiconductor device | |
| JP3639142B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980603 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19990422 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19980603 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20010116 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20010913 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20011115 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20011116 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20041108 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051021 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |