[go: up one dir, main page]

KR100312970B1 - 반도체 기판의 결함 감소 방법 - Google Patents

반도체 기판의 결함 감소 방법 Download PDF

Info

Publication number
KR100312970B1
KR100312970B1 KR1019940036946A KR19940036946A KR100312970B1 KR 100312970 B1 KR100312970 B1 KR 100312970B1 KR 1019940036946 A KR1019940036946 A KR 1019940036946A KR 19940036946 A KR19940036946 A KR 19940036946A KR 100312970 B1 KR100312970 B1 KR 100312970B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
present
temperature
cooling rate
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940036946A
Other languages
English (en)
Other versions
KR960026416A (ko
Inventor
장혁규
김철홍
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019940036946A priority Critical patent/KR100312970B1/ko
Publication of KR960026416A publication Critical patent/KR960026416A/ko
Application granted granted Critical
Publication of KR100312970B1 publication Critical patent/KR100312970B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 소자 제조 공정중에서나 임의적으로 온도를 상승시킨 후, 반도체 기판의 결함 감소를 위해 온도의 감소율을 변화시키는 것을 특징으로 하여, 반도체 기판 내의 미세 결함을 효과적으로 제거하고, 이에 따라 소자의 특성, 신뢰성, 수율 등을 향상시킬 수 있는 특유의 효과가 있는 반도체 기판의 결함감소방법에 관한 것이다.

Description

반도체 기판의 결함감소방법
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 냉각률의 변화를 이용한 반도체 기판의 결함감소방법에 관한 것이다.
최근에 연구 발표된 기술로서 잉곳(ingot) 성장시 냉각율(Cooling rate) 조정로 잉곳 내에 존재하는 결함을 제거 또는 감소시키는 기술이 있다. 64M DRAM과 같은 고집적 소자 제조시에는 이와 같이 특수처리된 웨이퍼, 즉 미세결함이 없거나 적은 웨이퍼가 필요하다.
그러나, 이러한 기술은 웨이퍼 제조회사에서만, 즉 잉곳 제조시에만 적용가능하기 때문에 소자 제조회사에서는 미세결함이 없거나 적은 기판을 사용함에 따른 가격상승을 부담해야 하는 문제점이 있었다. 이로 인해 소자 제조공정중 일부분만 최소한의 변형으로 상기와 같이 미세결함을 제거할 수 있는 반도체 기판의 결함감소방법을 요구하기에 이르렀다.
따라서, 상기 문제점을 해결하고 요구에 부응하기 위한 본 발명은, 소자 제조 공정 중 기판 일부분만의 최소한 변형으로 미세결함을 효과적으로 제거하여 소자의 특성, 신뢰성, 수율 등을 향상시킬 수 있는 반도체 기판의 결함감소 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 1150 ℃로 온도가 상승된 반도체 기판을 900 ℃까지 제1 냉각률로 냉각시키는 단계; 및 900 ℃ 온도의 상기 반도체 기판을 상기 제1 냉각률보다 빠른 제2 냉각률로 냉각시키는 단계를 포함하는 반도체 기판의 결함 감소 방법을 제공한다.
이하. 본 발명의 일실시예를 반도체 기판의 결함감소 방법을 상세히 설명한다.
첨부된 도면 제 1 도는 본 발명의 일실시예에 따른 열공정 주기그래프로서, 실제 소자 제조 공정에 사용되는 퍼니스(furnace)의 램핑 다운(ramping down) 기술을 적용한 웰 드라이브 인(well drive in) 공정의 온도 변화를 보이고 있다.
먼저, 제1도에 도시된 바와 같이 본 발명의 일실시예에 따른 웰 드라이브 인 공정은 약 1150 ℃로 온도가 상승된 반도체 기판을 약 900 ℃까지 1.5℃/분의 냉각률로 1차 냉각시키고, 900 ℃를 넘지 않는 온도에서는 1차 냉각시보다 빠른 냉각률 즉, 1.5℃/분 이상 3℃/분 이하의 냉각률로 냉각시킨다.
따라서, 본 발명은 약 900℃ 이상의 고온영역에서 확산이나 용해에 의하여 효과적으로 미세결함을 감소시키거나 제거할 수 있으며, 약 900 ℃ 이하의 저온에서는 빠른 램핑다운을 이용하여 공정시간 지연을 최소화한다.
참고적으로, 본 발명은 CZ(Czochralski)법에 의해 형성된 Si 기판을 사용하며, 초기공정에 고온(1150℃ 이상)의 열처리 과정이 있는 반도체 소자 제조공정에 사용되는 것이 효과적이다.
상기와 같이 이루어지는 본 발명은 반도체 기판 내의 미세결함을 효과적으로 제거하고, 공정시간을 단축시킬 수 있으며 소자의 특성, 신뢰성 등을 향상시킬 수 있는 특유의 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
제 1 도는 본 발명의 일실시예에 따른 열공정 주기 그래프.

Claims (3)

1150 ℃로 온도가 상승된 반도체 기판을 900 ℃까지 제1 냉각률로 냉각시키는 단계 ; 및
900 ℃ 온도의 상기 반도체 기판을 상기 제1 냉각률보다 빠른 제2 냉각률로 냉각시키는 단계
를 포함하는 반도체 기판의 결함 감소 방법.
제 1 항에 있어서,
상기 반도체 기판은 CZ법에 의해 형성된 실리콘 기판인 것을 특징으로 하는 반도체 기판의 결함감소 방법.
제 2 항에 있어서,
상기 제1 냉각률은,
1.5 ℃/분 보다 빠르지 않은 것을 특징으로 하는 반도체 기판의 결함 감소 방법.
KR1019940036946A 1994-12-26 1994-12-26 반도체 기판의 결함 감소 방법 Expired - Fee Related KR100312970B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036946A KR100312970B1 (ko) 1994-12-26 1994-12-26 반도체 기판의 결함 감소 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036946A KR100312970B1 (ko) 1994-12-26 1994-12-26 반도체 기판의 결함 감소 방법

Publications (2)

Publication Number Publication Date
KR960026416A KR960026416A (ko) 1996-07-22
KR100312970B1 true KR100312970B1 (ko) 2002-04-06

Family

ID=37531283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036946A Expired - Fee Related KR100312970B1 (ko) 1994-12-26 1994-12-26 반도체 기판의 결함 감소 방법

Country Status (1)

Country Link
KR (1) KR100312970B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02151035A (ja) * 1988-12-01 1990-06-11 Kyushu Electron Metal Co Ltd バイポーラｉｃ製造時の埋込み拡散方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02151035A (ja) * 1988-12-01 1990-06-11 Kyushu Electron Metal Co Ltd バイポーラｉｃ製造時の埋込み拡散方法

Also Published As

Publication number Publication date
KR960026416A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5502010A (en) Method for heat treating a semiconductor substrate to reduce defects
JP3478141B2 (ja) シリコンウエーハの熱処理方法及びシリコンウエーハ
US8466043B2 (en) Process of internal gettering for Czochralski silicon wafer
JP2003282577A (ja) シリコン半導体ウェハ及びその製造方法
JP3451908B2 (ja) Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
US4666532A (en) Denuding silicon substrates with oxygen and halogen
CN104762656B (zh) 大直径直拉硅片的一种内吸杂工艺
CN109904058B (zh) 一种降低硅抛光片正面边缘损伤的方法
KR100312970B1 (ko) 반도체 기판의 결함 감소 방법
CN117385474A (zh) 硅晶体、硅晶体缺陷的处理方法及缺陷的表征方法
JPS63129633A (ja) 半導体表面処理方法
JPH04123435A (ja) 半導体装置の製造方法
CN109830437B (zh) 一种晶圆热处理方法和晶圆
KR100312971B1 (ko) 실리콘 웨이퍼내의 산소 불순물 농도 감소방법
JPH0119265B2 (ko)
JPS6211782B2 (ko)
JPS6216539B2 (ko)
CN103526298A (zh) 直拉单晶硅中避免铜沉淀形成于洁净区的热处理方法
Lv et al. Impacts of RTP Pyrometer Offsets on Wafer Overlay Residue
KR20030033187A (ko) 반도체용 에피택셜 웨이퍼의 제조방법
JPS6216538B2 (ko)
JPH03155136A (ja) ゲッタリング方法
JPS6010734A (ja) 半導体集積回路装置の組立方法
JPH03165509A (ja) シリコンウエハー
JPH05299426A (ja) 半導体装置および半導体基板の製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941226

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990310

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19941226

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001110

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010731

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20011015

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20011016

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070914

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20081006

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110910