KR100303352B1 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR100303352B1 KR100303352B1 KR1019980059946A KR19980059946A KR100303352B1 KR 100303352 B1 KR100303352 B1 KR 100303352B1 KR 1019980059946 A KR1019980059946 A KR 1019980059946A KR 19980059946 A KR19980059946 A KR 19980059946A KR 100303352 B1 KR100303352 B1 KR 100303352B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus line
- conductive pattern
- data bus
- gate
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 20
- 230000003068 static effect Effects 0.000 claims abstract description 23
- 230000005611 electricity Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009172 bursting Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 데이터 버스 라인과 하부에 형성되는 도전성 패턴에 정전기가 축적되는 것을 방지하여 패턴 파손을 방지할 수 있는 액정 표시 장치를 개시한다. 개시된 본 발명은, 절연 기판과, 상기 절연 기판상에 배치되는 게이트 버스 라인과, 상기 게이트 버스 라인 및 절연 기판을 덮도록 형성되는 게이트 절연막과, 상기 게이트 절연막 상부의 소정 부분에 배치되는 데이터 버스 라인을 포함하는 액정 표시 장치로서, 상기 데이터 버스 라인은 하부에는 데이터 버스 라인의 단선 보조용 도전성 패턴이 구비되어 있고, 상기 도전성 패턴 및 데이터 버스 라인의 양 단부 각각에는 도전성 패턴과 데이터 버스 라인 내에 정전기 발생시 정전기를 제거하는 쇼트링이 구비되어 있는 것을 특징으로 한다.The present invention discloses a liquid crystal display device capable of preventing the damage of the pattern by preventing the accumulation of static electricity in the conductive pattern formed on the data bus line and the lower portion. The disclosed invention includes an insulating substrate, a gate bus line disposed on the insulating substrate, a gate insulating film formed to cover the gate bus line and the insulating substrate, and a data bus line disposed over a predetermined portion of the gate insulating film. A liquid crystal display device comprising: a data bus line having a conductive pattern for disconnection assistance of a data bus line at a lower portion thereof, and at both ends of the conductive pattern and the data bus line, electrostatic patterns are generated in the conductive pattern and the data bus line. It characterized in that the short ring for removing the static electricity is provided.
Description
본 발명은 액정 표시 장치에 관한 것으로, 보다 구체적으로는 데이터 버스 라인 하부에 단선 방지용 도전성 패턴을 구비하는 액정 표시 장치에서 정전기 축적으로 인한 패턴 파손을 방지할 수 있는 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of preventing pattern breakage due to electrostatic accumulation in a liquid crystal display device having a conductive pattern for preventing disconnection under a data bus line.
일반적으로 액티브 매트릭스 액정 표시 패널의 성능이 급속하게 발전됨에 따라, 평판 TV 시스템 또는 휴대 컴퓨터용 고-정보량의 모니터와 같은 응용분야에 광범위하게 사용되게 되었다.In general, as the performance of active matrix liquid crystal display panels has developed rapidly, they have become widely used in applications such as flat panel TV systems or high-information monitors for portable computers.
이러한 액티브 매트릭스형 액정 표시 패널는 다수의 게이트 버스 라인과 다수의 데이터 버스 라인이 교차배열되어, 수개의 단위 화소 공간들을 한정한다.In the active matrix liquid crystal display panel, a plurality of gate bus lines and a plurality of data bus lines are cross-arranged to define several unit pixel spaces.
이들 게이트 버스 라인과 데이터 버스 라인의 교차점 근방에는 스위칭 소자가 각각 배치되어 있으며, 단위 화소 각각에는 스위칭 소자와 접속되면서, 투명 물질로된 화소 전극이 배치된다.Switching elements are disposed near intersections of these gate bus lines and data bus lines, and pixel electrodes made of a transparent material are disposed in each unit pixel while being connected to the switching elements.
이러한 액정 표시 장치는 단위 화소 수가 증가할수록, 게이트 버스 라인과 데이터 버스 라인의 교차되는 수가 증가되어, 단선이나 쇼트가 발생되기 쉽다.In such a liquid crystal display device, as the number of unit pixels increases, the number of crossings of the gate bus lines and the data bus lines increases, so that disconnection and short are likely to occur.
특히, 게이트 버스 라인 보다는 단차부 상부에 형성되는 데이터 버스 라인의 단선 및 쇼트가 빈번히 발생된다. 따라서, 종래에는 이러한 데이터 버스 라인의 단선 및 쇼트를 방지하기 위하여, 데이터 버스 라인을 이중층으로 형성하는 방법이 제안되었다.In particular, disconnection and short of the data bus line formed on the stepped portion rather than the gate bus line are frequently generated. Accordingly, in order to prevent such disconnection and short circuit of the data bus line, a method of forming the data bus line in a double layer has been conventionally proposed.
즉, 도 1a에서와 같이, 게이트 버스 라인(도시되지 않음) 및 게이트 절연막(도시되지 않음)이 형성된 절연 기판(1) 상부에 데이터 버스 라인의 형태로 도전성 패턴(3)이 일정 등간격으로 다수개가 배치된다.That is, as shown in FIG. 1A, a plurality of conductive patterns 3 are formed at regular intervals in the form of data bus lines on the insulating substrate 1 on which the gate bus lines (not shown) and the gate insulating film (not shown) are formed. The dog is placed.
그리고나서, 도 1b에 도시된 바와 같이, 도전성 패턴(3) 상부에 데이터 버스 라인(5)이 각각 적층되도록 배치된다. 데이터 버스 라인(5)의 양 단부에는 패널내에 발생되는 정전기를 방지하기 위한 쇼트링(shortring)이 형성된다. 이때, 데이터 버스 라인(5)은 불투명 금속막으로 형성함이 바람직하다.Then, as shown in FIG. 1B, the data bus lines 5 are disposed on the conductive pattern 3 so as to be stacked respectively. Short ends are formed at both ends of the data bus line 5 to prevent static electricity generated in the panel. At this time, the data bus line 5 is preferably formed of an opaque metal film.
이와같이 데이터 버스 라인(5)을 형성할 때, 도전성 패턴(3)과 적층 형태로 형성하면, 데이터 버스 라인(5)가 일부 단선되었더라도, 하부의 도전성 패턴(3)이 데이터 버스 라인(5)의 신호를 전달하는 역할을 하게 된다.When the data bus line 5 is formed in this manner, when the data bus line 5 is formed in a stacked form, even if the data bus line 5 is partially disconnected, the lower conductive pattern 3 is formed on the data bus line 5. It will play the role of transmitting signal.
그러나, 상기한 데이터 버스 라인을 도전성 패턴(3)과 이중층으로 형성하게 되면 다음과 같은 문제점을 유발한다.However, when the data bus line is formed of the conductive pattern 3 and the double layer, the following problems are caused.
즉, 도전성 패턴(3)은 도면에도 도시되어 있는 바와 같이, 플로팅(floating)되어 있는 상태이므로, 액정 표시 패널내에 발생되는 정전기들을 쇼트링(7)까지 전달하여 방전시키기 않고, 계속하여 축적시키게 된다.That is, since the conductive pattern 3 is in a floating state, as shown in the drawing, the static electricity generated in the liquid crystal display panel is continuously accumulated without transferring and discharging the static electricity generated in the liquid crystal display panel to the short ring 7. .
이로 인하여, 정전기가 어느 정도 이상으로 축적되어지면, 셀 내부에서 도전성 패턴의 일부가 터지게 되어, 패턴 파손을 유발한다.For this reason, when static electricity accumulates to a certain degree or more, a part of the conductive pattern bursts inside the cell, causing pattern breakage.
따라서, 본 발명은 데이터 버스 라인과 하부에 형성되는 도전성 패턴에 정전기가 축적되는 것을 방지하여 패턴 파손을 방지할 수 있는 액정 표시 장치를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of preventing the damage of the pattern by preventing the accumulation of static electricity in the conductive pattern formed on the data bus line and the lower portion.
도 1a는 종래의 도전성 패턴을 나타낸 평면도.1A is a plan view showing a conventional conductive pattern.
도 1b는 종래의 데이터 버스 라인을 나타낸 평면도.1B is a plan view showing a conventional data bus line.
도 2a는 본 발명에 따른 도전성 패턴을 나타낸 평면도.Figure 2a is a plan view showing a conductive pattern according to the present invention.
도 2b는 본 발명에 따른 데이터 버스 라인을 나타낸 평면도.2b is a plan view of a data bus line in accordance with the present invention;
도 3a 및 도 3b는 쇼트링 부분의 콘택 부분을 나타낸 평면도.3A and 3B are plan views showing contact portions of the short ring portions.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
10 - 절연 기판 12 - 도전성 패턴10-insulated substrate 12-conductive pattern
13 - 도전성 패턴의 쇼트링 14 - 도전성 패턴의 패드13-short ring of conductive pattern 14-pad of conductive pattern
15 - 데이터 버스 라인 16 - 데이터 버스 라인의 쇼트링15-Data Bus Lines 16-Shorting of Data Bus Lines
17 - 데이터 버스 라인의 패드 100 - 게이트 버스 라인17-Pad of data bus line 100-Gate bus line
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 본 발명은 절연 기판과, 상기 절연 기판상에 배치되는 게이트 버스 라인과, 상기 게이트 버스 라인 및 절연 기판을 덮도록 형성되는 게이트 절연막과, 상기 게이트 절연막 상부의 소정 부분에 배치되는 데이터 버스 라인을 포함하는 액정 표시 장치로서, 상기 데이터 버스 라인은 하부에는 데이터 버스 라인의 단선 방지용 도전성 패턴이 구비되어 있고, 상기 도전성 패턴 및 데이터 버스 라인의 양 단부 각각에는 도전성 패턴과 데이터 버스 라인 내에 정전기 발생시 정전기를 제거하는 쇼트링이 구비되어 있는 것을 특징으로 한다.In order to achieve the above object of the present invention, according to an embodiment of the present invention, the present invention is formed to cover the insulating substrate, the gate bus line disposed on the insulating substrate, the gate bus line and the insulating substrate A liquid crystal display device comprising: a gate insulating film; and a data bus line disposed on a predetermined portion of the gate insulating film, wherein the data bus line includes a conductive pattern for preventing disconnection of the data bus line; Each of both ends of the data bus line is provided with a conductive pattern and a short ring for removing static electricity when static electricity is generated in the data bus line.
여기서, 상기 도전성 패턴의 쇼트링은, 상기 게이트 버스 라인의 소정 부분을 게이트 전극으로 하고, 상기 소오스 드레인 전극을 도전성 패턴으로 하는 박막 트랜지스터로서, 상기 게이트 버스 라인은 상기 도전성 패턴과 콘택된다. 또한, 상기 도전성 패턴의 쇼트링 박막 트랜지스터의 드레인 전극에는 패드가 배치되는 것을 특징으로 한다. 상기 도전성 패턴은 ITO로 형성함이 바람직하다.The short ring of the conductive pattern is a thin film transistor in which a predetermined portion of the gate bus line is a gate electrode, and the source drain electrode is a conductive pattern, and the gate bus line is in contact with the conductive pattern. The pad may be disposed on the drain electrode of the short ring thin film transistor of the conductive pattern. The conductive pattern is preferably formed of ITO.
본 발명에 의하면, 데이터 버스 라인을 하부에 도전성 패턴을 형성하는 액정 표시 장치에서, 도전성 패턴 양측에 데이터 버스 라인과 마찬가지로 쇼트링을 형성한다.According to the present invention, in a liquid crystal display device in which a conductive pattern is formed below the data bus line, a short ring is formed on both sides of the conductive pattern similarly to the data bus line.
이에따라, 도전성 패턴 부분에 발생되는 정전기를 용이하게 방전시킬 수 있으며, 쇼트링의 형성으로 도전성 패턴과 게이트 버스 라인의 소정 부분이 콘택되어 있으므로 정전기 축적이 발생되지 않는다. 따라서, 정전기 축적으로 인한 패턴 터짐이 방지되어, 패턴 파손이 방지된다.Accordingly, the static electricity generated in the conductive pattern portion can be easily discharged, and since a predetermined portion of the conductive pattern and the gate bus line are contacted by the formation of the short ring, static electricity accumulation does not occur. Thus, pattern bursting due to static accumulation is prevented, and pattern breakage is prevented.
(실시예)(Example)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 도 2a는 본 발명에 따른 도전성 패턴을 나타낸 평면도이고, 도 2b는 본 발명에 따른 데이터 버스 라인을 나타낸 평면도이다. 또한, 도 3a 및 도 3b는 쇼트링 부분의 콘택 부분을 나타낸 평면도이다.2A is a plan view showing a conductive pattern according to the present invention, and FIG. 2B is a plan view showing a data bus line according to the present invention. 3A and 3B are plan views showing contact portions of the short ring portions.
도 2a를 참조하여, 게이트 버스 라인(도시되지 않음) 및 게이트 절연막(도시되지 않음)이 형성된 절연 기판(10) 상부에 데이터 버스 라인의 형태로 도전성 패턴(3)이 일정 등간격으로 다수개 배치된다.Referring to FIG. 2A, a plurality of conductive patterns 3 are disposed at regular intervals in the form of data bus lines on an insulating substrate 10 on which a gate bus line (not shown) and a gate insulating film (not shown) are formed. do.
도전성 패턴(3)은 바람직하게는 투명 금속막인 ITO(indium tin oxide)막으로 형성됨이 바람직하다. 이때, 본 발명의 도전성 패턴(3)에서는 정전기 축적으로 인한 패턴 파손을 방지하기 위하여, 도전성 패턴(3)의 양단 가장자리에 정전기를 방지하기 위한 쇼트링(13)이 배치된다. 아울러, 양측 쇼트링(13) 중 어느 한 부분, 즉, 인쇄 회로 기판이 부착되는 부분에는 패드(14)가 부착되며, 패드(14)의 일측에도 다시 쇼트링(13)이 형성된다.The conductive pattern 3 is preferably formed of an indium tin oxide (ITO) film, which is a transparent metal film. In this case, in the conductive pattern 3 of the present invention, a short ring 13 for preventing static electricity is disposed at edges of both ends of the conductive pattern 3 in order to prevent the pattern from being damaged due to the accumulation of static electricity. In addition, the pad 14 is attached to any one portion of both short rings 13, that is, the portion to which the printed circuit board is attached, and the short ring 13 is formed on one side of the pad 14 again.
이때, 쇼트링은 공지된 바와 같이 정전기가 유입되었을 때 턴온되어 패드쪽으로 정전기를 방전시키는 박막 트랜지스터이다. 따라서, 본 실시예에서는 쇼트링 박막 트랜지스터의 게이트 전극은 액정 표시 장치의 게이트 버스 라인(또는 스토리지 라인, 도시되지 않음)이 되도록 하면서, 이 게이트 버스 라인이 도전성 패턴(12)과 연결되도록 한다. 또한, 소오스 전극 역시 도전성 패턴(12)이 되고, 드레인 전극은 패드(14)가 된다.At this time, the short ring is a thin film transistor which is turned on when static electricity flows in, as is known, to discharge static electricity toward the pad. Therefore, in the present embodiment, the gate electrode of the short ring thin film transistor is a gate bus line (or a storage line, not shown) of the liquid crystal display device, and the gate bus line is connected to the conductive pattern 12. In addition, the source electrode also becomes a conductive pattern 12, and the drain electrode becomes a pad 14.
이에따라, 도전성 패턴(12)에 정전기가 발생되면, 박막 트랜지스터가 턴온되어, 소오스 전극쪽(도전성 패턴:12)에 축적된 정전기들이 드레인 전극쪽(패드:14)로 빠지도록 한다.Accordingly, when static electricity is generated in the conductive pattern 12, the thin film transistor is turned on so that the static electricity accumulated on the source electrode side (conductive pattern 12) is discharged to the drain electrode side (pad) 14.
이때, 쇼트링(13) 부분에서는 게이트 버스 라인(도시되지 않음)과 도전성 패턴(12)간을 콘택시키기 위하여, 도전성 패턴(12)을 형성하기 전에 게이트 버스 라인이 노출되도록 게이트 절연막(도시되지 않음)을 소정 부분 식각하여 콘택홀을 형성하여야 한다.In this case, in order to contact the gate bus line (not shown) and the conductive pattern 12 at the portion of the short ring 13, the gate insulating layer (not shown) is exposed so that the gate bus line is exposed before the conductive pattern 12 is formed. ) To form contact holes.
도 3a 및 도 3b는 콘택홀에 의하여 게이트 버스 라인(100)이 노출된 형태를 보여준다. 즉, 도 3a와 같이, 콘택홀을 사각틀 형태로 형성하여, 사각틀 형태로 게이트 버스 라인을 노출시킬 수 있고, 또는 도 3b와 같이 콘택홀을 사각판 형태로 형성하여, 사각판 형태로 게이트 버스 라인을 노출시킬 수 있다.3A and 3B illustrate a form in which the gate bus line 100 is exposed by the contact hole. That is, as shown in FIG. 3A, the contact hole may be formed in a rectangular frame shape to expose the gate bus lines in a rectangular frame shape, or as shown in FIG. 3B, the contact hole may be formed in a rectangular plate shape and the gate bus lines in a rectangular plate shape. Can be exposed.
그후, 도 2b에 도시된 바와 같이, 도전성 패턴(12) 상부에 각각에 불투명 금속막으로 된 데이터 버스 라인(15)이 적층배치된다. 이때, 데이터 버스 라인(5)의 양단부에는 종래와 동일하게 쇼트링(16)이 각각 배치되고, 양측 쇼트링(16) 중 어느 한 부분, 즉, 인쇄 회로 기판이 부착되는 부분에는 패드(17)가 형성되며, 패드(17)의 일측에도 다시 쇼트링(16)이 형성된다.Thereafter, as shown in FIG. 2B, data bus lines 15 made of an opaque metal film on each of the conductive patterns 12 are stacked. At this time, the short rings 16 are disposed on both ends of the data bus line 5 in the same manner as before, and the pad 17 is attached to any one of the short circuits 16, that is, the portion to which the printed circuit board is attached. Is formed, and the short ring 16 is formed again on one side of the pad 17.
이때, 데이터 버스 라인(15)의 쇼트링(16) 및 패드(17)은 공지된 방식으로 형성된다.At this time, the short ring 16 and the pad 17 of the data bus line 15 are formed in a known manner.
본 발명과 같이 데이터 버스 라인(15)을 도전성 패턴(12)과 이중층으로 형성하게 되면, 데이터 버스 라인(15)의 단선시에 도전성 패턴(12)을 통하여 데이터 버스 라인(15)의 신호가 전달된다.When the data bus line 15 is formed in a double layer with the conductive pattern 12 as in the present invention, when the data bus line 15 is disconnected, the signal of the data bus line 15 is transmitted through the conductive pattern 12. do.
아울러, 도전성 패턴(12)의 양측에는 데이터 버스 라인(15)과 마찬가지로 쇼트링이 형성되어 있으므로, 정전기 발생시 쇼트링을 통하여 용이하게 방전시킬 수 있다.In addition, since the short ring is formed on both sides of the conductive pattern 12 similarly to the data bus line 15, it can be easily discharged through the short ring when static electricity is generated.
더욱이, 쇼트링을 형성하기 위하여, 도전성 패턴(12)과 게이트 버스 라인(100)이 콘택되어 있으므로, 정전기 축적이 발생되지 않게 된다.Furthermore, since the conductive pattern 12 and the gate bus line 100 are in contact with each other in order to form a short ring, electrostatic accumulation does not occur.
여기서, 본 실시예에서는, 쇼트링 부분의 도전성 패턴과 콘택되는 부분으로 게이트 버스 라인을 예를들어 설명하였지만, 이에 국한되지 않고, 공통 전극과 연결되는 스토리지 라인 또는 공통 전극 단자와 콘택되어도 동일한 효과를 거둘 수 있다.Here, in the present embodiment, the gate bus line has been described as an example of contacting with the conductive pattern of the short ring portion, but the present invention is not limited thereto, and the same effect is obtained even when contacting the storage line or the common electrode terminal connected to the common electrode. You can reap.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 데이터 버스 라인을 하부에 도전성 패턴을 형성하는 액정 표시 장치에서, 도전성 패턴 양측에 데이터 버스 라인과 마찬가지로 쇼트링을 형성한다.As described in detail above, according to the present invention, in a liquid crystal display device in which a conductive pattern is formed below the data bus line, a short ring is formed on both sides of the conductive pattern similarly to the data bus line.
이에따라, 도전성 패턴 부분에 발생되는 정전기를 용이하게 방전시킬 수 있으며, 쇼트링의 형성으로 도전성 패턴과 게이트 버스 라인의 소정 부분이 콘택되어 있으므로 정전기 축적이 발생되지 않는다.Accordingly, the static electricity generated in the conductive pattern portion can be easily discharged, and since a predetermined portion of the conductive pattern and the gate bus line are contacted by the formation of the short ring, static electricity accumulation does not occur.
따라서, 정전기 축적으로 인한 패턴 터짐이 방지되어 패턴의 파손이 발생되지 않는다.Therefore, the pattern bursting due to the electrostatic accumulation is prevented so that the breakage of the pattern does not occur.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059946A KR100303352B1 (en) | 1998-12-29 | 1998-12-29 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059946A KR100303352B1 (en) | 1998-12-29 | 1998-12-29 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043548A KR20000043548A (en) | 2000-07-15 |
| KR100303352B1 true KR100303352B1 (en) | 2002-06-20 |
Family
ID=19566804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059946A KR100303352B1 (en) | 1998-12-29 | 1998-12-29 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100303352B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040481A (en) * | 2000-07-24 | 2002-02-06 | Internatl Business Mach Corp <Ibm> | Display device and its manufacturing method, and wiring board |
-
1998
- 1998-12-29 KR KR1019980059946A patent/KR100303352B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000043548A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10409121B2 (en) | Array substrate and display device including the same | |
| US6924853B2 (en) | Liquid crystal display with electrostatic protection | |
| KR970018637A (en) | Active Matrix Substrates and Display Devices | |
| US11940700B2 (en) | Array substrate, display panel and display device | |
| KR101601059B1 (en) | In-plane switching mode liquid crystal display device | |
| EP3333624B1 (en) | Electrical connection structure, array substrate and display device | |
| KR20020004253A (en) | Liquid crystal display device and method for forming an array substrate | |
| JP2008152225A (en) | Electronic ink display device and active device array substrate | |
| KR20010027285A (en) | Liguid Crystal display and methode of manufacturing the same | |
| KR0151296B1 (en) | Liquid crystal display device having antistatic structure and manufacturing method thereof | |
| KR100303352B1 (en) | Liquid crystal display | |
| US6943853B2 (en) | Liquid crystal display | |
| CN109031829B (en) | Anti-static structure and display device | |
| JPH10325963A (en) | Production of active matrix type liquid crystal display device | |
| KR20030057770A (en) | Method For Forming A Storage Capacitor Of Liquid Crystal Display Device And The Structure Of The Same | |
| KR0151269B1 (en) | Lcd device | |
| CN115793337A (en) | Display substrate and display device | |
| KR20010058156A (en) | Liquid crystal display with electro static discharge structure using dummy line and method of fabricating that | |
| KR100590921B1 (en) | Liquid crystal display | |
| CN103472645A (en) | Array substrate, manufacturing method thereof and display device | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| JP2002116701A (en) | Image display device | |
| KR100683135B1 (en) | Fringe Field Drive Mode Liquid Crystal Display | |
| KR100577779B1 (en) | TFT array substrate of liquid crystal display device | |
| KR100542308B1 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19981229 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19990331 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19981229 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20010430 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20010710 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20010711 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20040614 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050620 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060629 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070525 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080604 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090622 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100608 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110527 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120607 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130612 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130612 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140624 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150617 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160616 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160616 Start annual number: 16 End annual number: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170621 Year of fee payment: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170621 Start annual number: 17 End annual number: 17 |
|
| EXPY | Expiration of term | ||
| PC1801 | Expiration of term |
Termination date: 20190629 Termination category: Expiration of duration |