KR100303276B1

KR100303276B1 - Synchronous detection device of DVD system

Info

Publication number: KR100303276B1
Application number: KR1019970068923A
Authority: KR
Inventors: 임장성
Original assignee: 말리쿠오; 디지털 비디오 시스템스 인코퍼레이션
Priority date: 1997-12-15
Filing date: 1997-12-15
Publication date: 2001-11-22
Anticipated expiration: 2017-12-15
Also published as: KR19990049914A

Abstract

본 발명은 동기를 검출하여 원래의 데이터로 복조할때 정상적으로 동기 패턴이 검출되지 않는 경우 패턴 에러를 이용하여 동기가 검출되도록 함으로써 항상 안정적으로 동기가 검출되도록 한 DVD 시스템의 동기 검출 장치에 관한 것으로서, 이러한 본 발명은 변환된 직렬 디지털 데이터를 순차적으로 쉬프트시켜 병렬 데이터로 변환하는 시리얼 메모리와; 기준이 되는 동기 패턴이 저장된 동기 패턴부와; 시리얼 메모리에서 변환된 병렬 데이터와 동기 패턴부에 저장된 동기 패턴을 비교하여 그 결과치를 동기 검출 신호로 출력하는 비교기와; 시스템 동기 클럭을 소정의 카운터로 카운팅하여 동기 검출을 위한 타이밍신호를 발생하는 카운터와; 직렬 디지털 데이터로부터 비정상적인 동기 패턴 에러를 검출하는 패턴 에러 검출기와; 비교기 및 패턴 에러 검출기에서 각각 검출되는 동기 패턴중 하나를 선택하여 동기 신호로 출력해주는 동기 출력부를 구비 함으로써, 항상 안정적으로 동기를 검출할 수 있다.The present invention relates to a synchronization detection apparatus of a DVD system in which a synchronization is always stably detected by using a pattern error when a synchronization pattern is not normally detected when demodulating the original data. This invention comprises a serial memory for sequentially converting the converted serial digital data to parallel data; A synchronization pattern unit storing a synchronization pattern as a reference; A comparator for comparing the parallel data converted from the serial memory with the synchronization pattern stored in the synchronization pattern unit and outputting the result as a synchronization detection signal; A counter for counting the system synchronization clock to a predetermined counter to generate a timing signal for synchronization detection; A pattern error detector for detecting abnormal sync pattern errors from the serial digital data; By providing a synchronous output unit for selecting one of the synchronous patterns detected by the comparator and the pattern error detector and outputting the synchronous signal, it is possible to stably detect synchronization at all times.

Description

Synchronous detection device of DVD system

본 발명은 디지털 비디오 디스크(DVD) 시스템의 동기 검출에 관한 것으로, 특히 동기를 검출하여 원래의 데이터로 복조할때 정상적으로 동기 패턴이 검출되지 않는 경우 패턴 에러를 이용하여 동기가 검출되도록 함으로써 항상 안정적으로 동기가 검출되도록 한 DVD 시스템의 동기 검출 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the synchronization detection of a digital video disc (DVD) system. In particular, when the synchronization is detected and demodulated to the original data, the synchronization is detected using a pattern error. A synchronization detection device of a DVD system which allows synchronization to be detected.

일반적으로, DVD-ROM 드라이버는 디스크로부터 재생한 데이터(오디오 및 비디오 데이터)를 처리한 후 호스트 인터페이스를 통해 호스트 컴퓨터로 전송해주어 재생된 데이터가 처리되도록 해주는 기기이다.In general, a DVD-ROM driver is a device that processes data (audio and video data) reproduced from a disc and transfers the data to a host computer through a host interface so that the reproduced data is processed.

이러한 일반적인 DVD-ROM 드라이버의 시스템은 첨부한 도면 도1과 같다.The system of such a general DVD-ROM driver is as shown in FIG.

이에 도시된 바와 같이, 디스크(10)에 기록된 데이터를 읽어들이는 픽업(20)과, 상기 픽업(20)에서 얻어지는 재생된 아날로그 신호를 처리하여 후단의 디지털 신호 처리부(50)에 전달해줌과 동시에 상기 재생한 신호로부터 픽업 서보 제어를 위한 서보 제어신호를 만들어 서보부(40)에 전달해주는 아날로그 신호 처리부(30)와, 상기 아날로그 신호 처리부(30)에서 얻어지는 서보 제어신호에 따라 상기 픽업(20)의 이송을 제어하는 서보부(40)와, 상기 아날로그 신호 처리부(30)에서 얻어지는 아날로그 신호를 그에 상응하는 디지털 신호로 변환하고 그 변환한 디지털 신호를 원래의 디지털 데이터로 복조하여 출력하는 디지털 신호 처리부(50)와, 상기 디지털 신호 처리부(50)에서 처리된 디지털 신호를 버퍼 램(70)에 일시 저장하며, 호스트로부터 요구된 어드레스에 따라 상기 버퍼 램(70)에 저장한 데이터를 인출하여 상기 호스트측으로 전송해주는 호스트 인터페이스부(60)와, 상기 호스트 인터페이스부(60)와 인터페이스하여 상기 재생된 데이터를 전달받아 처리하는 호스트 컴퓨터(80)로 구성 되었다.As shown in the drawing, the pickup 20 for reading data recorded on the disc 10 and the reproduced analog signal obtained from the pickup 20 are processed and delivered to the digital signal processor 50 at a later stage. At the same time, the analog signal processor 30 generates a servo control signal for pickup servo control from the reproduced signal and transmits the servo control signal to the servo unit 40, and the pickup 20 according to the servo control signal obtained from the analog signal processor 30. The digital signal which converts the analog signal obtained by the servo signal 40 and the analog signal processing part 30 into the corresponding digital signal, demodulates the converted digital signal into original digital data, and outputs it. The processor 50 and the digital signal processed by the digital signal processor 50 are temporarily stored in the buffer RAM 70, and stored at the address requested by the host. The host interface unit 60 which retrieves the data stored in the buffer RAM 70 and transmits the data to the host side, and the host computer 80 which interfaces with the host interface unit 60 to receive and process the reproduced data. ) Was composed.

이와 같이 구성된 일반적인 DVD-롬 드라이버는, 먼저 디스크(10)가 정상적인 위치에 안착되면, 픽업(20)이 그 디스크(10)에 기록된 데이터를 읽어들이게 된다.In the general DVD-ROM driver configured as described above, when the disc 10 is seated in a normal position, the pickup 20 reads the data recorded on the disc 10.

이때 읽어들인 신호는 사인파 형태의 아날로그 신호가 되며, 아날로그 신호 처리부(30)는 그 재생된 아날로그 신호를 처리하여 디지털 신호 처리부(50)에 전달해주게 되며, 동시에 그 읽어들인 아날로그 신호로부터 픽업 서보 제어를 위한 서보 제어신호를 만들어 상기 서보부(40)에 전달해준다.At this time, the read signal is a sinusoidal analog signal, and the analog signal processor 30 processes the reproduced analog signal and delivers the digital signal to the digital signal processor 50. At the same time, the pickup servo control is performed from the read analog signal. It makes a servo control signal for and delivers it to the servo unit 40.

그러면 서보부(40)는 그 전달되는 서보 제어신호에 따라 상기 픽업(20)의 이송을 제어하게 되며, 아울러 상기 디지털 신호 처리부(50)는 상기 아날로그 신호 처리부(30)에서 얻어지는 아날로그 신호를 디지털 데이터로 변환하고, 그 변환한 디지털 데이터를 원래의 데이터로 복조한 후 호스트 인터페이스부(60)에 전달해주게 되며, 상기 호스트 인터페이스부(60)는 그 전달되는 재생 데이터를 버퍼 램(70)에 일시 저장하게 된다.Then, the servo unit 40 controls the transfer of the pickup 20 according to the transmitted servo control signal, and the digital signal processing unit 50 receives the analog signal obtained from the analog signal processing unit 30 by digital data. And convert the digital data into original data and demodulate the converted digital data to the host interface unit 60. The host interface unit 60 temporarily stores the transferred data in the buffer RAM 70. Done.

이후 호스트 컴퓨터(80)로부터 재생된 데이터의 요구가 있으면, 상기 버퍼 램(70)에 일시 저장한 재생 데이터를 인출하여 상기 호스트 컴퓨터(80)로 전송해주게 된다.Thereafter, if there is a request for data reproduced from the host computer 80, the reproduced data temporarily stored in the buffer RAM 70 is fetched and transmitted to the host computer 80.

이에 따라 호스트 컴퓨터(80)는 재생된 데이터를 처리하게 되는 것이다.As a result, the host computer 80 processes the reproduced data.

여기서, 재생된 아날로그 신호를 디지털 신호로 변환하고, 그 변환한 디지털 데이터를 원래의 데이터로 복조하는 디지털 신호 처리부(50)는 도2에 도시된 바와 같다.Here, the digital signal processing unit 50 converts the reproduced analog signal into a digital signal and demodulates the converted digital data into original data, as shown in FIG.

이에 도시된 바와 같이, 재생된 아날로그 신호를 그에 상응하는 디지털 신호로 변환을 하는 아날로그/디지털 변환부(51)와, 상기 아날로그/디지털 변환부(51)에서 얻어지는 샘플링 클럭에 동기된 시스템 클럭을 발생하는 PLL(52)과, 상기 아날로그/디지털 변환부(51)에서 변환된 디지털 데이터의 에러를 정정하는 에러 정정부(53)와, 상기 에러 정정부(53)에서 얻어지는 디지털 데이터로부터 동기 신호를 검출하는 동기 검출부(54)와, 상기 동기 검출부(54)에서 얻어지는 데이터를 원래의 데이터로 복조하는 복조부(55)와, 상기 복조부(55)에서 복조된 데이터와 동기 신호를 컴퓨터에서 처리할 수 있는 신호로 변환을 하여 호스트 인터페이스부(60)에 전달해주는 인터페이스부(56)로 구성 된다.As shown therein, an analog / digital converter 51 for converting a reproduced analog signal into a corresponding digital signal and a system clock synchronized with a sampling clock obtained by the analog / digital converter 51 are generated. A synchronization signal is detected from the PLL 52, an error correction unit 53 for correcting an error of the digital data converted by the analog / digital conversion unit 51, and digital data obtained by the error correction unit 53. And a demodulator 55 for demodulating the data obtained by the synchronization detector 54 into the original data, and the data and the synchronization signal demodulated by the demodulator 55 can be processed by a computer. It is composed of an interface unit 56 that converts the signal to the host interface unit 60 to be converted.

이와 같이 구성된 디지털 신호 처리부(50)는, 먼저 아날로그/디지털 변환부(51)에서 입력되는 아날로그 신호를 샘플링 클럭에 따라 디지털 신호로 변환을 하게 된다.The digital signal processing unit 50 configured as described above first converts the analog signal input from the analog / digital conversion unit 51 into a digital signal according to the sampling clock.

이때 PLL(52)은 상기 샘플링 클럭에 동기된 클럭(Clock)을 생성하여 시스템 각부에 동기 클럭으로 제공을 하게 되며, 에러 정정부(53)는 상기 아날로그/디지털 변환부(51)에서 변환된 디지털 데이터의 에러를 정정하게 된다.At this time, the PLL 52 generates a clock clock synchronized with the sampling clock and provides the clock clock to each part of the system. The error correction unit 53 converts the digital signal converted from the analog / digital converter 51. This will correct the data error.

한편, 동기 검출부(54)는 상기 에러 정정부(53)에서 얻어지는 디지털 데이터로부터 동기 신호를 검출하게 된다.On the other hand, the synchronization detector 54 detects the synchronization signal from the digital data obtained by the error correction unit 53.

즉, 동기 검출부(54)는 첨부한 도면 도3에 도시된 바와 같이, 입력되는 데이터를 시리얼 메모리(54a)에서 병렬 데이터로 변환을 하고, 비교기(54c)에서 상기 시리얼 메모리(54a)에서 변환된 32비트의 병렬 데이터와 동기 패턴부(54b)에 동기 검출을 위해 미리 기준으로 저장된 동기 패턴을 비교하여 동기를 검출하여 동기 출력부(54e)에 전달해준다.That is, as shown in FIG. 3, the synchronization detector 54 converts the input data into serial data in the serial memory 54a, and converts the data in the serial memory 54a in the comparator 54c. The 32-bit parallel data is compared with the synchronization pattern stored in advance as a reference for synchronization detection in the synchronization pattern unit 54b, and the synchronization is detected and transmitted to the synchronization output unit 54e.

아울러 카운터(54d)는 상기 PLL(52)에서 얻어지는 시스템 클럭을 1488카운터로 카운팅하여 그 결과치를 상기 동기 출력부(54e)에 전달해주게 되며, 상기 동기 검출부(54e)는 상기 비교기(54c)로부터 정상적으로 동기 패턴이 검출되면 그 검출된 동기 패턴을 동기 신호로 출력을 해주게 되고, 이와는 달리 상기 비교기(54c)로부터 정상적으로 동기 패턴이 검출되지 못하면 상기 카운터(54d)에서 생성된 타이밍신호에 맞추어 임의로 의사 동기 패턴을 생성하여 동기 패턴으로 복조부(55)에 전달해주게 된다.In addition, the counter 54d counts the system clock obtained from the PLL 52 to 1488 counters, and transmits the result to the synchronous output unit 54e. The synchronous detection unit 54e normally operates from the comparator 54c. When the sync pattern is detected, the detected sync pattern is output as a sync signal. On the contrary, if the sync pattern is not normally detected from the comparator 54c, the pseudo sync pattern is arbitrarily matched to the timing signal generated by the counter 54d. It generates and delivers to the demodulator 55 in a synchronization pattern.

그러면 복조부(55)는 그 동기 신호에 따라 디지털 데이터를 원래의 데이터로 복조를 하고, 복조한 데이터와 동기 신호를 인터페이스부(56)에 전달해주게 되며, 상기 인터페이스부(56)는 그 복조된 데이터와 동기 신호를 컴퓨터에서 처리할 수 있는 RS 신호로 변환을 하여 상기 호스트 인터페이스부(60)에 전달해주게 된다.The demodulator 55 then demodulates the digital data into the original data according to the synchronization signal, and transmits the demodulated data and the synchronization signal to the interface unit 56. The interface unit 56 demodulates the demodulated data. The data and the synchronization signal are converted into an RS signal that can be processed by a computer and transmitted to the host interface unit 60.

그러나 이러한 종래의 동기 검출 장치는, 동기 패턴이 정상적으로 검출되는 경우에는 별반 문제가 없으나, 동기 패턴이 검출되지 않는 경우에는 카운터에서 생성된 카운팅값에 동기되게 임의로 의사 동기 패턴을 생성하여 동기 신호로 출력해주게 되는데, 이때 임의로 생성한 동기 신호와 데이터 동기 클럭과의 위상차가 발생하면 이를 보정해줄 수 없어 데이터 복조시 에러를 유발시키는 문제점이 있었다.However, such a conventional synchronization detection device has no problem when the synchronization pattern is normally detected, but when the synchronization pattern is not detected, a pseudo synchronization pattern is randomly generated in synchronization with the counting value generated by the counter and output as a synchronization signal. In this case, if a phase difference between a randomly generated sync signal and a data sync clock occurs, this cannot be corrected, which causes an error in data demodulation.

이에 본 발명은 상기와 같은 종래 동기 검출 장치의 제반 문제점을 해결하기 위해서 제안된 것으로,Accordingly, the present invention has been proposed to solve all the problems of the conventional synchronization detection device as described above.

본 발명은 동기를 검출하여 원래의 데이터로 복조할때 정상적으로 동기 패턴이 검출되지 않는 경우 패턴 에러를 이용하여 동기가 검출되도록 함으로써 항상 안정적으로 동기가 검출되도록 한 DVD 시스템의 동기 검출 장치를 제공하는 데 그 목적이 있다.The present invention provides a synchronization detection apparatus of a DVD system in which synchronization is detected stably by using a pattern error when the synchronization pattern is not normally detected when demodulating the original data. The purpose is.

상기와 같은 목적을 달성하기 위해서 제안된 본 발명의 장치는,The apparatus of the present invention proposed to achieve the above object,

입력되는 직렬 디지털 데이터를 순차적으로 쉬프트시켜 병렬 데이터로 변환하는 시리얼 메모리와;A serial memory for sequentially shifting input serial digital data and converting the serial digital data into parallel data;

기준이 되는 동기 패턴이 저장된 동기 패턴부와;A synchronization pattern unit storing a synchronization pattern as a reference;

상기 시리얼 메모리에서 변환된 병렬 데이터와 상기 동기 패턴부에 저장된 동기 패턴을 비교하여 그 결과치를 동기 검출 신호로 출력하는 비교기와;A comparator for comparing the parallel data converted in the serial memory with the synchronization pattern stored in the synchronization pattern unit and outputting a result value as a synchronization detection signal;

시스템 동기 클럭을 소정의 카운터로 카운팅하여 동기 검출을 위한 타이밍신호를 발생하는 카운터와;A counter for counting the system synchronization clock to a predetermined counter to generate a timing signal for synchronization detection;

상기 입력되는 직렬 디지털 데이터로부터 비정상적인 동기 패턴 에러를 검출하는 패턴 에러 검출기와;A pattern error detector for detecting an abnormal sync pattern error from the input serial digital data;

상기 비교기 및 패턴 에러 검출기에서 각각 검출되는 동기 패턴중 하나를 선택하여 동기 신호로 출력해주는 동기 출력부로 이루어짐을 특징으로 한다.And a synchronization output unit for selecting one of the synchronization patterns respectively detected by the comparator and the pattern error detector and outputting the synchronization signal.

상기에서, 동기 출력부는 상기 카운터에서 출력되는 타이밍신호에 따라 일차적으로 상기 비교기에서 출력되는 동기 패턴을 동기 신호로 출력하며, 상기 비교기에서 동기 패턴이 출력되지 않는 경우에만 상기 패턴 에러 검출기에서 출력되는 동기 패턴 에러 신호를 동기 신호로 출력해주는 것을 특징으로 한다.The sync output unit outputs a sync pattern output from the comparator primarily as a sync signal according to a timing signal output from the counter, and the sync output is output from the pattern error detector only when the sync pattern is not output from the comparator. The pattern error signal may be output as a synchronization signal.

도 1 은 일반적인 디지털 비디오 디스크(DVD)-롬(ROM) 드라이버의 시스템 블록 구성도,1 is a system block diagram of a general digital video disk (DVD) -ROM (ROM) driver;

도 2 는 도1의 디지털 신호 처리부 상세 구성도,2 is a detailed configuration diagram of the digital signal processor of FIG. 1;

도 3 은 종래 동기 검출 장치 블록 구성도,3 is a block diagram of a conventional synchronization detection device;

도 4 는 본 발명에 의한 DVD 시스템의 동기 검출 장치 블록 구성도.4 is a block diagram of a synchronization detection device of the DVD system according to the present invention;

＜도면의 주요 부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

91:시리얼 메모리 92:비교기91: serial memory 92: comparator

93:동기 패턴부 94:패턴 에러 검출기93: synchronous pattern part 94: pattern error detector

95:카운터 96:동기 출력부95: counter 96: synchronous output

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

본 발명에 의한 DVD 시스템의 동기 검출 장치는 첨부한 도면 도4에 도시된 바와 같다.The synchronization detection apparatus of the DVD system according to the present invention is as shown in FIG.

이에 도시된 바와 같이, 입력되는 직렬 디지털 데이터를 순차적으로 쉬프트시켜 병렬 데이터로 변환하는 시리얼 메모리(91)와; 기준이 되는 동기 패턴이 저장된 동기 패턴부(93)와; 상기 시리얼 메모리(91)에서 변환된 병렬 데이터와 상기 동기 패턴부(93)에 저장된 동기 패턴을 비교하여 그 결과치를 동기 검출 신호로 출력하는 비교기(92)와; 시스템 동기 클럭을 소정의 카운터로 카운팅하여 동기 검출을 위한 타이밍신호를 발생하는 카운터(95)와; 상기 입력되는 직렬 디지털 데이터로부터 비정상적인 동기 패턴 에러를 검출하는 패턴 에러 검출기(94)와; 상기 비교기(92) 및 패턴 에러 검출기(94)에서 각각 검출되는 동기 패턴중 하나를 선택하여 동기 신호로 출력해주는 동기 출력부(96)로 구성된다.As shown therein, a serial memory 91 which sequentially shifts input serial digital data and converts the serial digital data into parallel data; A sync pattern unit 93 in which a sync pattern as a reference is stored; A comparator (92) for comparing the parallel data converted in the serial memory (91) with the sync pattern stored in the sync pattern unit (93) and outputting the result as a sync detection signal; A counter 95 for counting the system synchronization clock to a predetermined counter to generate a timing signal for synchronization detection; A pattern error detector (94) for detecting abnormal synchronization pattern errors from the input serial digital data; The synchronous output unit 96 selects one of synchronous patterns detected by the comparator 92 and the pattern error detector 94 and outputs a synchronous signal.

이와 같이 구성된 본 발명에 의한 동기 검출 장치는, 먼저 시리얼 메모리(91)에서 에러 정정부(53)에서 출력되는 직렬 디지털 데이터를 순차 쉬프트시켜 병렬 데이터로 변환을 하게 된다.The synchronization detecting apparatus according to the present invention configured as described above first converts serial digital data output from the error correction unit 53 from the serial memory 91 in order to convert them into parallel data.

아울러 비교기(92)는 상기 시리얼 메모리(91)에서 변환된 32비트의 병렬 데이터와 기준이되는 동기 패턴이 저장된 동기 패턴부(93)에서 얻어지는 동기 패턴을 비교하여 동기를 검출하게 된다.In addition, the comparator 92 detects the synchronization by comparing the 32-bit parallel data converted in the serial memory 91 with the synchronization pattern obtained from the synchronization pattern 93 which stores the reference synchronization pattern.

이와 같이 검출되는 동기 패턴은 동기 출력부(96)에 전달이 되며, 카운터(95)는 1488카운터를 이용하여 상기 PLL(52)에서 발생되는 시스템 클럭을 1488카운팅하여 그 결과치를 상기 동기 출력부(96)에 전달해주게 된다.The synchronous pattern detected as described above is transferred to the synchronous output unit 96. The counter 95 counts 1488 system clocks generated by the PLL 52 using a 1488 counter, and outputs the result to the synchronous output unit (14). 96).

그러면 상기 동기 출력부(96)는 상기 카운터(95)에서 출력되는 카운팅값을 검색하여 1488개마다 상기 비교기(92)에서 출력되는 동기 패턴을 동기 신호로써 출력해주게 된다.Then, the synchronous output unit 96 retrieves the counting value output from the counter 95 and outputs the synchronous pattern output from the comparator 92 every 1488 as a synchronous signal.

아울러 패턴 에러 검출기(94)는 상기 입력되는 직렬 디지털 데이터로부터 비정상적인 패턴(14T)을 검출하여 동기 패턴 에러 신호로 상기 동기 출력부(96)에 전달해주게 되며, 상기 동기 출력부(96)는 주지한 바와 같이 1488개마다 상기 비교기(92)에서 검출되는 동기 패턴을 동기 신호로 출력해주다가 상기 비교기(92)로부터 동기 패턴이 출력되지 않으면 상기 패턴 에러 검출기(94)에서 얻어지는 비정상적인 동기 패턴을 동기 신호로 출력해주게 된다.In addition, the pattern error detector 94 detects an abnormal pattern 14T from the input serial digital data and transmits the abnormal pattern 14T to the synchronous output unit 96 as a synchronous pattern error signal, and the synchronous output unit 96 is well known. As described above, if the synchronization pattern detected by the comparator 92 is output as a synchronization signal every 1488 units, and the synchronization pattern is not output from the comparator 92, the abnormal synchronization pattern obtained by the pattern error detector 94 is used as the synchronization signal. Will print out.

여기서, 1 - 2비트의 데이터 에러 상황에서는 비정상적인 패턴(12T이상)이 남아 있으므로 상기 패턴 에러 검출기(94)에서 얻어지는 비정상적인 동기 패턴을 동기 패턴으로 사용하게 되면 후단에서 무리없이 데이터 복조가 가능해진다.In this case, since an abnormal pattern (12T or more) remains in the data error situation of 1 to 2 bits, data demodulation can be performed without difficulty when the abnormal synchronization pattern obtained by the pattern error detector 94 is used as the synchronization pattern.

이상에서 상술한 바와 같이 본 발명은, 정상적으로 동기 패턴이 검출되지 않는 경우 데이터의 에러 상태가 심하지 않는 상태에서는 패턴 에러 검출기에서 검출된 동기 패턴을 동기 신호로써 사용할 수 있으므로 항상 신뢰성있는 동기 검출이 가능한 효과가 있다.As described above, according to the present invention, when the synchronization pattern is not normally detected, the synchronization pattern detected by the pattern error detector can be used as the synchronization signal in a state where the error state of the data is not severe. There is.

Claims

(Single correction) A serial memory for sequentially shifting the converted serial digital data into parallel data, a synchronization pattern unit for storing a reference synchronization pattern, and a synchronization pattern stored in the history data and synchronization pattern unit output from the serial memory 10. A DVD system having a comparator for comparing a and a counter for generating a timing signal for synchronous detection, comprising: a pattern error detector for detecting an abnormal synchronous pattern error from the serial digital data; The controller operates in synchronization with the timing signal output from the counter, selects and outputs the synchronization pattern when the synchronization pattern is output from the comparator, and outputs the synchronization signal when the synchronization pattern is not output from the comparator. And a synchronization output unit for selecting a pattern error signal and outputting the pattern error signal as a synchronization signal.