[go: up one dir, main page]

KR100303271B1 - 전력소비를감소시키기위한클록공급장치 - Google Patents

전력소비를감소시키기위한클록공급장치 Download PDF

Info

Publication number
KR100303271B1
KR100303271B1 KR1019980014523A KR19980014523A KR100303271B1 KR 100303271 B1 KR100303271 B1 KR 100303271B1 KR 1019980014523 A KR1019980014523 A KR 1019980014523A KR 19980014523 A KR19980014523 A KR 19980014523A KR 100303271 B1 KR100303271 B1 KR 100303271B1
Authority
KR
South Korea
Prior art keywords
sleep
signal
speed clock
clock
low speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980014523A
Other languages
English (en)
Other versions
KR19980081669A (ko
Inventor
요시가즈 나라
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR19980081669A publication Critical patent/KR19980081669A/ko
Application granted granted Critical
Publication of KR100303271B1 publication Critical patent/KR100303271B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Electric Clocks (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

클록 공급장치는 소오스 저속 클록신호를 발생하는 소오스 저속 클록 발생수단과, 소오스 저속 클록신호에 대해 주파수 증배/분주 처리를 수행하여 슬리이프 신호가 비활성인 기간 동안에만 신호처리에 이용되는 고속 클록신호를 발생하는 주파수 증배/분주 수단과, 슬리이프 신호가 활성으로 된 순간부터 슬리이프 시간을 계측하여 소정의 시간 계측 후에 슬리이프 종료신호를 발생하는 슬리이프 시간 계측수단과, 신호처리 블록이 슬리이프 또는 비슬리이프 모드인지를 제어하는 슬리이프 제어수단을 포함한다. 슬리이프 제어수단은 슬리이프 종료신호를 검출하고 나서 슬리이프 시간의 종료를 결정한다.

Description

전력 소비를 감소시키기 위한 클록 공급장치{CLOCK SUPPLY APPARATUS FOR REDUCING CONSUMPTION OF POWER}
본 발명은, 슬리이프 동작 모드(sleep operation mode)와 비슬리이프 동작 모드(non-sleep operation mode)를 갖는 시스템에서 사용되는 클록 또는 클록신호 공급장치에 관한 것으로, 더욱 상세하게는 슬리이프 주기 동안(예를 들어, 슬리이프 동작 모드에서)의 소비전력(power consumption)을 저감하는 것이 가능한 클록 공급장치에 관한 것이다.
본 발명을 더욱 잘 이해하기 위하여, 이전에 알려진 종래의 클록 공급장치에 대해 간단히 검토될 것이다. 도 2는 그 예로서 종래의 클록 공급장치를 구비한 시스템의 구성을 도시한 블록도이며, 도 2에 도시된 클록 공급장치를 구성하는 회로는 CMOS(complementary metal oxide semiconductor) 디지털 회로 형태로 구현되는 것으로 가정한 상태에서 상기 종래 장치의 원리에 대해 설명될 것이다. 따라서, 회로로의 클록 공급이 차단될 때, 소비전력은 원칙적으로 0으로 되어야 한다. 다른 한편으로, 구동 클록 속도(클록신호의 주파수)가 높아질수록 전력 소비는 증가한다.
도 2에 도시된 시스템은 클록 공급장치(211)와, 신호처리 블록(206)을 포함하며, 클록 공급장치(211)는 비슬리이프 모드에서 신호처리 블록(206)에 의해 수행되는 신호처리용으로 사용되는 고속(고주파수) 클록신호(208)를 공급하는 반면, 슬리이프 모드에서는 신호처리 블록(206)으로의 고속 클록신호(208) 공급이 차단된다.
클록 공급장치는 소오스 고속 클록신호(207)를 발생하는 소오스 고속클록 발생수단(201)과, 소오스 고속 클록신호(207)에 대해 주파수 배증/분주(multiplication/division) 처리를 하여 신호처리에 적합한 고속 클록신호(208)를 생성하는 주파수 배증/분주 수단(202)을 포함한다. 고속 클록신호(208)는 신호처리 블록(206)에 의해 요구되는 처리속도를 만족시키는 주파수를 가진다. 클록 공급장치의 일부를 구성하는 클록 차단수단(203)은 슬리이프 신호(209)가 비활성(nonactive)인 기간 동안만 고속 클록신호(208)를 신호처리 블록(206)에 공급하도록 설계되어 있다.
클록 공급장치는 슬리이프 신호(209)가 활성(active)으로 되는 순간부터 고속 클록신호(208)의 도움으로 시간 계측을 개시하는 슬리이프 시간 계측수단(204)을 더 포함한다. 소정 시간의 계측후에 슬리이프 종료신호(210)가 발생된다. 즉, 슬리이프 시간 계측수단(204)이 시간 계측을 실행하는 동안의 기간은 슬리이프 기간(sleep period)을 나타내며, 그 밖의 기간은 비슬리이프 기간(non-sleep period)을 나타낸다.
클록 공급장치의 또 다른 일부를 구성하는 슬리이프 제어수단(205)은 신호처리 블록(206)의 슬리이프 모드와 비슬리이프 모드를 제어하는 역할을 한다. 더욱상세하게, 신호처리 블록(206)의 슬리이프 모드를 유효하게 하기 위하여 슬리이프 신호(209)가 활성으로 되게 함으로써, 신호처리 블록(206)으로의 고속 클록신호(208)의 공급은 중지된다. 그리고, 슬리이프 종료신호(210)를 검출하고 나서, 슬리이프 제어수단(205)은 슬리이프 기간의 종료를 결정하여, 슬리이프 신호(209)를 비활성으로 한다. 이에 따라서, 신호처리 블록(206)으로의 고속 클록신호(208)의 공급이 재개되며, 곧이어 신호처리 블록(206)의 처리 동작이 재시작(restart)하게 된다.
위에서 검토한 것으로부터 명백한 바와 같이, 신호처리 블록(206)은 슬리이프 모드에서 클록 공급의 차단으로 인해 완벽한 슬리이프 모드로 설정될 수 있다. 그러나, 슬리이프 모드에서도 클록 공급장치의 소오스 고속클록 발생수단(201), 주파수 증배/분주 수단(202) 및 슬리이프 시간 계측수단(204)은 슬리이프 시간을 계측하기 위하여 높은 클록 속도(high clock rate)에서 동작을 계속한다.
그러므로, 종래의 클록 공급장치는, 슬리이프 모드에서도 소오스 고속클록 발생수단, 주파수 증배/분주 수단 및 슬리이프 시간 계측수단이 동작을 계속하므로, 슬리이프 시간 동안에도 비교적 높은 전력 소비가 회피될 수 없다고 하는 문제점을 안고 있다. 그 결과, 전지로 구동되도록 설계된 휴대 장치 또는 시스템의 경우와 같이, 슬리이프 모드를 채택하여 전력 소비를 감소시킴으로써 연장된 시간에 걸쳐 연속 동작을 하도록 설계된 장치 또는 시스템에 상기 클록 공급장치가 사용될 때, 이 클록 공급장치를 사용하는 고유의 목적이 달성될 수 없으며, 문제를 일으키게 된다.
위에서 설명된 종래 기술에 비추어 볼 때, 본 발명의 목적은 위에서 언급된 바와 같은 종래의 클록 공급장치의 문제점을 만족스럽게 해결할 수 있는 클록 공급장치를 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 클록 공급장치를 구비한 시스템의 구성을 도시한 블록도.
도 2는 종래예의 클록 공급장치를 구비하는 시스템의 구성을 도시한 블록도.
* 도면의 주요부분에 대한 부호의 설명
101 : 소오스 저속클록 발생수단(low-rate source clock generating unit)
102, 202 : 주파수 증배/분주 수단(frequency multiplication/division unit)
103, 204 : 슬리이프 시간 계측수단(sleep time measuring unit)
104, 205 : 슬리이프 제어수단(sleep control unit)
105, 206 : 신호처리 블록(signal processing block)
106 : 소오스 저속 클록신호(low-rate source clock signal)
107, 208 : 신호처리용 고속클록
108, 209 : 슬리이프신호
109, 210 : 슬리이프 종료신호
110, 211 : 클록 공급장치
201 : 소오스 고속클록 발생수단
203 : 클록 차단수단
207 : 소오스 고속클록
설명이 진행될수록 명백해질 상기의 목적을 참작해 볼 때, 본 발명의 일반적인 형태에 따르면, 자동 주파수제어(AFC : automatic frequency control) 수단과 온도 보상수단을 구비하여 소오스 저속 클록신호를 발생하는 소오스 저속 클록 발생수단과; 소오스 저속 클록신호에 대해 주파수 증배/분주를 수행하여 슬리이프 신호가 비활성인 동안에만 신호 처리용 고속 클록신호, 즉 소오스 저속 클록신호의 주파수보다 높은 주파수를 갖는 신호처리용 고속 클록신호를 발생하는 주파수 증배/분주 수단과; 슬리이프 신호가 활성으로 된 순간부터 소오스 저속 클록신호로써 시간 계측을 수행하고 소정의 시간을 계측하고 나서 슬리이프 종료신호를 발생하는 슬리이프 시간 계측수단과; 슬리이프 또는 비슬리이프 모드에 따라 활성 상태와 비활성 상태 사이에서 슬리이프 신호를 변환하며, 슬리이프 종료 신호를 기초로 하여 슬리이프 시간의 종료를 결정하는 슬리이프 제어수단을 포함하는 클록 공급장치가 제공된다.
또한, 본 발명의 다른 형태에 따르면, 위에서 설명된 클록 공급장치에 의해 슬리이프/비슬리이프 제어가 수행되는 신호처리 수단을 포함하며 슬리이프 모드를 지닌 시스템이 제공된다.
위에서 설명된 클록 공급장치의 구성에 의하여, 시스템의 슬리이프 모드에서 낮은 클록 속도인 소오스 저속 클록 발생수단과 슬리이프 시간 계측수단만이 동작하게 되므로, 슬리이프 모드 동안 전력 소비가 상당히 감소될 수 있다.
본 발명의 상기한 목적, 특징 및 부수적인 잇점은 첨부한 도면을 참조한 예에 의하여 이루어지는 아래의 바람직한 실시예에 대한 설명에 의해 더욱 용이하게 이해될 것이다.
(실시예)
이제, 도면을 참조하여 바람직한 또는 전형적인 실시예로 간주되는 것을 참조하여 본 발명이 상세하게 설명될 것이다.
도 1은 본 발명의 실시예에 따른 클록 공급장치를 구비하는 시스템의 구성을 도시한 블록도이다. 이와 관련하여, 도 2를 참조하여 앞서 설명된 종래의 시스템과 같이, 도 1에 도시된 시스템을 구성하는 회로는 CMOS형 디지털 회로 형태로 구현된다고 가정한다. 이를 달리 말하면, 지금부터 고찰할 시스템에서는, 회로에 클록 공급이 정지될 때, 전력 소비는 원칙적으로 제로(zero)로 되어야 한다. 또한, 구동 클록(driving clock)의 속도(rate) 또는 주파수(frequency)가 낮아질수록 전력 소비는 감소한다.
도 1에 도시된 시스템은 클록 공급장치(110)와 신호처리 블록(105)을 포함하며, 클록 공급장치(110)는 비슬리이프 모드에서 신호처리 블록(105)에 의해 수행되는 신호처리(signal processing)에 사용되도록 하기 위해 고속 클록신호(고주파수 클록신호로 부를수도 있음)(107)를 신호처리 시스템 또는 블록(105)에 공급하도록구성되며, 슬리이프 모드에서는 신호처리 블록(105)으로의 고속 클록신호(107)의 공급이 정지된다.
클록 공급장치는 소오스 저속 클록신호(소오스 저주파수 클록신호로 부를수도 있음)(106)를 발생하는 소오스 저속 클록 발생수단(101)을 포함한다. 주파수 증배/분주 수단(102)은 슬리이프 신호(108)가 비활성인 동안에 소오스 저속 클록신호(106)의 주파수 증배/분주 처리를 통해 신호처리 블록(105)에 의해 수행되는 신호처리에 적합한 주파수를 갖는 고속 클록신호(107)를 출력하도록 구성된다. 다른 한편으로, 슬리이프 신호(108)가 활성(active)인 때, 주파수 증배/분주 수단(102)은 동작을 완전히 정지하여 고속 클록신호를 출력시키는 것을 정지한다.
신호처리 블록(105)은 비슬리이프 기간중에는 고속 클록신호(107)에 의해 주어지는 타이밍(timing)에 맞게 신호처리를 실행하고, 슬리이프 모드에서는 신호처리용 고속 클록신호(107)의 공급이 정지되면, 완전히 동작을 정지한다.
클록 공급장치는, 슬리이프 신호(108)가 활성으로 된 순간부터 시간 계측을 개시하여, 소정 시간이 경과한 후에 슬리이프 종료신호(109)를 발생하는 슬리이프 시간 계측수단(103)을 더 포함한다. 다시 말해서, 슬리이프 시간 계측수단(103)이 시간 계측을 수행하는 동안의 기간은 슬리이프 기간을 나타내며, 그 밖의 기간은 비슬리이프 기간을 나타낸다.
클록 공급장치의 다른 부분을 구성하는 슬리이프 제어수단(104)은 신호처리 블록(105)의 슬리이프/비슬리이프를 제어하는 역할을 한다. 더욱 상세하게, 신호처리 블록(105)이 슬리이프 모드로 설정될 때, 슬리이프 신호(108)는 활성으로 되어신호처리 블록(105)으로의 고속 클록신호(107)의 공급을 정지시킨다. 다른 한편으로, 슬리이프 종료신호(109)를 검출하고 나서, 슬리이프 제어수단(104)은 슬리이프 기간의 종료(end) 또는 종결(termination)을 인식 또는 결정하여 슬리이프 신호(108)를 비활성으로 한다. 이 때, 신호처리 블록(105)으로의 고속 클록신호(107)의 공급이 다시 시작되어, 신호처리 블록(105)의 동작이 재개된다.
이상의 설명으로부터 이해되는 바와 같이, 본 발명에 따른 클록 공급장치에서는, 종래의 장치의 경우와 같이, 신호처리 블록(105)은 슬리이프 기간 동안의 클록 공급의 차단 때문에 완전히 슬리이프 상태로 설정된다. 이에 비해, 클록 공급장치의 소오스 저속 클록 발생수단(101)과 슬리이프 시간 계측수단(103)은 슬리이프 시간 기간을 계측하기 위하여 동작 상태로 유지된다. 그러나, 본 발명에 따른 클록 공급장치에서는 소오스 클록으로서 저속 클록이 사용되고, 신호처리용의 고속 클록은 소오스 클록의 주파수 증배/분주를 통해 발생된다. 소오스 클록의 주파수가 본질적으로 낮기 때문에, 저속 클록신호를 사용하여 시간 계측을 수행하도록 구성된 슬리이프 시간 계측수단(103)에 의한 전력소비뿐만 아니라 저속 또는 저주파수 소오스 클록신호를 발생하기 위한 소오스 저속 클록 발생수단(101)에 의한 전력소비도 작아질 수 있다. 이러한 이유 때문에, 슬리이프 기간 동안 클록 공급장치의 전력소비가 감소될 수 있다.
이상으로 설명된 바와 같이, 본 발명에 따른 클록 공급장치에 있어서, 슬리이프 기간중에는 저속클록에서 동작하는 소오스 저속클록 발생수단과 슬리이프 시간 계측수단만이 동작 상태로 유지되므로 슬리이프 기간 동안의 전력소비가 감소될 수 있다. 따라서, 본 발명에 따른 클록 공급장치가 전지(cell)에 의해 구동되는 휴대용 장치/기구 또는 이와 유사한 것에 응용될 때, 연속적으로 동작될 수 있는 시간이 연장되거나 확대되는 큰 잇점이 있다.
위에서 설명된 기술에 비추어 볼 때, 본 발명의 많은 변형 및 변경이 가능하다. 그러므로, 첨부한 청구범위의 범위 내에서 본 발명은 구체적으로 설명된 바와 다르게 실행될 수도 있음을 이해하여야 한다.

Claims (2)

  1. 소정의 값보다 낮은 주파수를 갖는 소오스 저속 클록신호를 발생하는 소오스 저속클록 발생수단과,
    슬리이프 신호가 비활성인 동안에만 상기 소오스 저속 클록신호의 주파수 증배와 주파수 분주 중 적어도 하나를 수행하여, 상기 소정의 값보다 높은 주파수를 갖는 신호처리용의 고속 클록신호를 발생하는 주파수 변환수단과,
    상기 슬리이프 신호가 활성으로 된 순간으로부터 상기 소오스 저속 클록신호로써 시간 계측을 수행하여, 소정 시간의 계측 후에 슬리이프 종료신호를 발생하는 슬리이프 시간 계측수단과,
    활성 상태와 비활성 상태 사이에서 상기 슬리이프 신호를 전환하여 슬리이프 모드 또는 비슬리이프 모드를 제공하며, 상기 슬리이프 종료신호에 응답하여 슬리이프 모드의 종료를 제어하는 슬리이프 제어수단을 포함하는 것을 특징으로 하는 클록 공급장치.
  2. 클록 공급장치와,
    상기 클록 공급장치에 의해 슬리이프/비슬리이프 제어가 수행되는 신호처리 블록수단을 포함하며, 슬리이프 모드를 갖는 시스템으로서,
    상기 클록 공급장치는,
    소정의 값보다 낮은 주파수를 갖는 소오스 저속 클록신호를 발생하는 소오스저속클록 발생수단과; 슬리이프 신호가 비활성인 동안에만 상기 소오스 저속 클록신호의 주파수 증배와 주파수 분주 중 적어도 하나를 수행하여, 상기 소정의 값보다 높은 주파수를 갖는 상기 신호처리 블록수단을 위한 고속 클록신호를 발생하는 주파수 변환수단과; 상기 슬리이프 신호가 활성으로 된 순간으로부터 상기 소오스 저속 클록신호로써 시간 계측을 수행하여, 소정 시간이 경과하고 나서 슬리이프 종료신호를 발생하는 슬리이프 시간 계측수단과; 활성 상태와 비활성 상태 사이에서 상기 슬리이프 신호를 전환하여 슬리이프 모드 또는 비슬리이프 모드를 제공하며, 상기 슬리이프 종료신호의 발생에 따라 슬리이프 모드의 종료를 제어하는 슬리이프 제어수단을 포함하는 것을 특징으로 하는 시스템.
KR1019980014523A 1997-04-23 1998-04-23 전력소비를감소시키기위한클록공급장치 Expired - Fee Related KR100303271B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-118661 1997-04-23
JP11866197A JPH10301661A (ja) 1997-04-23 1997-04-23 クロック供給装置

Publications (2)

Publication Number Publication Date
KR19980081669A KR19980081669A (ko) 1998-11-25
KR100303271B1 true KR100303271B1 (ko) 2001-09-29

Family

ID=14742095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014523A Expired - Fee Related KR100303271B1 (ko) 1997-04-23 1998-04-23 전력소비를감소시키기위한클록공급장치

Country Status (7)

Country Link
US (1) US6064252A (ko)
EP (1) EP0874302B1 (ko)
JP (1) JPH10301661A (ko)
KR (1) KR100303271B1 (ko)
CN (1) CN1101566C (ko)
CA (1) CA2235252C (ko)
DE (1) DE69800385T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420116B1 (ko) * 2000-08-31 2004-03-02 삼성전자주식회사 저전력 소모 씨디엠에이 모뎀 칩 설계를 위한 프로세서클럭 발생 회로 및 클럭 발생 방법
KR20040084832A (ko) * 2003-03-26 2004-10-06 마츠시타 덴끼 산교 가부시키가이샤 정보 처리 장치, 전기 기기, 정보 처리 장치의 클럭 제어방법, 클럭 제어 프로그램 및 그 프로그램 제품
JP2005196877A (ja) * 2004-01-07 2005-07-21 Matsushita Electric Ind Co Ltd 光集積素子
TWI245178B (en) * 2004-01-16 2005-12-11 Realtek Semiconductor Corp Clock generation method and apparatus
US7106118B2 (en) * 2004-01-16 2006-09-12 Realtek Semiconductor Corp. Clock signal generator with low power comsumption function and method thereof
US7640449B2 (en) * 2006-08-17 2009-12-29 Via Technologies, Inc. Systems and methods for dynamic clock frequencies for low power design
JP4595937B2 (ja) * 2006-12-28 2010-12-08 ソニー株式会社 情報処理装置、情報処理方法、およびプログラム
JP4644747B1 (ja) * 2009-11-02 2011-03-02 パナソニック株式会社 情報処理装置、制御方法および制御プログラム
GB2502055A (en) 2012-05-14 2013-11-20 Nicoventures Holdings Ltd Modular electronic smoking device
GB2507104A (en) 2012-10-19 2014-04-23 Nicoventures Holdings Ltd Electronic inhalation device
US10664241B2 (en) * 2017-10-13 2020-05-26 University Of Virginia Patent Foundation Memory systems including support for transposition operations and related methods and circuits
JP7323185B2 (ja) * 2020-04-24 2023-08-08 深田工業株式会社 本質安全防爆型検知システム
JP7488551B2 (ja) * 2020-04-24 2024-05-22 深田工業株式会社 本質安全防爆型検知システム
CN115826731B (zh) * 2022-10-19 2023-07-11 科东(广州)软件科技有限公司 休眠控制方法及装置、存储介质和计算设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428820A (en) * 1993-10-01 1995-06-27 Motorola Adaptive radio receiver controller method and apparatus
US5546568A (en) * 1993-12-29 1996-08-13 Intel Corporation CPU clock control unit
US5596765A (en) * 1994-10-19 1997-01-21 Advanced Micro Devices, Inc. Integrated processor including a device for multiplexing external pin signals
US5845139A (en) * 1995-06-07 1998-12-01 Advanced Micro Devices, Inc. System for providing a host computer with access to a memory on a PCMCIA card in a power down mode
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor

Also Published As

Publication number Publication date
CA2235252A1 (en) 1998-10-23
CN1101566C (zh) 2003-02-12
CA2235252C (en) 2000-06-06
CN1197948A (zh) 1998-11-04
EP0874302A1 (en) 1998-10-28
KR19980081669A (ko) 1998-11-25
EP0874302B1 (en) 2000-11-08
JPH10301661A (ja) 1998-11-13
US6064252A (en) 2000-05-16
DE69800385D1 (de) 2000-12-14
DE69800385T2 (de) 2001-04-26

Similar Documents

Publication Publication Date Title
KR100303271B1 (ko) 전력소비를감소시키기위한클록공급장치
KR0171857B1 (ko) 전원 공급 제어 회로 및 방법
IT1277866B1 (it) Apparecchio e procedimento per minimizzare il tempo di accensione di un ricevitore operante in modo discontinuo.
JPH1056383A (ja) 周期的にａ／ｄ変換を行うａ／ｄコンバータ回路
US20050273637A1 (en) Method and system for generating clocks for standby mode operation in a mobile communication device
JP3578043B2 (ja) 電源電圧検出回路
USRE39523E1 (en) Power control apparatus for a battery-powered communication system
WO2005013401A1 (ja) 燃料電池を用いた電源装置における燃料電池最適動作点追尾システム、及びこの燃料電池最適動作点追尾システムを備えた電源装置
JP2759588B2 (ja) 情報処理装置のための電力供給制御装置
US5569965A (en) Control method for reducing quiescent current
JP3373434B2 (ja) 情報処理装置
JPH0258936A (ja) 選択呼出受信機
JPH05336655A (ja) 電源制御回路
JPH1097340A (ja) 携帯型情報機器
KR101025905B1 (ko) 소프트 스위치를 적용한 절전 회로
JPH10271690A (ja) 携帯型電子装置及びその電池充電方法
KR20010017968A (ko) 절전용 디스플레이장치 및 그 제어방법
KR20000002302U (ko) 배터리 전력소모 방지회로
KR20050096733A (ko) 이동통신 단말기 제어기의 클럭 장치
KR19990036427U (ko) 전원 스위칭 신호 발생 회로를 구비한 컴퓨터 시스템
JP2002163031A (ja) クロック供給装置
JPH0926838A (ja) 消費電力監視による論理回路の省電力回路
JPH11212680A (ja) 起動制御方法
JPH0574136A (ja) メモリーカード
JPH06291802A (ja) 多重伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980423

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980423

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001023

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010525

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010710

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010711

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee