[go: up one dir, main page]

KR100298827B1 - 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 - Google Patents

재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 Download PDF

Info

Publication number
KR100298827B1
KR100298827B1 KR1019990027786A KR19990027786A KR100298827B1 KR 100298827 B1 KR100298827 B1 KR 100298827B1 KR 1019990027786 A KR1019990027786 A KR 1019990027786A KR 19990027786 A KR19990027786 A KR 19990027786A KR 100298827 B1 KR100298827 B1 KR 100298827B1
Authority
KR
South Korea
Prior art keywords
wafer
substrate
redistribution
layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990027786A
Other languages
English (en)
Other versions
KR20010009429A (ko
Inventor
권용환
강사윤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990027786A priority Critical patent/KR100298827B1/ko
Priority to US09/482,160 priority patent/US6235552B1/en
Priority to JP2000132387A priority patent/JP3759689B2/ja
Publication of KR20010009429A publication Critical patent/KR20010009429A/ko
Priority to US09/853,950 priority patent/US6407459B2/en
Application granted granted Critical
Publication of KR100298827B1 publication Critical patent/KR100298827B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/03438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 별도로 제조된 재배선 기판에 웨이퍼 또는 분리된 개별 칩들을 접착하여 칩 스케일 패키지를 제조하는 방법에 관한 것이다. 종래의 웨이퍼 레벨 칩 스케일 패키지의 제조방법은 웨이퍼 위에 직접 공정을 진행하기 때문에, 회로소자의 불량을 초래하고, 얇은 절연층으로 인해 높은 커패시턴스를 가지며, 스트레스 흡수층이 취약하여 솔더 접합의 내구수명이 저하되는 문제가 있다. 또한, 웨이퍼 전체에 대하여 일괄적인 제조공정을 진행하기 때문에, 불량 칩에 대해서도 정상 칩들과 동일한 공정을 진행할 수밖에 없어서 제조단가가 상승한다. 본 발명은 이와 같은 문제들을 해결하기 위한 것으로서, 웨이퍼와 별도로 절연층과 금속 재배선층을 갖는 재배선 기판을 제조한 후, 재배선 기판에 웨이퍼를 접합한다. 접합 후 기판의 기초를 이루는 층을 제거하여 외부접속 패드를 노출시킨 후 외부접속 단자를 형성하고 개별 패키지로 분리한다. 웨이퍼와 재배선 기판 사이의 틈새에는 완충층을 형성하기도 하며, 기판 기초층을 일부만 제거하여 남아있는 부분을 외부접속 단자로 이용하기도 한다. 또한, 재배선 기판에 웨이퍼 대신 개별 칩들을 접합할 수도 있다. 본 발명에 따른 패키지 제조방법은 기존의 제조방법들이 안고 있는 문제점들을 해결하는 동시에, 웨이퍼 레벨 칩 스케일 패키지가 가지고 있는 장점을 그대로 살릴 수 있다.

Description

재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법{Method For Manufacturing Wafer Level Chip Scale Packages Using Redistribution Substrate}
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 구체적으로는 별도로 제조된 재배선 기판에 웨이퍼 또는 분리된 개별 칩들을 접착하여 칩 스케일 패키지를 제조하는 방법에 관한 것이다.
오늘날 반도체 산업의 주요 추세 중의 하나는 가급적 반도체 소자를 소형화하는 것이다. 소형화의 요구는 특히 반도체 칩 패키지 산업에 있어서 두드러지는데, 패키지(package)란 미세회로가 설계된 집적회로 칩을 실제 전자기기에 실장하여 사용할 수 있도록 플라스틱 수지나 세라믹으로 봉한 형태를 말한다. 종래의 전형적인 패키지는 그 안에 내장되는 집적회로 칩에 비하여 훨씬 큰 크기를 갖는다. 따라서, 패키지의 크기를 칩 크기 수준으로 축소시키는 것이 패키지 기술자들의 관심사 중의 하나였다. 이와 같은 배경에 의하여 최근에 개발된 새로운 패키지 유형이 바로 칩 스케일 패키지(또는 칩 사이즈 패키지라고도 함)이다. 그 중에서 특히 '웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package)'는 개별 칩 단위로 패키지 조립을 진행하는 전형적인 패키지 제조방법과 달리 웨이퍼 상태에서 일괄적으로 패키지들을 조립·제조한다는 점에 특징이 있다.
도 1에 웨이퍼(10)가 개략적으로 도시되어 있다. 잘 알려져 있다시피, 웨이퍼(10)에는 수십개 또는 수백개의 집적회로 칩(20)들이 형성되며, 각각의 칩(20)들은 분할영역(14)에 의하여 서로 구분된다. 도 2에 도시된 바와 같이, 하나의 집적회로 칩(20)에는 전기신호의 입출력 단자 역할을 하는 칩 패드(22)들이 형성되어 있고, 칩 패드(22)를 제외한 나머지 부분은 비활성막(24)으로 덮여 있다. 칩패드(22)와 비활성막(24)의 수직 구조는 도 4에 나타나 있다. 칩(20)을 구성하는 복잡한 집적회로는 실리콘과 같은 웨이퍼 기판(12)에 형성되지만, 도 4에는 생략하여 도시하지 않았다.
이상이 일반적인 웨이퍼의 구조이다. 웨이퍼 레벨 칩 스케일 패키지는 바로 이 웨이퍼(10) 위에 직접 수행하는 패키지 제조 공정을 통하여 제조된다. 도 3은 웨이퍼 위에 제조된 칩 스케일 패키지(30)를 나타내고 있다. 분할영역(14)을 따라 웨이퍼를 절단하면 낱개로 분리된 패키지(30)들을 얻을 수 있다. 패키지에는 절연층(36)이 덮여 있는 한편, 솔더 볼(38)들이 규칙적으로 형성되어 있다. 솔더 볼(38)은 각각의 칩 패드(도 2의 22)와 전기적으로 연결된다. 솔더 볼(38)과 칩 패드(22)의 수직 연결구조가 도 4에 나타나 있다.
도 4의 수직 구조를 보면, 칩 패드(22)와 솔더 볼(38)은 금속층(34)을 통하여 연결되며, 금속층(34)의 상하부에는 각각 절연층(32, 36)이 형성되어 있다. 이와 같은 구조를 갖는 웨이퍼 레벨 패키지(30)의 제조방법을 간략하면, 먼저 웨이퍼 위에 절연층(32)을 도포한 후 칩 패드(22)를 노출시킨다. 이어서 금속층(34)을 도포하여 원하는 배선 패턴을 형성한다. 이 때 금속층(34)은 칩 패드(22)와 연결되어 있다. 그리고 다시 절연층(36)을 도포한 후 솔더 볼(38)을 형성하고자 하는 부분의 절연층(36)을 제거한다. 제거된 부분에는 금속층(34)이 노출되며 이 부분에 솔더 볼(38)을 형성하여 금속층(34)과 연결되도록 한다. 이상과 같은 공정을 거쳐 도 3에 도시된 것과 같은 웨이퍼 상태의 패키지(30)들이 제조되며, 마지막으로 절단 공정을 거쳐 개별 패키지들이 얻어진다.
그런데 이와 같은 방식의 제조방법은 웨이퍼 위에 직접 여러가지 공정들을 진행하기 때문에 일반적으로 다음과 같은 문제점들을 안고 있다. 첫번째는 웨이퍼에 직접 절연물질을 도포한 후 고온에서 장시간 경화하여 절연층을 형성하기 때문에 고온 공정의 영향으로 인하여 회로소자의 불량을 야기할 수 있다는 점이다. 이러한 점을 고려해야 하기 때문에 절연층의 두께도 제약을 받으며, 절연층의 두께가 얇기 때문에 비교적 높은 커패시턴스를 가지게 된다.
두번째 문제점은 패키지 최종 제품이 회로기판에 실장되어 실제로 사용될 때 솔더 접합의 내구수명이 저하되는 문제이다. 이는 솔더 볼을 사용하는 패키지가 가지는 일반적인 문제점 중의 하나이며, 특히 웨이퍼 레벨 칩 스케일 패키지의 경우 열적 스트레스를 흡수·완화해야 될 중간층이 취약하기 때문에 발생한다.
세번째 문제점은 웨이퍼 전체에 대하여 일괄적으로 제조공정을 진행하기 때문에 웨이퍼 상태에서 이미 불량으로 판정된 칩에 대해서도 다른 정상 칩들과 마찬가지로 패키지 조립공정을 진행하여야 한다는 점이다. 이 점은 패키지 제조단가 상승의 중요한 요인 중의 하나로 작용한다.
따라서, 본 발명의 목적은 기존의 웨이퍼 레벨 칩 스케일 패키지 제조방법이 안고 있는 여러가지 문제점들을 해결하는 동시에, 웨이퍼 레벨 칩 스케일 패키지가 가지고 있는 장점을 그대로 살릴 수 있는 새로운 칩 스케일 패키지의 제조방법을 제공하기 위한 것이다.
도 1은 웨이퍼를 개략적으로 나타내는 평면도이다.
도 2는 도 1의 'A' 부분을 확대하여 나타내는 평면도이다.
도 3은 웨이퍼 상태에서 제조가 완료된 칩 스케일 패키지를 나타내는 평면도이다.
도 4는 도 3에 도시된 패키지의 수직 구조를 보여주는 단면도이다.
도 5 내지 도 20은 본 발명의 제1 실시예에 따른 칩 스케일 패키지의 제조방법을 나타내는 도면들로서,
도 5 및 도 6은 웨이퍼의 처리 공정을 나타내는 단면도들이고,
도 7 내지 도 14는 재배선 기판의 제조 공정을 나타내는 단면도들이며,
도 15 내지 도 20은 웨이퍼와 재배선 기판을 접합하여 패키지를 제조하는 방법을 나타내는 단면도들이다.
도 21 내지 도 27은 본 발명의 제2 실시예에 따른 칩 스케일 패키지의 제조방법을 나타내는 단면도들이다.
도 28 내지 도 31은 본 발명의 제3 실시예에 따른 칩 스케일 패키지의 제조방법을 나타내는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 100: 웨이퍼(wafer)
12, 102: 웨이퍼 기판(wafer substrate)
14: 분할영역(scribe line)
20, 150: 집적회로 칩(IC chip)
22, 104: 칩 패드(chip pad)
24, 106: 비활성막(passivation layer)
30, 140, 160: 칩 스케일 패키지(chip scale package)
32, 112, 124: 절연층(dielectric layer)
34, 120, 122: 금속층(metal layer)
38, 136: 솔더 볼(solder ball)
110: 기판 기초층(substrate base)
116: 외부접속 패드(terminal pad)
118, 170: 감광막(photoresist)
128: 접합 범프(interconnection bump)
130: 재배선 기판(redistribution substrate)
134, 156: 완충층(buffer layer)
136: 외부접속 단자(terminal)
상기 목적을 달성하기 위하여, 본 발명은 별도로 제조된 재배선 기판에 웨이퍼 또는 분리된 개별 칩들을 접착하여 칩 스케일 패키지를 제조하는 방법을 제공한다.
본 발명에 따른 칩 스케일 패키지의 제조방법은, (a) 웨이퍼 기판에 형성된 칩 패드들과, 상기 칩 패드들을 제외한 상기 웨이퍼 기판의 상부면을 덮고 있는 비활성막을 포함하며, 분할영역에 의하여 서로 구분되는 다수의 집적회로 칩들이 형성된 웨이퍼를 제공하는 단계와, (b) 기판 기초층 위에 제1 절연층과 다수의 외부접속 패드를 형성하고, 상기 각각의 외부접속 패드와 전기적으로 연결되도록 상기 제1 절연층과 상기 외부접속 패드 위에 금속 재배선층을 형성하며, 상기 금속 재배선층과 상기 제1 절연층 위에 제2 절연층과 다수의 접합 패드를 형성한 후, 상기 각각의 접합 패드에 접합 범프를 형성하는 것을 포함하는 재배선 기판의 제조 단계와, (c) 상기 각각의 접합 범프에 상기 칩 패드를 접합함으로써 상기 웨이퍼와 상기 재배선 기판을 접합하는 단계와, (d) 상기 재배선 기판에 상기 각각의 외부접속 패드와 전기적으로 연결되도록 외부접속 단자를 형성하는 단계 및 (e) 상기 웨이퍼의 분할영역을 따라 상기 웨이퍼를 절단하여 개별 패키지로 분리하는 단계를 포함한다.
상기 (d) 단계는 상기 재배선 기판의 기판 기초층을 전부 제거하여 상기 외부접속 패드를 외부로 노출시키고, 상기 외부접속 패드의 각각에 외부접속 단자를 형성하는 단계이거나, 또는 상기 재배선 기판의 외부접속 패드에 기판 기초층이 남도록 상기 기판 기초층을 일부 제거하는 단계이다. 또한, 상기 (c) 단계는 상기웨이퍼와 상기 재배선 기판 사이의 접합 틈새에 완충층을 형성하는 단계를 더 포함할 수 있다. 상기 완충층은 상기 웨이퍼와 상기 재배선 기판이 접합된 후에 상기 접합 틈새에 점도가 있는 액상 중합체를 채우고 경화함으로써 형성되거나, 상기 웨이퍼와 상기 재배선 기판이 접합되기 전에 상기 접합 틈새에 탄성 중합체를 끼워 넣음으로써 형성된다.
본 발명에 따른 칩 스케일 패키지의 다른 제조방법은, (a) 웨이퍼 기판에 형성된 칩 패드들과, 상기 칩 패드들을 제외한 상기 웨이퍼 기판의 상부면을 덮고 있는 비활성막으로 이루어진 다수의 집적회로 칩들을 포함하는 웨이퍼를, 상기 집적회로 칩들을 구분하는 분할영역을 따라 절단하여 각각의 개별 칩으로 분리하는 단계와, (b) 기판 기초층 위에 제1 절연층과 다수의 외부접속 패드를 형성하고, 상기 각각의 외부접속 패드와 전기적으로 연결되도록 상기 제1 절연층과 상기 외부접속 패드 위에 금속 재배선층을 형성하며, 상기 금속 재배선층과 상기 제1 절연층 위에 제2 절연층과 다수의 접합 패드를 형성한 후, 상기 각각의 접합 패드에 접합 범프를 형성하는 것을 포함하는 재배선 기판의 제조 단계와, (c) 상기 각각의 접합 범프에 상기 칩 패드를 접합함으로써 상기 재배선 기판과 상기 개별 칩들을 접합하는 단계와, (d) 상기 각각의 개별 칩에 대응하여 상기 재배선 기판을 절단하는 단계 및 (e) 상기 재배선 기판에 상기 각각의 외부접속 패드와 전기적으로 연결되도록 외부접속 단자를 형성하는 단계를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.
본 발명의 제1 실시예에 따른 칩 스케일 패키지의 제조방법이 도 5 내지 도 20에 도시되어 있다. 특히, 도 5 및 도 6은 웨이퍼의 처리 공정을, 도 7 내지 도 14는 재배선 기판의 제조 공정을, 도 15 내지 도 20은 웨이퍼와 재배선 기판을 접합하여 패키지를 제조하는 공정을 각각 나타내고 있다.
웨이퍼 제조 공정(wafer fabrication process)을 통하여 제조된 웨이퍼(100)는 도 5와 같은 형태를 갖는다. 도 5에 도시된 바와 같이, 칩 패드(104)는 실리콘과 같은 웨이퍼 기판(102)에 형성되고 칩 패드(104)를 제외한 웨이퍼 기판(102)의 상부면에는 비활성막(106)이 덮여 있다. 도 5에는 나타나 있지 않지만, 웨이퍼는 분할영역(도 1 또는 도 2의 14)에 의하여 구분되는 수십, 수백개의 집적회로 칩(도 1 또는 도 2의 20)들을 포함하고 있다.
웨이퍼(100)의 칩 패드(104)에는 금속 기저층(108, UBM; Under Barrier Metal)을 형성한다(도 6 참조). 칩 패드(104)는 알루미늄(Al) 재질이며 금속 기저층(108)은 니켈(Ni), 구리(Cu), 금(Au)으로 이루어진다. 금속 기저층(108)은 접착층, 확산 장벽층, 도금 기초층의 기능을 하며, 경우에 따라 티타늄(Ti), 크롬(Cr), 티탄텅스텐(TiW), 니켈바나듐(NiV) 등의 여러가지 금속들과 니켈(Ni), 구리(Cu), 금(Au) 등의 금속들이 조합되어 사용되기도 한다. 금속 기저층(108)은 무전해 도금으로 형성할 수 있으며, 칩 패드(104) 부분에만 선택적 도금이 가능하도록 도금 전에 염화팔라듐(PdCl2) 용액 또는 아연산염(zincate) 처리를 하여 칩 패드(104) 표면에 팔라듐(Pd) 또는 아연(Zn)을 입힌다.
한편, 웨이퍼 처리와는 별도로 재배선 기판을 준비한다. 재배선 기판의 제조공정은 도 7 내지 도 14에 나와 있다. 재배선 기판 제작의 첫 단계는 기판 기본층(110) 위에 절연층(112)을 입히는 것이다(도 7 참조). 기본층(110)으로는 추후 습식식각에 의하여 쉽게 제거가 가능한 구리(Cu)를 사용하는 것이 바람직하지만, 다른 금속이나 세라믹에 금속을 증착한 물질을 사용할 수도 있다. 절연층(112)을 이루는 물질은 폴리이미드(polyimide) 또는 벤조사이클로부텐(BCB; BenzoCycloButene)과 같은 중합체이다. 절연층(112)은 스핀 코팅(spin coating)과 같은 방법에 의하여 입혀지며, 일반적인 사진 공정(photo process)을 거쳐 패드 구멍(114)들이 형성된다.
패드 구멍(114)에는, 도 8에 도시된 바와 같이, 외부접속 패드(116)를 형성한다. 이 패드(116)는 추후 외부접속 단자(도 19의 136)를 형성하기 위한 것이므로 편의상 '외부접속 패드'라 부르기로 한다. 외부접속 패드(116)는 앞서 설명한 금속 기저층과 마찬가지로 금(Au), 니켈(Ni), 구리(Cu) 등의 금속을 도금하여 형성하며, 무전해 도금 뿐만 아니라 기판 기초층(102)을 도금 전극으로 사용할 수 있기 때문에 전해 도금 방법도 사용가능하다.
다음 단계는 재배선을 위한 금속층 형성 단계이다. 금속 재배선층(122)은 도 11에 도시된 것과 같은 구조를 가지는데, 이와 같이 형성하기 위해서는 먼저 도 9에 도시된 것처럼 감광막(118, photoresist)을 입혀 패턴을 형성하고, 도 10에 도시된 것처럼 금속층(120)을 전면 증착한다. 계속해서 감광막(118)을 제거하게 되면 감광막(118) 위에 도포된 금속층도 같이 제거되므로, 도 11에 도시된 것과 같은 재배선층(122)이 얻어진다. 재배선층(122)으로 사용될 수 있는 금속은 구리(Cu),알루미늄(Al), 아연(Zn), 철(Fe), 백금(Pt), 코발트(Co), 납(Pb), 니켈(Ni) 또는 그 합금들이다.
재배선층(122) 위에는 다시 절연층(124)이 입혀진다. 이 상부 절연층(124) 역시 하부 절연층(112)과 마찬가지로 폴리이미드, 벤조사이클로부텐과 같은 중합체가 사용된다. 상부 절연층(124)은 부분적으로 제거되며, 이 부분(126)을 통하여 재배선층(122)이 외부로 노출된다(도 12 참조). 재배선층(122)이 외부로 노출된 부분을 편의상 '접합 패드(126)'라 하기로 한다.
접합 패드(126)에는 접합 범프(128)가 형성된다(도 13 참조). 접합 범프(128)는 예를 들어 솔더(solder)와 같은 금속을 도금하여 형성한다. 접합 패드(126)는 금속 재배선층(122)과 외부접속 패드(116)를 통하여 기판 기초층(110)과 전기적으로 연결되어 있기 때문에, 기판 기초층(110)을 도금 전극으로 사용할 수 있다. 최종적으로 리플로우(reflow) 공정을 진행하면, 도 14에 도시된 것과 같이 볼 형태의 범프(128)가 형성된다. 이상과 같은 방법으로 재배선 기판(130)의 제조가 이루어진다.
이와 같이 재배선 기판을 별도로 준비하여 패키지 제조에 사용하는 것이 본 발명에 따른 웨이퍼 레벨 패키지 제조방법의 가장 큰 특징이다. 재배선 기판을 별도로 제조하기 때문에 종래의 제조방법이 안고 있던 여러가지 문제점들을 해소할 수 있다. 즉, 금속 재배선층과 절연층들은 웨이퍼 위에 직접 형성되는 것이 아니기 때문에, 웨이퍼 회로소자들이 고온 공정의 영향을 받지 않을 뿐만 아니라, 절연층의 두께에 대한 제약을 덜 받고 커패시턴스를 낮출 수 있다.
재배선 기판(130)의 준비가 완료되면, 앞서 준비한 웨이퍼(도 15의 100)를 재배선 기판(130)에 접합한다(도 16 참조). 웨이퍼(100)와 재배선 기판(130)의 접합은 재배선 기판(130)에 형성된 접합 범프(128)와 웨이퍼(100)의 칩 패드(104)를 통하여 이루어진다. 물론 칩 패드(104)에는 금속 기저층(도 15의 108)이 형성되어 있으므로 엄밀히 말하면 금속 기저층(108)과 접합 범프(128)가 접합하는 것이다. 이 접합 공정은 200℃ 내지 250℃의 최대온도영역에서 약 1-2분 동안 진행된다. 이 접합 온도와 시간은 종래의 제조방법에 포함되는 절연층 경화 온도와 시간에 비하면 무시해도 될 정도이다. 종래의 패키지 제조방법에 있어서 절연층의 경화 온도는 300℃ 내외이며 경화 시간은 수십분에서 한시간 정도이다.
접합이 끝나면 재배선 기판(130)과 웨이퍼(100) 사이의 접합 틈새(도 16의 132)에 완충층(134, buffer layer)을 형성한다(도 17 참조). 이 완충층(134)은 모세관 현상(capillary action)에 의하여 액상 중합체가 접합 틈새(132)를 채우는 소위 언더필(underfill) 방법을 통하여 형성되며, 예를 들어 점도가 약 250 poise인 에폭시(epoxy) 수지를 사용할 경우 접합 틈새(132)를 채운 후 약 150℃의 온도에서 약 60분간 경화시킨다. 이와 같은 방법 외에도 웨이퍼(100)와 재배선 기판(130)이 접합되기 전에 접합 틈새(132)에 실리콘 수지(silicone resin)와 같은 탄성 중합체를 끼워넣는 방법을 통해서도 완충층(134)을 형성할 수 있다.
완충층을 형성하는 것은 재배선 기판의 사용과 더불어 본 발명에 따른 웨이퍼 레벨 패키지 제조방법의 특징이다. 완충층은 절연층의 기능, 열적 스트레스를 흡수·완화하는 기능을 한다. 따라서, 종래의 제조방법이 안고 있던 여러가지 문제들 중에서 예를 들어 얇은 절연층으로 인한 높은 커패시턴스의 문제와 솔더 접합 내구수명의 저하 문제 등을 해소할 수 있다.
완충층(134) 형성 후의 제조 단계는 기판 기초층(110)의 제거 단계이다. 예를 들어 기판 기초층(110)이 두께 500㎛의 구리로 형성된 경우, 식각액 황산과 과수용액을 약 2시간 동안 사용하여 습식식각함으로써 제거할 수 있다. 기판 기초층(110)이 완전히 제거되면, 도 18에 도시된 바와 같이 외부접속 패드(116)가 외부로 드러난다. 이 외부접속 패드(116)에 외부접속 단자(136)를 형성한 후(도 19 참조), 도 20에 도시된 바와 같이 분할영역(138, 도 1-3의 14에 해당)을 따라 웨이퍼를 절단하면 다수개의 개별 패키지(140)들이 분리된다. 솔더 범프는 외부접속 단자(136)로 사용될 수 있는 좋은 예이다. 솔더 범프와 그 형성방법 및 웨이퍼 절단방법은 이미 잘 알려져 있는 기술이기 때문에 자세히 설명하지 않는다.
이상 설명한 실시예와 달리, 본 발명의 제2 실시예는 재배선 기판에 웨이퍼로부터 분리된 개별 칩들을 접합한다. 이렇게 함으로써 종래 제조방법의 문제점들 중 몇가지를 더 해결할 수 있다. 예를 들어, 웨이퍼 상태에서 불량으로 판정된 칩에 대해서 패키지 제조공정을 진행하지 않아도 된다. 특히, 개발 초기의 회로소자와 같이 불량율이 높은 소자의 경우, 이와 같은 제조방법을 채택하면 제조단가의 불필요한 상승을 막을 수 있는 이점이 있다.
이하, 본 발명의 두번째 실시예에 대하여 도 21 내지 도 27을 참조하여 설명하고자 한다.
도 21은 칩 패드(104)에 금속 기저층(108)이 형성된 웨이퍼를 낱개의칩(150)으로 분리한 상태를 도시하고 있다. 제조공정 전에 개별 칩(150)으로 분리되었다는 점을 제외하곤 앞서 설명한 제1 실시예와 동일하다. 도 22는 재배선 기판(130)을 도시하고 있다. 역시 제1 실시예에서 설명한 재배선 기판과 그 구조 및 제조방법이 동일하다.
재배선 기판(130)의 준비가 완료되면, 웨이퍼로부터 분리된 개별 칩(150)들을 재배선 기판(130)에 접합한다(도 23 참조). 재배선 기판(130)과 개별 칩(150)들간의 접합은 재배선 기판(130)에 형성된 접합 범프(128)와 각각의 칩(150)의 칩 패드(104)를 통하여 이루어진다. 칩 패드(104)에는 금속 기저층(108)이 형성되어 있어서 칩 패드(104)와 접합 범프(128)간 접합을 매개한다. 접합 방법은 제1 실시예와 동일하다.
접합이 끝나면 재배선 기판(130)과 각각의 개별 칩(150) 사이의 접합 틈새(도 23의 152)에 완충층(156)을 형성한다(도 24 참조). 이 완충층(156)은 서로 이웃하는 칩(150) 사이의 틈(154)을 통하여 소정의 점도를 갖는 액상 중합체를 인가하고 접합 틈새(152)를 채우게 한 후 경화하는 방법을 통하여 형성할 수 있다. 또는 개별 칩(150)들을 재배선 기판(130)에 접합하기 전에 접합 틈새(152)에 실리콘 수지와 같은 탄성 중합체를 끼워넣음으로써 완충층(156)을 형성할 수도 있다.
완충층(156)을 형성하고 나면, 칩(150) 사이의 틈(도 24의 154)을 따라 절연층(124, 112)을 제거한다(도 25 참조). 절연층은 통상적인 웨이퍼 절단 방법과 유사하게 절단날을 사용하여 기계적으로 절단함으로써 제거할 수 있다. 이 때 절단되는 부분(158)은 재배선 기판(130) 하부의 기판 기초층(도 22의 110)까지 미친다.따라서, 기판 기초층을 제거하면 재배선 기판(130)이 각각의 칩(150)에 대응하여 완전히 분리된다(도 26 참조). 또한, 외부접속 패드(116)도 외부로 노출된다. 외부접속 패드(116)에 솔더 범프와 같이 외부접속 단자(136)를 형성하면 패키지(160)의 제조가 완성된다(도 27 참조).
본 발명의 제3 실시예는 제1 실시예와 유사하지만, 외부접속 단자를 형성하는 방법이 다르다. 본 발명의 제3 실시예에 따른 칩 스케일 패키지의 제조방법은 웨이퍼(100)와 재배선 기판(130)을 접합하고 완충층(134)을 형성하는 단계까지 제1 실시예와 동일하다(도 28 참조). 그리고 나서 제1 실시예에서는 기판 기초층을 전부 제거하여 외부접속 패드를 노출시켰지만, 제3 실시예에 따르면 기판 기초층의 일부만을 제거한다. 제거되지 않고 남게 되는 기판 기초층은 외부접속 패드 위의 부분이다. 이 남아 있는 기판 기초층이 외부접속 단자의 기능을 수행한다. 따라서, 기판 기초층은 전기전도성이 있는 금속과 같은 물질로 이루어져야 한다.
이와 같이 기판 기초층을 외부접속 단자로 형성하는 과정이 도 29 내지 도 31에 도시되어 있다. 먼저, 도 29에 도시된 바와 같이, 기판 기초층(110) 위에 감광막(170)을 입히고 소정의 패턴을 만든다. 감광막(170)의 패턴은 외부접속 패드(116) 부분을 제외한 나머지 기판 기초층(110)을 제거하기 위한 패턴이다. 감광막(170)을 마스크로 하여 식각공정을 진행하면 감광막(170)으로 가려진 부분에만 기판 기초층(172)이 남게 된다(도 30 참조). 이어서 감광막을 제거하면 외부접속 단자로 사용될 기판 기초층(172)이 형성된다(도 31 참조).
마찬가지의 방법으로 제2 실시예에 따른 제조방법에서 외부접속 단자의 형성단계만 제3 실시예의 방법을 적용하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명에 따른 칩 스케일 패키지의 제조 방법은 기존의 제조방법이 안고 있는 여러가지 문제점들을 해결하는 동시에, 웨이퍼 레벨 칩 스케일 패키지가 가지고 있는 장점을 그대로 살릴 수 있다.
몇가지 예를 들어 보면, 우선 재배선 기판을 별도로 제조하기 때문에 웨이퍼 위에서 직접 진행하는 공정이 대폭 줄어든다. 따라서, 웨이퍼에 형성된 회로소자들에 미치는 영향이 그만큼 감소하며 신뢰성이 향상된다.
또한, 재배선 기판과 웨이퍼(또는 칩) 사이에 완충층을 개재하기 때문에 그만큼 절연층이 확보되고 열적 스트레스를 흡수·완화할 수 있다. 따라서, 커패시턴스가 감소하며 솔더 접합의 내구수명이 늘어난다.
아울러, 본 발명의 제조방법에 따르면 재배선 기판에 웨이퍼뿐만 아니라 웨이퍼로부터 분리된 개별 칩들을 접합할 수 있다. 따라서, 웨이퍼 상태에서 불량으로 판정된 칩은 패키지 제조공정에서 제외시킬 수 있으며, 불필요한 제조단가의 상승을 방지할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 독자의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다. 본 발명의 범위는 다음의 특허청구범위에 나타난다.

Claims (22)

  1. (a) 웨이퍼 기판에 형성된 칩 패드들과, 상기 칩 패드들을 제외한 상기 웨이퍼 기판의 상부면을 덮고 있는 비활성막을 포함하며, 분할영역에 의하여 서로 구분되는 다수의 집적회로 칩들이 형성된 웨이퍼를 제공하는 단계;
    (b) 기판 기초층 위에 제1 절연층과 다수의 외부접속 패드를 형성하고, 상기 각각의 외부접속 패드와 전기적으로 연결되도록 상기 제1 절연층과 상기 외부접속 패드 위에 금속 재배선층을 형성하며, 상기 금속 재배선층과 상기 제1 절연층 위에 제2 절연층과 다수의 접합 패드를 형성한 후, 상기 각각의 접합 패드에 접합 범프를 형성하는 것을 포함하는 재배선 기판의 제조 단계;
    (c) 상기 각각의 접합 범프에 상기 칩 패드를 접합함으로써 상기 웨이퍼와 상기 재배선 기판을 접합하는 단계;
    (d) 상기 재배선 기판에 상기 각각의 외부접속 패드와 전기적으로 연결되도록 외부접속 단자를 형성하는 단계;
    (e) 상기 웨이퍼의 분할영역을 따라 상기 웨이퍼를 절단하여 개별 패키지로 분리하는 단계를 포함하는 칩 스케일 패키지의 제조방법.
  2. 제 1 항에 있어서, 상기 (d) 단계는 상기 재배선 기판의 기판 기초층을 전부 제거하여 상기 외부접속 패드를 외부로 노출시키고, 상기 외부접속 패드의 각각에 외부접속 단자를 형성하는 것임을 특징으로 하는 칩 스케일 패키지의 제조방법.
  3. 제 1 항에 있어서, 상기 (d) 단계는 상기 재배선 기판의 외부접속 패드에 기판 기초층이 남도록 상기 기판 기초층을 일부 제거하는 것임을 특징으로 하는 칩 스케일 패키지의 제조방법.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 (c) 단계는 상기 웨이퍼와 상기 재배선 기판 사이의 접합 틈새에 완충층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  5. 제 2 항 또는 제 3 항에 있어서, 상기 (a) 단계는 상기 각각의 칩 패드에 금속 기저층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  6. 제 2 항 또는 제 3 항에 있어서, 상기 (b) 단계의 제1 절연층과 제2 절연층은 벤조사이클로부텐 또는 폴리이미드로 이루어지는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  7. 제 2 항 또는 제 3 항에 있어서, 상기 (b) 단계의 접합 범프는 상기 접합 패드에 솔더 범프를 도금한 후 리플로우하여 형성되는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  8. 제 2 항 또는 제 3 항에 있어서, 상기 (c) 단계의 접합은 180~230℃에서 약 1분간 이루어지는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  9. 제 2 항 또는 제 3 항에 있어서, 상기 기판 기초층은 금속으로 이루어지며 상기 (d) 단계에서 습식식각에 의하여 제거되는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  10. 제 4 항에 있어서, 상기 완충층은 상기 웨이퍼와 상기 재배선 기판이 접합된 후에 상기 접합 틈새에 점도가 있는 액상 중합체를 채우고 경화함으로써 형성되는 것임을 특징으로 하는 칩 스케일 패키지의 제조방법.
  11. 제 4 항에 있어서, 상기 완충층은 상기 웨이퍼와 상기 재배선 기판이 접합되기 전에 상기 접합 틈새에 탄성 중합체를 끼워넣음으로써 형성되는 것임을 특징으로 하는 칩 스케일 패키지의 제조방법.
  12. (a) 웨이퍼 기판에 형성된 칩 패드들과, 상기 칩 패드들을 제외한 상기 웨이퍼 기판의 상부면을 덮고 있는 비활성막으로 이루어진 다수의 집적회로 칩들을 포함하는 웨이퍼를, 상기 집적회로 칩들을 구분하는 분할영역을 따라 절단하여 각각의 개별 칩으로 분리하는 단계;
    (b) 기판 기초층 위에 제1 절연층과 다수의 외부접속 패드를 형성하고, 상기 각각의 외부접속 패드와 전기적으로 연결되도록 상기 제1 절연층과 상기 외부접속 패드 위에 금속 재배선층을 형성하며, 상기 금속 재배선층과 상기 제1 절연층 위에 제2 절연층과 다수의 접합 패드를 형성한 후, 상기 각각의 접합 패드에 접합 범프를 형성하는 것을 포함하는 재배선 기판의 제조 단계;
    (c) 상기 각각의 접합 범프에 상기 칩 패드를 접합함으로써 상기 재배선 기판과 상기 개별 칩들을 접합하는 단계;
    (d) 상기 각각의 개별 칩에 대응하여 상기 재배선 기판을 절단하는 단계;
    (e) 상기 재배선 기판에 상기 각각의 외부접속 패드와 전기적으로 연결되도록 외부접속 단자를 형성하는 단계를 포함하는 칩 스케일 패키지의 제조방법.
  13. 제 12 항에 있어서, 상기 (e) 단계는 상기 재배선 기판의 기판 기초층을 전부 제거하여 상기 외부접속 패드를 외부로 노출시키고, 상기 외부접속 패드의 각각에 외부접속 단자를 형성하는 것임을 특징으로 하는 칩 스케일 패키지의 제조방법.
  14. 제 12 항에 있어서, 상기 (e) 단계는 상기 재배선 기판의 외부접속 패드에 기판 기초층이 남도록 상기 기판 기초층을 일부 제거하는 것임을 특징으로 하는 칩 스케일 패키지의 제조방법.
  15. 제 13 항 또는 제 14 항에 있어서, 상기 (c) 단계는 상기 각각의 개별 칩과상기 재배선 기판 사이의 접합 틈새에 완충층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  16. 제 13 항 또는 제 14 항에 있어서, 상기 (a) 단계는 상기 각각의 칩 패드에 금속 기저층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  17. 제 13 항 또는 제 14 항에 있어서, 상기 (b) 단계의 제1 절연층과 제2 절연층은 벤조사이클로부텐 또는 폴리이미드로 이루어지는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  18. 제 13 항 또는 제 14 항에 있어서, 상기 (b) 단계의 접합 범프는 상기 접합 패드에 솔더 범프를 도금한 후 리플로우하여 형성되는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  19. 제 13 항 또는 제 14 항에 있어서, 상기 (c) 단계의 접합은 180~230℃에서 약 1분간 이루어지는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  20. 제 13 항 또는 제 14 항에 있어서, 상기 기판 기초층은 금속으로 이루어지며 상기 (e) 단계에서 습식식각에 의하여 제거되는 것을 특징으로 하는 칩 스케일 패키지의 제조방법.
  21. 제 15 항에 있어서, 상기 완충층은 상기 개별 칩들과 상기 재배선 기판이 접합된 후에 상기 접합 틈새에 점도가 있는 액상 중합체를 채우고 경화함으로써 형성되는 것임을 특징으로 하는 칩 스케일 패키지의 제조방법.
  22. 제 15 항에 있어서, 상기 완충층은 상기 개별 칩들과 상기 재배선 기판이 접합되기 전에 상기 접합 틈새에 탄성 중합체를 끼워넣음으로써 형성되는 것임을 특징으로 하는 칩 스케일 패키지의 제조방법.
KR1019990027786A 1999-07-09 1999-07-09 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법 Expired - Fee Related KR100298827B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990027786A KR100298827B1 (ko) 1999-07-09 1999-07-09 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US09/482,160 US6235552B1 (en) 1999-07-09 2000-01-12 Chip scale package and method for manufacturing the same using a redistribution substrate
JP2000132387A JP3759689B2 (ja) 1999-07-09 2000-05-01 半導体パッケージの製造方法
US09/853,950 US6407459B2 (en) 1999-07-09 2001-05-10 Chip scale package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990027786A KR100298827B1 (ko) 1999-07-09 1999-07-09 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20010009429A KR20010009429A (ko) 2001-02-05
KR100298827B1 true KR100298827B1 (ko) 2001-11-01

Family

ID=19600715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027786A Expired - Fee Related KR100298827B1 (ko) 1999-07-09 1999-07-09 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법

Country Status (3)

Country Link
US (2) US6235552B1 (ko)
JP (1) JP3759689B2 (ko)
KR (1) KR100298827B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041215B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US6429528B1 (en) * 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
JP4809957B2 (ja) * 1999-02-24 2011-11-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
KR20010009350A (ko) * 1999-07-09 2001-02-05 윤종용 기판이 없는 칩 스케일 패키지 및 그 제조방법
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
KR100367809B1 (ko) * 2000-06-22 2003-01-10 아이-밍 첸 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기적합한 반도체장치
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
WO2002063683A2 (en) * 2001-02-09 2002-08-15 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and a semiconductor device obtained by means of said method
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6551134B1 (en) * 2001-06-11 2003-04-22 Picolight Incorporated Mounted transceivers
JP4595265B2 (ja) * 2001-08-13 2010-12-08 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6797537B2 (en) * 2001-10-30 2004-09-28 Irvine Sensors Corporation Method of making stackable layers containing encapsulated integrated circuit chips with one or more overlaying interconnect layers
KR100429856B1 (ko) * 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US6864565B1 (en) * 2001-12-06 2005-03-08 Altera Corporation Post-passivation thick metal pre-routing for flip chip packaging
TW517360B (en) * 2001-12-19 2003-01-11 Ind Tech Res Inst Enhanced type wafer level package structure and its manufacture method
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US6750547B2 (en) 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6492196B1 (en) * 2002-01-07 2002-12-10 Picta Technology Inc. Packaging process for wafer level IC device
KR20030064998A (ko) * 2002-01-29 2003-08-06 주식회사 다산 씨.앤드.아이 칩 스케일 패키지
TW530402B (en) * 2002-03-01 2003-05-01 Advanced Semiconductor Eng Bump process
US6509582B1 (en) * 2002-03-27 2003-01-21 Fairchild Semiconductor Corporation Semiconductor pad construction enabling pre-bump probing by planarizing the post-sort pad surface
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
US6661100B1 (en) * 2002-07-30 2003-12-09 International Business Machines Corporation Low impedance power distribution structure for a semiconductor chip package
DE10234951B4 (de) * 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US7329563B2 (en) * 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
JP3707481B2 (ja) * 2002-10-15 2005-10-19 セイコーエプソン株式会社 半導体装置の製造方法
US7198965B2 (en) * 2002-11-06 2007-04-03 Irvine Sensors Corp. Method for making a neo-layer comprising embedded discrete components
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US7098074B2 (en) * 2002-11-13 2006-08-29 Tessera, Inc. Microelectronic assemblies having low profile connections
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
US20050184368A1 (en) * 2003-01-21 2005-08-25 Huang Chien P. Semiconductor package free of substrate and fabrication method thereof
US6762074B1 (en) 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
US7312101B2 (en) * 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
TWI225280B (en) * 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
KR100546346B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
TWI236113B (en) * 2003-08-28 2005-07-11 Advanced Semiconductor Eng Semiconductor chip package and method for making the same
US7256074B2 (en) * 2003-10-15 2007-08-14 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
TWI224377B (en) * 2003-11-14 2004-11-21 Ind Tech Res Inst Wafer level chip scale packaging structure and method of fabrication the same
JP4010298B2 (ja) * 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
US8039935B2 (en) * 2004-01-29 2011-10-18 Industrial Technology Research Institute Wafer level chip scale packaging structure and method of fabricating the same
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
US20050247039A1 (en) * 2004-05-04 2005-11-10 Textron Inc. Disposable magnetic bedknife
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US20050247894A1 (en) * 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP2006134912A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
US7714414B2 (en) * 2004-11-29 2010-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for polymer dielectric surface recovery by ion implantation
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20060145350A1 (en) * 2004-12-30 2006-07-06 Harald Gross High frequency conductors for packages of integrated circuits
US20060162850A1 (en) * 2005-01-24 2006-07-27 Micron Technology, Inc. Methods and apparatus for releasably attaching microfeature workpieces to support members
KR100642643B1 (ko) * 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
JP2006287094A (ja) * 2005-04-04 2006-10-19 Seiko Epson Corp 半導体装置及びその製造方法
WO2006105733A1 (en) * 2005-04-07 2006-10-12 Jiangsu Changjiang Electronics Technology Co., Ltd. Package structure with flat bumps for electronic device and method of manufacture the same
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
US7807505B2 (en) * 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7271086B2 (en) * 2005-09-01 2007-09-18 Micron Technology, Inc. Microfeature workpieces and methods of forming a redistribution layer on microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070045807A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
US7432133B2 (en) * 2005-10-24 2008-10-07 Freescale Semiconductor, Inc. Plastic packaged device with die interface layer
US7453139B2 (en) * 2005-12-27 2008-11-18 Tessera, Inc. Compliant terminal mountings with vented spaces and methods
KR100746632B1 (ko) * 2006-02-15 2007-08-06 삼성전기주식회사 플립칩 패키지 구조 및 패키징 방법
US7749349B2 (en) * 2006-03-14 2010-07-06 Micron Technology, Inc. Methods and systems for releasably attaching support members to microfeature workpieces
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
US20070267730A1 (en) * 2006-05-16 2007-11-22 Tessera, Inc. Wafer level semiconductor chip packages and methods of making the same
US20080036100A1 (en) * 2006-05-17 2008-02-14 Tessera, Inc. Solder elements with columnar structures and methods of making the same
US20070284723A1 (en) * 2006-05-24 2007-12-13 Jae June Kim Packaged integrated circuit device
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US20080079150A1 (en) * 2006-09-28 2008-04-03 Juergen Simon Die arrangement and method for producing a die arrangement
SG143098A1 (en) * 2006-12-04 2008-06-27 Micron Technology Inc Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
KR100887475B1 (ko) * 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
US7750449B2 (en) 2007-03-13 2010-07-06 Micron Technology, Inc. Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
US7915728B2 (en) * 2007-07-12 2011-03-29 Vishay General Semiconductor Llc Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof
SG149726A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
JP2009076839A (ja) * 2007-08-28 2009-04-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
KR101123798B1 (ko) * 2007-09-10 2012-03-12 주식회사 하이닉스반도체 웨이퍼 레벨 칩 스케일 패키지의 제조방법
TWI364804B (en) * 2007-11-14 2012-05-21 Ind Tech Res Inst Wafer level sensor package structure and method therefor
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8227926B2 (en) * 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8299632B2 (en) 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
TWM390545U (en) * 2009-11-12 2010-10-11 Mao Bang Electronic Co Ltd Integrated circuit with layout structure
CN102237330B (zh) * 2010-05-07 2015-08-05 三星电子株式会社 晶片级封装
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8642469B2 (en) * 2011-02-21 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer
US8685761B2 (en) * 2012-02-02 2014-04-01 Harris Corporation Method for making a redistributed electronic device using a transferrable redistribution layer
US8772058B2 (en) * 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
US9048283B2 (en) 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
US8809123B2 (en) * 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
KR102243287B1 (ko) 2014-10-15 2021-04-23 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10276510B2 (en) * 2017-09-25 2019-04-30 Powertech Technology Inc. Manufacturing method of package structure having conductive shield
US10629554B2 (en) * 2018-04-13 2020-04-21 Powertech Technology Inc. Package structure and manufacturing method thereof
KR102542573B1 (ko) 2018-09-13 2023-06-13 삼성전자주식회사 재배선 기판, 이의 제조 방법, 및 이를 포함하는 반도체 패키지
KR102536269B1 (ko) * 2018-09-14 2023-05-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5895229A (en) * 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041215B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
KR101571604B1 (ko) * 2013-03-12 2015-11-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단일 마스크 패키지 장치 및 방법
US9530757B2 (en) 2013-03-12 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus

Also Published As

Publication number Publication date
US20010020737A1 (en) 2001-09-13
KR20010009429A (ko) 2001-02-05
JP2001035965A (ja) 2001-02-09
US6407459B2 (en) 2002-06-18
JP3759689B2 (ja) 2006-03-29
US6235552B1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
KR100298827B1 (ko) 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
KR100298828B1 (ko) 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
KR100306842B1 (ko) 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
JP6329059B2 (ja) 半導体装置の製造方法
US20080088019A1 (en) Structure and manufacturing method of a chip scale package
US20050046041A1 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US20040087130A1 (en) Semiconductor device and mounted semiconductor device structure
US20060164110A1 (en) Semiconductor device and method of fabricating the same
KR20030014637A (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
US6841884B2 (en) Semiconductor device
US20190067233A1 (en) High-yield semiconductor device modules and related systems
US6596611B2 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
JP4127943B2 (ja) 半導体装置およびその製造方法
US20060163729A1 (en) Structure and manufacturing method of a chip scale package
US20080188040A1 (en) Method of manufacturing semiconductor device
JP4626008B2 (ja) 半導体装置
JP3722784B2 (ja) 半導体装置
JP3442998B2 (ja) 半導体装置の製造方法
KR20030052655A (ko) 솔더 페이스트 웨이퍼 레벨 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990709

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010604

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010605

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050506

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060601

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070514

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080602

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090514

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100528

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110531

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20120531

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130531

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150509