KR100298455B1

KR100298455B1 - 오버샘플링(oversampling)디지탈/아날로그컨버터

Info

Publication number: KR100298455B1
Application number: KR1019980008518A
Authority: KR
Inventors: 민병무
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-03-13
Filing date: 1998-03-13
Publication date: 2001-08-07
Anticipated expiration: 2018-03-13
Also published as: US6177896B1; KR19990074725A

Abstract

커런트 소오스의 수를 줄여 칩사이즈를 최소화하고, 변환된 아날로그신호의 다이나믹 레인지를 확장시키기 위한 오버샘프링 디지탈/아날로그 컨버터를 제공하기 위한 것으로서, 입력되는 디지탈신호를 오버샘플링하여 멀티-비트 디지탈신호로 만드는 인터폴레이션 필터와,상기 인터폴레이션 필터를 통과한 디지탈신호에 포함된 노이즈를 양자화시키는 디지탈 노이즈 쉐이퍼와,직렬로 연결되어 상기 노이즈 쉐이퍼를 통과한 디지탈신호를 입력하는 복수개의 쉬프트 레지스터들,2개 이상의 쉬프트 레지스터들을 한 단위로하여 각 단위의 출력단에 연결된 커런트 소오스들,상기 각 단위의 출력상태에 따라 상기 커런트 소오스에서 선택적으로 제공되는 커런트를 전압으로 변환하는 I-V컨버터부,상기 I-V컨버터부로 제공되는 커런트로부터 일정량의 전류를 바이패스시켜 상기 전압의 다이나믹 레인지를 확장시키는 DC-오프셋 보정부를 포함하는 IFIR 리컨스트럭션 필터로 구성되는 것을 특징으로 한다.

Description

오버샘플링 디지탈/아날로그 컨버터{OVERSAMPLING DIGITAL/ANALOG CONVERTER}

본 발명은 디지탈/아날로그 컨버터에 관한 것으로 특히, IFIR(Interpolated Finite Impulse Response)필터를 이용한 오버샘플링 디지탈/아날로그 컨버터에 관한 것이다.

이하, 종래기술에 따른 오버샘플링 디지탈/아날로그 컨버터를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 종래기술에 따른 오버샘플링 디지탈/아날로그 컨버터(DAC)의 구성블록도이다.

일반적으로 사용되는 디지탈/아날로그 컨버터는 시그마 델타DAC이다.

도 1에 도시한 바와같이 시그마 -델타 디지탈/아날로그 컨버터는 인터폴레이션 필터(Interpolation Filter)(11)와, 디지탈 노이즈 쉐이퍼(Digital Noise Shaper)(12)와, FIR리컨스트럭션 필터(Finite Reconstruction Filter)(13)를 포함한다.

상기 인터폴레이션 필터(11)는 샘플링 주파수를 갖는 멀티-비트 디지탈워드(digital word)를 받아 상기 샘플링 주파수보다 더 큰 샘플링 주파수를 갖는 멀티-비트 디지탈워드로 변환한다.

상기 큰 샘플링 주파수를 갖는 멀티-비트 디지탈워드는 디지탈 노이즈 쉐이퍼(12)에 의해 단일-비트 워드로 변환된다.

이러한 변환은 단일-비트 양자화를 사용하지만, 양자화에 따른 노이즈를 천이시키는 역활을 한다. 즉, 저주파수대역의 양자화 노이즈를 고주파수대역으로 밀어내는 역할(noise shaping)를 수행한다.

상기 FIR 리컨스트럭션 필터(13)는 스위치-커패시터를 이용하는 로우패스 필터로 구성되거나, 또는 레지스터-커패시터(RC)를 이용하는 로우패스 필터로 구성된다.

상기 스위치-커패시터를 이용한 로우패스 필터는 CMOS집적회로상에 구현한다.

상기 스위치-커패시터를 이용한 로우패스 필터는 비선형 위상응답을 갖는다.

상기 RC를 이용한 로우패스 필터는 넓은 다이나믹 레인지(range)를 제공하지만, 정확한 필터링을 위해서는 구성요소의 정확한 매칭(metching)이 요구된다.

도 2는 종래기술에 따른 FIR(Finite Impulse Response)타입 리컨스트럭션 필터의 구성도이다.

도 2에 도시한 바와같이 FIR타입 리컨스트럭션 필터는 순차적으로 연결된 복수개의 1비트 쉬프트 레지스터(shift register)(SR1,SR2,SR3,…SRn)들과, 상기 각 쉬프트 레지스터(SR1,SR2,SR3,…SRn)의 출력신호에 따라 다음에서 설명할 I-V컨버터부로 전류를 제공하거나 또는 접지쪽으로 흘려보내는 복수개의 전류원(current source)(CS1,CS2,CS3,…CSn)들과, 상기 각 쉬프트 레지스터(SR1,SR2,SR3,…SRn)의 출력상태에 따라 선택적으로 인가되는 전류를 전압으로 변환하는 I-V컨버터부(21)로 구성된다.

이와같이 구성된 종래 오버샘플링 디지탈/아날로그 컨버터의 동작설명은 다음과 같다.

먼저, 종래 오버샘플링 디지탈/아날로그 컨버터는 1비트 스트림(stream)데이터를 FIR타입 세미-디지탈 리컨스트럭션 필터(semi-digital reconstruction filter)를 이용하여 로우패스(low-pass)필터링한 후 출력전류를 I-V변환시킨다.

즉, 도 1 내지 도 2에 도시한 바와같이, 노이즈 쉐이핑된 디지탈 데이터가FIR 리컨스트럭션 필터(13)로 입력되어 상기 디지탈 데이터에 상응하는 아날로그신호를 출력하게 된다.

다시 말해서, 노이즈 쉐이핑된 디지탈 데이터 스트림은 FIR 리컨스트럭션 필터(13)의 쉬프트 레지스터로 입력된다.

쉬프트 레지스터의 출력데이터가 "1"이면, 해당 전류원에서 출력되는 전류는 I-V컨버터부(21)쪽으로 흐른다.

만일, 쉬프트 레지스터의 출력데이터가 "0"이면, 해당 전류원에서 출력되는 전류는 접지단으로 접속된다.

예를들어, 첫 번째 쉬프트 레지스터(SR1)의 출력데이터가 "1", 두 번째 쉬프트 레지스터(SR2)의 출력데이터가 "0", 그리고 세 번째 쉬프트 레지스터(SR3)의 출력데이터가 "1"일 경우, 첫 번째와 세 번째 커런트 소오스(CS1,CS3)는 I-V컨버터부(21)쪽으로 패스(Path)가 이루어지고, 두 번째 커런트 소오스(CS2)는 접지단쪽으로 패스(Path)가 이루어진다.

따라서, 첫 번째 커런트 소오스(CS1)와 세 번째 커런트 소오스(CS3)를 통해 인가되는 커런트를 모두 합하여 상기 I-V컨버터부(21)로 입력한다.

상기 I-V컨버터부(21)는 쉬프트 레지스터로 입력되는 스트림 형태의 디지탈 데이터에 상응하는 전압값으로 변환하여 출력한다.

여기서, 입력되는 디지탈 데이터에 상응하는 정확한 전압값으로 변환하기 위해서는 보다 많은 커런트 소오스를 필요로 하게 된다.

즉, 필터의 차수를 보다 많이 확장시키면 그 만큼 정확한 아날로그 출력을얻을 수 있다.

종합하자면, 디지탈 데이터는 도 1에 도시된 바와같이 인터폴레이션 필터(11)와 디지탈 노이즈 쉐이퍼(12)를 통해 FIR 리컨스트럭션 필터(13)로 입력된다.

상기 FIR 리컨스트럭션 필터(13)는 아래와 같이 표현되는 전달함수에 의해 저역필터링(low pass filtering)한다.

여기서, 상기 FIR 리컨스트럭션 필터의 전달함수는 아래와 같이 표현된다.

따라서, 노이즈 쉐이핑된 디지탈 데이터가 상기와 같은 전달함수를 갖는 FIR 리컨스트럭션 필터(13)를 통과하면, 고주파 노이즈성분은 제거되고 기저대역의 신호성분만 남게된다.

그러나 상기와 같은 종래 오버샘플링 디지탈/아날로그 컨버터는 다음과 같은 문제점이 있었다.

첫째, 디지탈신호를 정확하게 아날로그신호로 변환시키기 위해서는 많은 차수의 FIR 리컨스트럭션 필터가 필요하게 되므로 필터구성에 따른 면적의 증가를 초래한다.

둘째, 차수가 증가함에 따라 공정이 변화하고 이로인해 필터계수의 오차가 발생된다.

상기 필터계수의 오차는 결국, 필터의 특성을 열화시키는 요인으로 작용한다.

셋째, I-V컨버터부로 입력되는 전류의 크기는 최소한 0보다는 크고 최대 모든 커런트 소오스를 합한 값보다는 작기 때문에 변환된 전압신호의 다이나믹 레인지가 제한된다.

본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로써, FIR리컨스트럭션 필터 대신에 IFIR(Interpolated Finite Impulse Response)필터를 사용하여 전류를 제공하는 전류원의 수를 최소화하여 면적을 감소시키고 변환된 전압신호의 다이나믹 레인지의 범위를 확대시켜 더욱 향상된 디지탈/아날로그 컨버터를 제공하는데 그 목적이 있다.

도 1은 종래 오버샘플링 디지탈/아날로그 컨버터의 구성도

도 2는 종래기술에 따른 FIR리컨스트럭션 필터의 구성도

도 3은 본 발명의 오버샘플링 디지탈/아날로그 컨버터의 구성도

도 4는 본 발명에 따른 IFIR리컨스트럭션 필터의 구성도

도 5a 내지 5c는 본 발명에 따른 IFIR리컨스트럭션 필터의 동작타이밍도

도면의 주요부분에 대한 부호의 설명

11 : 인터폴레이션 필터 12 : 디지탈 노이즈 쉐이퍼

13 : FIR리컨스트럭션 필터 21 : I-V컨버터부

31 : IFIR리컨스트럭션 필터 41 : DC-오프셋 보정부

상기의 목적을 달성하기 위한 본 발명의 오버샘프링 디지탈/아날로그 컨버터는 디지탈신호를 아날로그신호로 변환하는 디지탈/아날로그 컨버터에 있어서,입력되는 디지탈신호를 오버샘플링하여 멀티-비트 디지탈신호로 만드는 인터폴레이션 필터와,상기 인터폴레이션 필터를 통과한 디지탈신호에 포함된 노이즈를 양자화시키는 디지탈 노이즈 쉐이퍼와,직렬로 연결되어 상기 노이즈 쉐이퍼를 통과한 디지탈신호를 입력하는 복수개의 쉬프트 레지스터들,2개 이상의 쉬프트 레지스터들을 한 단위로하여 각 단위의 출력단에 연결된 커런트 소오스들,상기 각 단위의 출력상태에 따라 상기 커런트 소오스에서 선택적으로 제공되는 커런트를 전압으로 변환하는 I-V컨버터부,상기 I-V컨버터부로 제공되는 커런트로부터 일정량의 전류를 바이패스시켜 상기 전압의 다이나믹 레인지를 확장시키는 DC-오프셋 보정부를 포함하는IFIR 리컨스트럭션 필터로 구성되는 것을 특징으로 한다.

이하, 본 발명의 오버샘프링 디지탈/아날로그 컨버터를 첨부된 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 오버샘플링 디지탈/아날로그 컨버터의 구성블록도이다.

인터폴레이션 필터(Interpolation Filter)(11)와, 디지탈 노이즈 쉐이퍼(Digital Noise Shaper)(12)와, 인터폴레이티드 파이니트 임펄스 리스폰스(IFIR :Interpolated Finite Impulse Response)필터(31)를 포함하여 구성된다.

여기서, 본 발명에 따른 IFIR필터의 구성은 다음과 같다.

도 4는 본 발명에 따른 IFIR필터의 구성도이다.

본 발명에 따른 IFIR필터는 도 4에 도시한 바와같이, 순차적으로 연결된 복수개의 1비트 쉬프트 레지스터(SR1,SR2,SR3,SR4,…SRn)들과, 짝수번째 쉬프트 레지스터들의 출력데이터에 따라 다음에서 설명할 I-V컨버터부로 커런트를 제공하거나 또는 접지쪽으로 흘려보내는 커런트 소오스(CS1,CS2,CS3…CSn)들과, 선택적으로 인가되는 복수개의 커런트를 전압으로 변환하는 I-V컨버터부(21)와, 상기 I-V컨버터부(21)의 출력전압의 다이나믹 레인지(Dynamic range)를 보정해주기 위해 상기 커런트 소오스를 일정량만큼 바이패스 시키는 DC-오프셋 보정부(41)를 포함하여 구성된다.

여기서, 상기 쉬프트 레지스터는 2개를 한 단위로하여 각 단위의 출력상태에 따라 해당 소오스 커런트가 I-V컨버터부(21)의 입력단에 연결된다.

따라서, 커런트 소오스의 갯수는 쉬프트 레지스터의 1/2이 된다.

그리고, 본 발명의 실시예에서는 1비트(bit) 쉬프트 레지스터 2개마다 스위칭부가 연결되지만, 2개 이상도 구현이 가능하다.

이와 같이 구성된 본 발명에 따른 IFIR 필터의 특성 및 동작 설명은 다음과 같다.

먼저, 본 발명에서 채택하고 있는 IFIR 필터는 필터 계수를 FIR 필터에 비하여 크게 감소시킨 것으로, 아날로그 계수의 랜덤 오차가 필터의 전달 함수에 주는 영향이 FIR 필터를 채택하는 것과는 다음과 같은 차이를 갖는다.

예를 들어, N-탭 FIR 필터 계수가 제로 평균,표준 편차(δ_E)를 갖는 비상관된 가우시안 랜덤 변수라 가정하면, 기대되는 필터 전달 함수 진폭(??^H(f)??)는 다음과 같이 주어진다.

??^H(f)??≤??H(f)??+이고, 특히 L차 IFIR 필터의 표준 편차는 FIR 필터의 경우의 1/L을 갖게 되는데, 만약, N=64이고, L=2이고, 표준 편차를 (δ_E)/L ≒0.001로 가정하면,= 0.007이 된다.

통과 대역에서는 ??H(f)??= 1 이고, ??^H(f)??≤1.007이 되므로 계수 오차에 필터 전달 함수가 거의 영향을 받지 않는데 비하여 정지 대역에서는 ??H(f)??= 0.01(-40dB)일때 ??^H(f)??= 0.017(-35dB)이 되어 상당히 큰 영향을 받는 것을 알 수 있다.

따라서, 계수 오차시에도 최소 40dB의 정지 대역 감쇠를 얻기 위하여 회로 설계시에 정지 대역 감쇠를 50dB 사양으로 설계해야 하는데, 이는 아날로그 필터 계수의 개수가 많으면 많을수록 요구되는 정지 대역 감쇠를 얻을 수 있는 확률이 낮아지는 것을 의미한다.

이는 아날로그 전류원들의 개수가 감소하면 계수 오차에 따른 필터 정지 대역 특성 변화가 덜 민감해져 본 발명에서와 같이 IFIR 방법을 사용하는 경우에는 필터 계수가 거의 반으로 감소하므로 계수 오차에 강한 정지 대역 응답을 얻을 수 있다.

그리고 IFIR 필터의 전체 동작은 다음과 같이 이루어진다.

도 3에 도시한 바와같이, 노이즈 쉐이핑된 디지탈 데이터가 IFIR 리컨스트럭션 필터(33)로 입력되어 상기 디지탈 데이터에 상응하는 아날로그신호를 출력하게 된다.

다시말해서, 노이즈 쉐이핑된 디지탈 데이터 스트림은 IFIR 리컨스트럭션 필터(31)의 쉬프트 레지스터로 입력된다.

이때, 상기 쉬프트 레지스터는 2개를 한 단위로 하므로 한 개의 쉬프트 레지스터를 건너뛰어 그 다음 쉬프트 레지스터의 출력에 의해 해당 전류가 상기 I-V컨버터부(21) 또는 접지단으로 전달된다.

따라서, 쉬프트 레지스터의 출력데이터가 "1"이면, 해당 커런트 소오스는 I-V컨버터부(21)쪽으로 접속된다.

만일, 쉬프트 레지스터의 출력데이터가 "0"이면, 해당 커런트 소오스는 접지단으로 접속된다.

예를들어, 두 번째 쉬프트 레지스터(SR2)의 출력데이터가 "1"이고, 네 번째 쉬프트 레지스터(SR4)의 출력데이터가 "0", 그리고 여섯 번째 쉬프트 레지스터(SR6)의 출력데이터가 "1"일 경우를 예로하여 설명하기로 한다.

두 번째 및 여섯 번째 쉬프트 레지스터(SR2,SR6)의 출력데이터가 "1"이므로 첫 번째, 세 번째 커런트 소오스에서 제공되는 커런트는 I-V컨버터부(21)쪽으로 접속된다.

그리고 네 번째 쉬프트 레지스터(SR4)의 출력데이터는 "0"이므로 두 번째 커런트 소오스는 접지단쪽으로 접속된다.

따라서, 상기 첫 번째 커런트 소오스(CS1)와 세 번째 커런트 소오스(CS3)에서 제공되는 커런트가 서로 더해져서 상기 I-V컨버터부(21)로 입력된다.

이와같은 동작은 아래와 같이 일반적인 IFIR필터의 전달함수로써 나타낼 수 있다.

즉,

이상과 같이, IFIR필터를 통과한 커런트는 I-V컨버터부(21)에 인가되어 전압신호로 변환된다.

이때, 상기 IFIR필터를 통과할 때 발생되는 이미지 밴드(Image band)는 I-V컨버터부(21)에서 전압신호로 변환됨과 동시에 로우패스 필터링된다.

도 5는 본 발명에 따른 동작파형도를 도시한 것으로써, 도 5a는 요구되는 필터의 응답신호이이다.

본 발명에서와 같이 종래에 비해 확장된 IFIR필터를 구성할 경우, 도 5b에 도시한 바와같이, 요구되는 필터의 응답신호을 얻는 것과 동시에 요구되지 않는 응답신호 또한 얻어진다.

하지만, 요구되지 않는 응답신호는 도 5c에 도시한 바와같이, 커런트 소오스를 전압신호로 변환하는 I-V컨버터부(21)에 의해 제거된다.

한편, 도 4에 도시한 바와같이, DC-오프셋 보정부(41)는 커런트가 전압으로 변환되기 이전에 최대 커런트(I_out._max)의 절반을 빼준다.

즉, I-V컨버터부(21)로 인가되는 전류가 -1/2 I_out.max〈I_out〈1/2 I_out,max의 범위에 존재하도록 하기위해 I-V컨버터부(21)로 인가되기 이전에 1/2 I_out.max를 빼줌으로써, I-V컨버터부(21)에 의해 변환된 전압신호의 다이나믹 레인지(Dynamic range)를 2배로 증가시킨다.

이상 상술한 바와같이, 본 발명의 오버샘프링 디지탈/아날로그 컨버터는 다음과 같은 효과가 있다.

첫째, 2개 또는 n개 이상의 쉬프트 레지스터마다 스위칭부를 구성하는 IFIR필터를 이용하여 전류원의 갯수를 절반 또는 1/n로 감소시킨다.

둘째, DC-오프셋 보정부를 추가하여 변환된 전압신호의 다이나믹 레인지를 확장시킬 수 있고 신호대 잡음비(S/N비)의 향상을 가져온다.

셋째, 커런트 소오스의 수를 감소시킬 수 있으므로 칩의 면적을 최소화할 수있고, IFIR필터의 단순구조는 저전압화가 용이하여 더욱 향상된 디지탈/아날로그 컨버터를 구현할 수 있다.

넷째, IFIR필터로 사용함으로써 전류원의 갯수를 줄일 수 있어 필터 정지대역특성 변화에 덜 민감해 져서 반도체 제조공정상의 매칭(matching)특성의 열화에 따른 디지탈/아날로그 컨버터의 특성열화를 방지할 수 있다.

Claims

디지탈신호를 아날로그신호로 변환하는 디지탈/아날로그 컨버터에 있어서,

입력되는 디지탈신호를 오버샘플링하여 멀티-비트 디지탈신호로 만드는 인터폴레이션 필터와,

상기 인터폴레이션 필터를 통과한 디지탈신호에 포함된 노이즈를 양자화시키는 디지탈 노이즈 쉐이퍼와,

직렬로 연결되어 상기 노이즈 쉐이퍼를 통과한 디지탈신호를 입력하는 복수개의 쉬프트 레지스터들, 2개 이상의 쉬프트 레지스터들을 한 단위로 하여 각 단위의 출력단에 연결된 커런트 소오스들, 상기 각 단위의 출력상태에 따라 상기 커런트 소오스에서 선택적으로 제공되는 커런트를 전압으로 변환하는 I-V컨버터부, 상기 I-V컨버터부로 제공되는 커런트로부터 일정량의 전류를 바이패스시켜 상기 전압의 다이나믹 레인지를 확장시키는 DC-오프셋 보정부를 포함하는 IFIR 리컨스트럭션 필터로 구성되는 것을 특징으로 하는 오버샘플링 디지탈/아날로그 컨버터.
제 1 항에 있어서,

상기 DC-오프셋 보정부는 I-V컨버터부로 인가되는 최대 커런트의 1/2을 바이패스 시키는 것을 특징으로 하는 오버샘플링 디지탈/아날로그 컨버터.