[go: up one dir, main page]

KR100290778B1 - 반도체소자의게이트 형성방법 - Google Patents

반도체소자의게이트 형성방법 Download PDF

Info

Publication number
KR100290778B1
KR100290778B1 KR1019980024219A KR19980024219A KR100290778B1 KR 100290778 B1 KR100290778 B1 KR 100290778B1 KR 1019980024219 A KR1019980024219 A KR 1019980024219A KR 19980024219 A KR19980024219 A KR 19980024219A KR 100290778 B1 KR100290778 B1 KR 100290778B1
Authority
KR
South Korea
Prior art keywords
film
gate
semiconductor device
forming
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980024219A
Other languages
English (en)
Other versions
KR20000003107A (ko
Inventor
정의삼
윤용혁
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980024219A priority Critical patent/KR100290778B1/ko
Publication of KR20000003107A publication Critical patent/KR20000003107A/ko
Application granted granted Critical
Publication of KR100290778B1 publication Critical patent/KR100290778B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 폴리사이드 구조를 가지는 게이트의 형성시 금속-실리사이드막 상부에 형성되는 하드 마스크에 기인하는 디펙트 발생을 억제하여, 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 게이트 형성방법을 제공한다.
본 발명에 따른 반도체 소자는 폴리실리콘막과 금속-실리사이드막 및 하드 마스크가 순차적으로 적층하는 적층단계; 하드 마스크의 증착 전에, 폴리실리콘막과 금속 실리사이드막 사이의 계면 및 금속 실리사이드막 표면에서 반응이 일어나도록 열처리하는 열처리단계를 진행한다. 바람직하게, 열처리는 NxOyHz(여기서, x, y, z ＝ 0 내지 4) 개스를 이용하여 노 튜브 또는 급속열처리를 이용하여 진행한다. 이후 마스트패턴을 하고, 게이트를 형성하는 단계들을 포함한다.
따라서, 본 발명은 딜펙트발생을 억제하여 소자의 신뢰성이 향상된 게이트를 형성할 수 있는 방법을 제공한다.

Description

반도체 소자의 게이트 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 폴리사이드 구조의 게이트 형성시 디펙트 발생을 억제할 수 있는 반도체 소자의 게이트 형성방법에 관한 것이다.
실리사이드는 낮은 비저항 및 고온에서의 안정도 때문에 접촉재료로서 많이 사용된다. 또한, 실리사이드는 게이트 전극의 전도성을 향상시키기 위하여 폴리실리콘막 상부에 적층하여 폴리사이드 구조의 게이트 전극을 형성한다. 그러나, 이러한 폴리사이드 구조의 게이트는 패턴의 미세화에 따라, 포토레지스트막의 패터닝시의 공정 마진 및 후속 공정인 자기정렬(self-align) 콘택의 형성시 공정마진을 확보하기 어렵다. 따라서, 종래에는 이러한 공정마진을 확보하기 위하여 실리사이드막 상부에 ARC(Anti-Reflected Coating)막 또는 하드 마스크를 형성한 후 패터닝을 진행하였다.
도 1a 및 도 1b는 종래의 하드마스크를 이용한 반도체 소자의 게이트 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상에 게이트 산화막(11)을 형성하고, 게이트 산화막(11) 상부에 폴리실리콘막(12), 텅스텐-실리사이드막(13), 및 하드 마스크로서 작용하는 산화막(14)을 순차적으로 형성한다. 그런 다음, 산화막(14) 상에 포토리소그라피로 포토레지스트막 패턴(15)을 형성한다. 도 1b를 참조하면, 포토레지스트막 패턴(15)을 식각 마스크로 하여, 산화막(14), 텅스텐 실리사이드막(13), 폴리실리콘막(12), 및 게이트 산화막(11)을 패터닝하여 폴리사이드 구조의 게이트를 형성한다. 그리고 나서, 공지된 방법으로 포토레지스트막 패턴을 제거한다.
그러나, 하드 마스크로서 작용하는 산화막(14)은 일반적으로 고온 증착 공정으로 형성하기 때문에, 산화막(14)의 형성시 텅스텐 실리사이드막(13)과 산화막(14)의 계면 및 텅스텐 실리사이드막(13)과 폴리실리콘막(12)의 계면으로 산소개스가 침투하여 텅스텐 및 실리콘과 반응하여 WxOySiz와 같은 반응물(A1, A2)이 생성된다. 이러한, 반응물(A1, A2)은 게이트 형성을 위한 패터닝시 마스크로서 작용함에 따라, 도 1b에 도시된 바와 같이, 디펙트(D1, D2)를 유발하여, 소자의 신뢰성을 저하시킨다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 폴리사이드 구조를 가지는 게이트의 형성시 금속-실리사이드막 상부에 형성되는 하드 마스크에 기인하는 디펙트 발생을 억제하여, 소자의 신뢰성을 향상시킬 수 있는 반도체 게이트 형성방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 폴리사이드 구조를 가지는 종래의 반도체 소자의 게이트 형성방법을 설명하기 위한 단면도.
도 2a 내지도 2c는 본 발명의 실시예에 따른 폴리사이드 구조를 가지는 반도체 소자의 게이트 형성방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
20 : 반도체 기판 21, 21a : 게이트 산화막
22, 22a : 폴리실리콘막 23, 23a : 금속-실리사이드막
24-1, 24-1a, 24-2, 24-2a : 반응물
25, 25a : 하드 마스크 26 : 포토레지스트막 패턴
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 게이트 형성방법은, 반도체 소자의 제조방법에 있어서,
플리실리콘 형태의 제 1막과, 실리사이드물질이 포함된 제 2막과, 하드마스크를 위한 제 3막을 순차적으로 포함하도록 적층하는 제 1단계; 상기 단계를 거친 상기 반도체소자를 위한 기판을 열처리하는 제 2단계; 상기 단계에 의해 열처리된 상기 기판에 마스크패턴을 형성하는 제 3단계; 및, 상기 단계에 의해 형성된 마스크에 따라 식각하여 상기 반도체소자의 게이트를 형성하는 제 4단계를 포함하는 것을 특징으로 하여,
제 2단계의 열처리는 NxOyHz(여기서, x, y, z ＝ 0 내지 4) 개스를 이용하여 노 튜브 또는 급속열처리를 이용하여 진행한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 하드 마스크가 적용된 폴리사이드 구조의 게이트 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(20) 상에 게이트 산화막(21), 폴리실리콘막(22), 금속-실리사이드막(23)을 순차적으로 형성한다. 여기서, 상기 금속-실리사이드막(23)은 전이금속인 W(텅스텐), Ti(티타늄) 및 Ta(탄탈) 중의 하나와, 실리콘과의 반응을 이용하여 형성한다. 이러한 과정은 플리사이트 구조의 게이트를 형성하기 위하여 다층구조로 적층하는 것이다.
도 2b를 참조하면, 도 2a의 구조를 열처리하여 폴리실리콘막(22) 및 금속-실리사이드막(23) 사이의 계면과, 금속-실리사이드막(23) 상부에 제 1 및 제 2 반응물(24-1, 24-2)을 형성한다. 이때, 열처리는 NxOyHz(여기서, x, y, z ＝ 0 내지 4) 개스로 노 튜브(Furnace Tube) 또는 급속열처리(Rapid Thermal Process; RTP)를 이용하여 진행한다. 노 튜브를 이용하는 경우에는 350 내지 550℃의 온도에서 30분 내지 2시간 동안 진행하고, 급속열처리를 이용하는 경우에는 650 내지 900℃의 온도에서 20 내지 40초 동안 진행한다. 이러한 얼처리 과정은 뷔분분의 공정에 나타나겠지만, 이때 사용되는 NxOyHz의 물질이 하드마스크를 위한 고온증착 과정에서 종래의 기술에 나타난 디펙트를 방지할 수 있는 제 1 및 제 2 반응물을 형성한다.
그런 다음, 제 2 반응물(24-2) 상에 고온 증착방식으로 하드 마스크(25)를 형성한다. 하드 마스크(25)는 SiO2막 또는 Si3N4막과 같은 산화막이나, Ti막 또는 TiN 막 같은 Ti 계막으로 형성한다. 이때, 전술한 바와 같이 폴리실리콘막(22) 및 금속-실리사이드막(23) 사이의 계면과, 금속-실리사이드막(23) 상부에 제 1 및 제 2 반응물(24-1, 24-2)이 미리형성되어 있기 때문에, 고온증착에 의해 하드 마스크에 기인하는 디펙트를 방지할 수 있다. 그리고 나서, 하드 마스크(25) 상에 포토리소그라피로 포토레지스트막 패턴(26)을 형성한다.
도 2c를 참조하면, 포토레지스트막 패턴(26)을 식각 마스크로 하여 하드 마스크(25)를 먼저 식각한다. 그런 다음, 식각된 하드 마스크(25a)를 기준으로 하부를 재식각하여 제 2 반응물(24-2), 금속-실리사이드막(23), 제 1 반응물(24-1), 폴리실리콘막(22), 및 게이트 산화막(21)에 의한 풀리사이드 구조의 게이트를 형성한다. 그리고 나서, 공지된 방법으로 포토레지스트막 패턴(26)을 제거한다.
상기한 본 발명에 의하면, 하드 마스크의 형성 전에, 열처리를 진행하여 폴리실리콘막 및 금속-실리사이드막 사이의 계면과, 금속-실리사이드막 상부에 반응물을 각각 형성하기 때문에, 고온증착에 의해 하드 마스크에 기인하는 소정 크기의 반응물로 인하여 발생되는 디펙트를 방지할 수 있다. 이에 따라, 반도체 소자의 신뢰성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (7)

  1. 반도체 소자의 제조방법에 있어서,
    상기반도체소자를 위한, 폴리실리콘 형태의 제 1막과, 실리사이드물질이 포함된 제 2막과, 하드마스크를 위한 제 3막을 순차적으로 포함하도록 적층하는 제 1단계;
    상기 단계를 거친 상기 반도체소자를 위한 기판을 열처리하는 제 2단계;
    상기 단계에 의해 열처리된 상기 기판에 마스크패턴을 형성하는 제 3단계; 및,
    상기 단계에 의해 형성된 마스크에 따라 식각하여 상기 반도체소자의 게이트를 형성하는 제 4단계를 포함하느 것을 특징으로 하는, 반도체소자의 게이트 형성방법
  2. 제 1 항에 있어서, 상기 제 2단계는
    NxOyHz 물질의 개스를 이용하여 열처리하는 것을 특징으로 하는, 반도체소자의 게이트 형성방법.
    단, 여기서 x, y, z 의 값은 0 내지 4이다.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 2단계는 노 튜브를 이용하여 열처리하는 것을 특징으로 하는, 반도체소자의 게이트 형성방법.
  4. 제 3 항에 있어서, 상기 제 2단계는 350 내지 550℃의 온도에서 30분 내지 2시간 동안 진행하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 제 2단계는 급속열처리로 열처리하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
  6. 제 5 항에 있어서, 상기 제 2단계는 650 내지 900℃의 온도에서 20 내지 40초 동안 진행하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.
  7. 제 1 항에 있어서, 상기 제 3단계는 SiO2막 또는 Si3N4막 종류의 산화막, Ti막 또는 TiN막 종류의 Ti계막 중 하나로 상기 마스크패턴을 형성하는 단계인 것을 특징으로 하는, 반도체소자의 게이트 형성방법
KR1019980024219A 1998-06-25 1998-06-25 반도체소자의게이트 형성방법 Expired - Fee Related KR100290778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024219A KR100290778B1 (ko) 1998-06-25 1998-06-25 반도체소자의게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024219A KR100290778B1 (ko) 1998-06-25 1998-06-25 반도체소자의게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20000003107A KR20000003107A (ko) 2000-01-15
KR100290778B1 true KR100290778B1 (ko) 2001-06-01

Family

ID=19540849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024219A Expired - Fee Related KR100290778B1 (ko) 1998-06-25 1998-06-25 반도체소자의게이트 형성방법

Country Status (1)

Country Link
KR (1) KR100290778B1 (ko)

Also Published As

Publication number Publication date
KR20000003107A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100441681B1 (ko) 금속 게이트 형성 방법
US4470189A (en) Process for making polycide structures
JPH01252763A (ja) 金属珪化物形成方法
KR100240880B1 (ko) 반도체 장치의 게이트 전극 형성 방법
KR100299386B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP4307544B2 (ja) 半導体装置のメタルパターンの形成方法
KR100290778B1 (ko) 반도체소자의게이트 형성방법
KR0149572B1 (ko) 구리막 식각방법
KR100505407B1 (ko) 반도체 소자의 하드 마스크막 식각방법
KR100353525B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPH041497B2 (ko)
KR100525087B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100353822B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR100518220B1 (ko) 반도체 소자의 비트라인 형성방법
JPH0529346A (ja) 半導体装置の製造方法
KR100353527B1 (ko) 반도체 소자의 게이트 전극 및 그 형성방법
KR100265349B1 (ko) 폴리사이드 게이트를 갖는 모스펫 제조방법
JPH06112157A (ja) 半導体装置及びその製造方法
KR100543654B1 (ko) 반도체 소자의 게이트 형성 방법
JP3652392B2 (ja) 半導体装置の製造方法
JPH09293722A (ja) 半導体装置の製造方法
KR20000040110A (ko) 반도체 소자의 제조방법
KR19990055134A (ko) 폴리사이드 게이트를 갖는 트랜지스터 형성방법
KR20000039795A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980625

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980625

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000414

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001218

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010306

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010307

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040218

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050221

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060220

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080222

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee