KR100283146B1 - DS Interrupt Control Device - Google Patents
DS Interrupt Control Device Download PDFInfo
- Publication number
- KR100283146B1 KR100283146B1 KR1019980047103A KR19980047103A KR100283146B1 KR 100283146 B1 KR100283146 B1 KR 100283146B1 KR 1019980047103 A KR1019980047103 A KR 1019980047103A KR 19980047103 A KR19980047103 A KR 19980047103A KR 100283146 B1 KR100283146 B1 KR 100283146B1
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- priority
- unit
- storage unit
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25254—DSP digital signal processor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 발명은 디에스피의 인터럽트 제어 장치에 관한 것으로, 종래의 장치에 있어서는 대부분의 동작이 우선순위에 따라 수행되도록 정해져 있어 경우에 따라서는 우선순위가 바뀌었으면 하는 경우가 발생하더라도 달리 취할 수 있는 방법이 없기 때문에 프로그램 설계시 많은 제한이 가해지는 문제점이 있었다. 따라서, 본 발명은 종래의 인터럽트 검출부와 저장부 및 실행부로 구성된 인터럽트 제어 장치에 있어서, 제어부의 우선순위에 관련된 정보에 의해 인터럽트 저장부의 레지스터에 저장되어 있는 인터럽트의 우선순위를 재조정하여 인터럽트 실행부에 전달하는 우선순위 조정부와; 사용자에 의한 소프트웨어적인 우선순위 조정요구나 우선순위 조정요구부에 의한 하드웨어적인 우선순위 조정요구에 의해 관련정보를 우선순위 조정부에 출력하여 인터럽트의 우선순위를 조정하도록 제어하는 제어부와; 인터럽트 검출부와 인터럽트 저장부의 상태를 검출하여 인터럽트 처리가 지연되는 인터럽트의 우선순위 조정을 요구하는 우선순위 조정요구부를 더 포함하여 인터럽트 우선순위를 사용자의 필요에 의해 또는 하드웨어적인 요구에 의해 조정 가능하게 함으로써 프로그램의 융통성이 커지고, 인터럽트 지연을 방지할 수 있는 효과가 있다.The present invention relates to an interrupt control apparatus of a DS. In the conventional apparatus, most operations are determined to be performed in accordance with priorities, so in some cases, there is no method that can be taken even if the priority needs to be changed. As a result, many limitations were imposed on program design. Accordingly, the present invention is a conventional interrupt control device comprising an interrupt detection unit, a storage unit, and an execution unit, wherein the priority of the interrupt stored in the register of the interrupt storage unit is readjusted based on the information related to the priority of the control unit. A priority adjusting unit for transmitting; A control unit for controlling the priority of the interrupt by outputting related information to the priority adjusting unit according to a software priority adjusting request by the user or a hardware priority adjusting request by the priority adjusting request unit; It further includes a priority adjustment request unit for detecting the status of the interrupt detection unit and the interrupt storage unit to adjust the priority of the interrupt whose interrupt processing is delayed so that the interrupt priority can be adjusted by user's needs or by hardware requirements. This increases the flexibility of the program and has the effect of preventing interrupt delays.
Description
본 발명은 디에스피의 인터럽트 제어 장치에 관한 것으로, 특히 인터럽트 우선순위를 사용자의 필요에 의해 또는 하드웨어적인 요구에 의해 조정 가능하게 함으로써 프로그램의 융통성을 크게 하고, 인터럽트 처리 지연을 방지할 수 있는 있는 디에스피의 인터럽트 제어 장치에 관한 것이다.The present invention relates to an interrupt control apparatus of a DS. In particular, the interrupt priority can be adjusted according to a user's needs or hardware requirements, thereby increasing the flexibility of the program and preventing the interrupt processing delay. An interrupt control apparatus.
인터럽트는 크게 외부 인터럽트, 내부 인터럽트, 소프트웨어 인터럽트의 세종류로 나눌 수 있는데, 먼저 외부 인터럽트(External interrupt)는 외부적인 요인으로 발생하는 것으로 입출력 장치가 데이터의 전송을 요구하거나, 정보 전송이 끝났음을 알릴 때 등이다.Interrupts can be classified into three types: external interrupts, internal interrupts, and software interrupts. First, external interrupts are caused by external factors, and the I / O device requests data transmission or informs that the information transmission is finished. When it is.
다음, 내부 인터럽트(Internal interrupt)는 불법적인 명령어나 데이터를 사용할 때 발생하는 것으로 오버플로가 발생했거나, 스택이 넘치거나, 메모리 보호가 어려워졌을 때 등의 상황에서 발생한다.Next, an internal interrupt occurs when you use illegal instructions or data, such as when an overflow occurs, the stack overflows, or when memory protection becomes difficult.
즉, 내부 인터럽트는 프로그램 자체내에서 발생하는 문제임에 대해 외부 인터럽트는 프로그램 외적인 상황에서 일어나는 것이 차이점으로 내부 인터럽트 프로그램은 동기성인데 비해 외부 인터럽트는 비동기성이다.In other words, the internal interrupt is a problem that occurs in the program itself. The external interrupt occurs in an external program. The internal interrupt program is synchronous, whereas the external interrupt is asynchronous.
이들 외부나 내부 인터럽트는 씨피유의 하드웨어에서의 신호에 의해 일어나는데 반해 소프트웨어 인터럽트(software interrupt)는 명령어의 수행에 의해 일어나게 되며 이들은 각기 높은 것에서 부터 낮은 것 까지의 우선순위가 매겨져 있다.These external and internal interrupts are caused by signals from Cipille's hardware, while software interrupts are caused by the execution of instructions, which are each prioritized from high to low.
도1은 종래 인터럽트 검출 장치의 개략적인 구성을 보인 블록도로서, 이에 도시된 바와 같이 인터럽트가 발생하면 이를 감지하는 인터럽트 검출부(10)와; 상기 인터럽트 검출부(10)에서 감지된 인터럽트 신호를 레지스터에 일시 저장하는 인터럽트 저장부(20)와; 상기 인터럽트 저장부(20)에 있는 인터럽트 중에서 우선순위가 높은 순으로 선별하여 인터럽트를 작동하는 것과 동시에 상기 인터럽트 저장부(20)에 인터럽트 인정신호(Interrupt Acknoledge : IACK)를 출력하여 선택된 인터럽트 레지스터를 클리어(clear)시키는 우선순위 실행부(30)로 구성되며 이하, 상기와 같이 구성된 종래 장치의 동작 및 작용을 설명하면 다음과 같다.1 is a block diagram showing a schematic configuration of a conventional interrupt detection apparatus, and as shown therein, an interrupt detection unit 10 for detecting an interrupt when it occurs; An interrupt storage unit 20 for temporarily storing the interrupt signal detected by the interrupt detection unit 10 in a register; The interrupt is selected from the interrupts in the interrupt storage unit 20 in order of high priority, and the interrupt is outputted to the interrupt storage unit 20 to output an interrupt acknowledge signal (IACK) to clear the selected interrupt register. It is composed of a priority execution unit 30 for clearing and will be described below the operation and operation of the conventional apparatus configured as described above.
인터럽트는 프로그램의 버그 또는 외부 장치의 상황 변화에 따라 수시로 여러 가지가 발생하게 되는데, 인터럽트 검출부(10)는 바로 그와같은 여러 가지 인터럽트(INT0∼INTn)를 입력받아 이를 검출하여 인터럽트 저장부(20)의 정해진 인터럽트 레지스터에 저장하게 된다.Interrupts are often generated in accordance with a bug of a program or a change in the external device, and the interrupt detector 10 receives such interrupts INT0 to INTn and detects the interrupts. In the specified interrupt register.
이에 따라 우선순위 실행부(30)는 상기 인터럽트 저장부(20)에 저장된 인터럽트중 우선순위가 높은 인터럽트를 선택하여 그에 따른 동작을 수행함과 동시에 인터럽트 인정신호(IACK)에 의해 상기 인터럽트 저장부(20)에서 인출된 인터럽트 레지스터를 클리어시켜 다음 인터럽트를 받을 준비를 하게 된다.Accordingly, the priority execution unit 30 selects an interrupt having a high priority among the interrupts stored in the interrupt storage unit 20 and performs an operation according to the interrupt storage unit 20 by an interrupt acknowledgment signal IACK. In this case, the interrupt register fetched from the module is cleared to prepare for receiving the next interrupt.
그러나, 상기 종래의 장치에 있어서는 대부분의 동작이 우선순위에 따라 수행되도록 정해져 있어 경우에 따라서는 우선순위가 바뀌었으면 하는 경우가 발생하더라도 달리 취할 수 있는 방법이 없기 때문에 프로그램 설계시 많은 제한이 가해지는 문제점이 있었다.However, in the conventional apparatus, most operations are determined to be performed in accordance with priorities, and in some cases, if there is a case in which a priority is to be changed, there is no way to take it, so that many restrictions are applied when designing a program. There was a problem.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 인터럽트 우선순위를 사용자의 필요에 의해 또는 하드웨어적인 요구에 의해 조정 가능하게 함으로써 프로그램의 융통성이 커지고, 인터럽트 처리 지연을 방지할 수 있는 디에스피의 인터럽트 제어 장치을 제공 하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-described conventional problems, and the interrupt priority can be adjusted by user's needs or by hardware requirements, thereby increasing program flexibility and preventing interrupt processing delays. The purpose is to provide an interrupt control device of the DS.
도1은 종래 인터럽트 검출 장치의 개략적인 구성을 보인 블록도.1 is a block diagram showing a schematic configuration of a conventional interrupt detection apparatus.
도2는 본 발명 디에스피의 인터럽트 제어 장치의 개략적인 구성을 보인 블록도.Figure 2 is a block diagram showing a schematic configuration of an interrupt control apparatus of the present invention DS.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
10 : 인터럽트 검출부 20 : 인터럽트 저장부10: interrupt detection unit 20: interrupt storage unit
30 : 인터럽트 실행부 100 : 제어부30: interrupt execution unit 100: control unit
200 : 우선순위 조정부 300 : 우선순위 조정요구부200: priority adjustment unit 300: priority adjustment request unit
이와 같은 목적을 달성하기 위한 본 발명은, 인터럽트가 발생하면 이를 감지하는 인터럽트 검출부와; 상기 인터럽트 검출부에서 감지된 인터럽트 신호를 레지스터에 일시 저장하는 인터럽트 저장부와; 상기 인터럽트 저장부에 있는 인터럽트 중에서 우선순위가 높은 순으로 선별하여 인터럽트를 작동하는 것과 동시에 상기 인터럽트 저장부에 인터럽트 인정신호를 출력하여 선택된 인터럽트 레지스터를 클리어 시키는 인터럽트 실행부로 구성된 인터럽트 제어 장치에 있어서, 제어부의 우선순위에 관련된 정보에 의해 인터럽트 저장부의 레지스터에 저장되어 있는 인터럽트의 우선순위를 재조정하여 인터럽트 실행부에 전달하는 우선순위 조정부와; 사용자에 의한 소프트웨어적인 우선순위 조정요구나 우선순위 조정요구부에 의한 하드웨어적인 우선순위 조정요구에 의해 관련정보를 우선순위 조정부에 출력하여 인터럽트의 우선순위를 조정하도록 제어하는 제어부와; 인터럽트 검출부와 인터럽트 저장부의 상태를 검출하여 인터럽트 처리가 지연되는 인터럽트의 우선순위 조정을 요구하는 우선순위 조정요구부를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention for achieving the above object, the interrupt detection unit for detecting the interrupt occurs; An interrupt storage unit for temporarily storing the interrupt signal detected by the interrupt detection unit in a register; An interrupt control apparatus comprising: an interrupt execution unit configured to select an interrupt from the interrupt storage unit in order of high priority and operate an interrupt and output an interrupt acknowledgment signal to the interrupt storage unit to clear the selected interrupt register; A priority adjusting unit which readjusts the priority of the interrupt stored in the register of the interrupt storing unit according to the priority related information and transmits the priority of the interrupt to the interrupt executing unit; A control unit for controlling the priority of the interrupt by outputting related information to the priority adjusting unit according to a software priority adjusting request by the user or a hardware priority adjusting request by the priority adjusting request unit; It is achieved by further comprising a priority adjustment request unit which detects the interrupt detection unit and the interrupt storage unit to request priority adjustment of interrupts whose interrupt processing is delayed, with reference to the accompanying drawings. It will be described in detail as follows.
도2는 본 발명 디에스피의 인터럽트 제어 장치의 개략적인 구성을 보인 블록도로서, 이에 도시한 바와 같이 인터럽트가 발생하면 이를 감지하는 인터럽트 검출부(10)와; 상기 인터럽트 검출부(10)에서 감지된 인터럽트 신호를 레지스터에 일시 저장하는 인터럽트 저장부(20)와; 상기 인터럽트 저장부(20)에 있는 인터럽트 중에서 우선순위가 높은 순으로 선별하여 인터럽트를 작동하는 것과 동시에 상기 인터럽트 저장부(20)에 인터럽트 인정신호(IACK)를 출력하여 선택된 인터럽트 레지스터를 클리어 시키는 인터럽트 실행부(30)로 구성된 인터럽트 제어 장치에 있어서, 제어부(100)의 우선순위에 관련된 정보에 의해 인터럽트 저장부(20)의 레지스터에 저장되어 있는 인터럽트의 우선순위를 재조정하여 인터럽트 실행부(30)에 전달하는 우선순위 조정부(200)와; 사용자에 의한 소프트웨어적인 우선순위 조정요구나 우선순위 조정요구부(300)에 의한 하드웨어적인 우선순위 조정요구에 의해 관련정보를 우선순위 조정부(200)에 출력하여 인터럽트의 우선순위를 조정하도록 제어하는 제어부(100)와; 인터럽트 검출부(10)와 인터럽트 저장부(20)의 상태를 검출하여 인터럽트 처리가 지연되는 인터럽트의 우선순위 조정을 요구하는 우선순위 조정요구부(300)를 더 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.Figure 2 is a block diagram showing a schematic configuration of the interrupt control apparatus of the present invention DPS, interrupt interruption unit 10 for detecting when an interrupt occurs as shown therein; An interrupt storage unit 20 for temporarily storing the interrupt signal detected by the interrupt detection unit 10 in a register; Selecting the interrupts in the order of the highest priority among the interrupts in the interrupt storage unit 20 to operate the interrupts, and outputting an interrupt acknowledgment signal IACK to the interrupt storage unit 20 to clear the selected interrupt register. In the interrupt control apparatus composed of the section 30, the interrupt priority stored in the register of the interrupt storage section 20 is readjusted based on the information related to the priority of the control section 100 to the interrupt execution section 30. A priority adjusting unit 200 to transmit; Control unit for controlling to adjust the priority of the interrupt by outputting the relevant information to the priority adjusting unit 200 in accordance with the software priority adjustment request by the user or the hardware priority adjustment request by the priority adjustment request unit 300 100; The invention further comprises a priority adjustment request unit 300 which detects the states of the interrupt detection unit 10 and the interrupt storage unit 20 and requests the priority adjustment of interrupts for which interrupt processing is delayed. Describes the operation and action of.
우선, 제어부(100)는 우선순위 조정요구가 없을 경우에는 우선순위 조정부(200)로 우선순위를 조정하기 위한 어떠한 제어신호도 출력하지 않아 버퍼의 역할로 동작하게 하여 기 설정된 우선순위에 의해 인터럽트 동작이 수행되도록 한다.First, when there is no priority adjustment request, the control unit 100 does not output any control signal for adjusting the priority to the priority adjustment unit 200 so as to act as a buffer so that the interrupt operation is performed according to the preset priority. Let this be done.
그러다가, 만일 여러개의 인터럽트가 동시에 입력되어 원하는 인터럽트 동작이 안될 경우나 사용자 또는 하드웨어적으로 우선순위 변경요청이 있을 경우, 인터럽트의 우선순위를 조정하여 인터럽트 동작이 지연되지 않도록 한다.Then, if multiple interrupts are input at the same time and the desired interrupt operation does not work, or if a priority change request is made by the user or hardware, the interrupt priority is adjusted so that the interrupt operation is not delayed.
예를 들어 사용자의 필요에 의해 임의적으로 우선순위 조정요구가 되면 우선순위 조정부(200)를 제어하여 인터럽트 저장부(20)에 저장되어 있는 인터럽트의 우선순위를 바꿔 인터럽트 실행부(30)에 출력하여 조정된 인터럽트를 먼저 수행시키게 하고, 이하는 종래와 같이 인터럽트 인정신호(IACK)를 인터럽트 저장부(20)에 출력하여 수행된 인터럽트 레지스터를 클리어 시킨 후 원래의 상태로 돌아간다.For example, when a priority adjustment request is arbitrarily required by a user, the priority adjusting unit 200 is controlled to change the priority of the interrupt stored in the interrupt storage unit 20 and output the interrupt priority unit 30 to the interrupt execution unit 30. The adjusted interrupt is executed first, and the following is outputted to the interrupt storage unit 20 by interrupt interrupt signal 20 as usual, and then cleared the interrupt register to return to the original state.
다음, 우선순위 조정요구부(300)에 의한 경우는 일단, 우선순위가 낮은 인터럽트가 발생되어 있는 상태에서 다른 인터럽트가 계속 발생했을 때 우선순위에 밀려 수행이 계속 지연되어 인터럽트 저장부(20)에 홀딩된 상태에서 다시 인터럽트 검출부(10)로 부터 똑같은 인터럽트가 요구되면 우선순위 조정요구부(300)에 의해 우선순위가 올라 가도록 우선순위 조정을 제어부(100)에 요청한다.Next, in the case of the priority adjustment request unit 300, when another interrupt is continuously generated while an interrupt with a low priority is generated, execution is continuously delayed due to the priority, and the interrupt storage unit 20 is delayed. If the same interrupt is requested from the interrupt detector 10 in the held state, the priority adjustment request unit 300 requests the controller 100 to adjust the priority so that the priority is increased.
이에 따라 제어부(100)는 상기 우선순위 조정요구부(300)의 요청에 따라 상기 수행이 지연된 인터럽트의 우선순위를 변경하여 바로 수행될 수 있도록 한다.Accordingly, the control unit 100 changes the priority of the interrupt whose execution is delayed according to a request of the priority adjustment requesting unit 300 so that the control unit 100 can be immediately executed.
이상에서 설명한 바와 같이 본 발명 디에스피의 인터럽트 제어 장치는 인터럽트 우선순위를 사용자의 필요에 의해 또는 하드웨어적인 요구에 의해 조정 가능하게 함으로써 프로그램의 융통성이 커지고, 인터럽트 지연을 방지할 수 있는 효과가 있다.As described above, the interrupt control apparatus of the present invention DPS can adjust the interrupt priority according to the user's needs or hardware requirements, thereby increasing the program flexibility and preventing the interrupt delay.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047103A KR100283146B1 (en) | 1998-11-04 | 1998-11-04 | DS Interrupt Control Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047103A KR100283146B1 (en) | 1998-11-04 | 1998-11-04 | DS Interrupt Control Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031191A KR20000031191A (en) | 2000-06-05 |
| KR100283146B1 true KR100283146B1 (en) | 2001-03-02 |
Family
ID=19557106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047103A Expired - Fee Related KR100283146B1 (en) | 1998-11-04 | 1998-11-04 | DS Interrupt Control Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100283146B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055830A (en) * | 2000-05-29 | 2002-02-20 | Seiko Epson Corp | Interrupt signal generating apparatus and interrupt signal generating method |
| KR101571882B1 (en) | 2009-02-03 | 2015-11-26 | 삼성전자 주식회사 | Computing apparatus and method for interrupt handling of reconfigurable array |
| JP2021012447A (en) * | 2019-07-04 | 2021-02-04 | 富士ゼロックス株式会社 | Information processing apparatus and semiconductor device |
-
1998
- 1998-11-04 KR KR1019980047103A patent/KR100283146B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000031191A (en) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472213B2 (en) | Resource management device | |
| US5682554A (en) | Apparatus and method for handling data transfer between a general purpose computer and a cooperating processor | |
| US5394548A (en) | Multi-media scheduling system | |
| US5535418A (en) | Information processing system with selection of input/output processing control according to precalculated input/output processing time | |
| US7328295B2 (en) | Interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources | |
| KR930002959A (en) | SCSI controller, information processing system using the same, and its control method | |
| US20020078317A1 (en) | First-in, first-out (FIFO) memory with moving boundary | |
| US5533203A (en) | Start of packet receive interrupt for ethernet controller | |
| US20080215823A1 (en) | Data consistency control system and data consistency control method | |
| KR100283146B1 (en) | DS Interrupt Control Device | |
| US6976110B2 (en) | Method and apparatus for reducing interrupt latency by dynamic buffer sizing | |
| KR20020017082A (en) | Memory module preventing skew of signal lines | |
| US6581141B1 (en) | Toggle for split transaction mode of PCI-X bridge buffer | |
| US6336179B1 (en) | Dynamic scheduling mechanism for an asynchronous/isochronous integrated circuit interconnect bus | |
| JP2000194683A (en) | Arbitration circuit and method for shared memory | |
| US7631114B2 (en) | Serial communication device | |
| EP0706136B1 (en) | Interface between a cpu and an interrupt controller | |
| KR100257071B1 (en) | Deamic controller and method for changing priority of deamplification request signal using same | |
| KR100291138B1 (en) | Device for preventing interrupt from losing | |
| JP4911842B2 (en) | Interrupt control circuit | |
| JPH0443302B2 (en) | ||
| KR960004690B1 (en) | Memory Arbitration Device | |
| KR19990032841A (en) | Priority processing control device | |
| KR20000065317A (en) | Interrupt controller in exchange | |
| JPH0675765A (en) | Processing speed controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19981104 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19981104 Comment text: Request for Examination of Application |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 19990128 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20001122 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20001205 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20001206 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20030930 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040923 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050912 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060911 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070918 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20091110 |