KR100278855B1

KR100278855B1 - Field Synchronization Signal Detection Circuit of High Quality Television System

Info

Publication number: KR100278855B1
Application number: KR1019970068838A
Authority: KR
Inventors: 신현수
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-12-15
Filing date: 1997-12-15
Publication date: 2001-01-15
Anticipated expiration: 2017-12-15
Also published as: KR19990049836A

Abstract

가.청구범위에 기재된 발명이 속한 기술분야The technical field to which the invention described in the claims belongs.

미국향 지상방송 고품위 텔레비젼 시스템에 관한 것이다.A high quality television system for terrestrial broadcasting for the United States.

나.발명이 해결하려고 하는 기술적 과제B. Technical problem to be solved

고품의 텔레비젼 시스템에서 좀더 간단하게 구현이 가능한 필드 동기신호 검출회로를 제공한다.Provided is a field synchronization signal detection circuit which can be more simply implemented in a high quality television system.

다.발명의 해결방법의 요지C. Summary of the Solution

PN511시퀀스 대신에 PN63시퀀스를 이용하여 필드 동기신호를 검출한다.Instead of the PN511 sequence, the PN63 sequence is used to detect the field sync signal.

라.발명의 중요한 용도D. Significant Uses of the Invention

고품위 텔레비젼 시스템에서 필드 동기신호 검출시 이용한다.It is used to detect field sync signal in high quality television system.

Description

Field Synchronization Signal Detection Circuit of High Quality Television System

본 발명은 고품위 텔레비젼(HDTV) 시스템에 관한 것으로, 특히 미국향 지상방송(GA-VSB) 고품위 텔레비젼 시스템의 필드 동기신호 검출회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to high-definition television (HDTV) systems, and more particularly, to field sync signal detection circuits for US-based terrestrial broadcasting (GA-VSB) high-definition television systems.

미국향 지상방송 고품의 텔레비젼(High Definition Television) 시스템에서는 텔레비젼 방송국에서 수평라인 단위로 전송되는 신호의 선두에 동기신호를 삽입하며, 상기 전송신호를 수신한 수신기는 수신되는 전송신호에서 동기신호를 검출하여 수평라인 신호와의 동기를 맞춘 후 수신되는 신호를 처리하게 된다.In a high definition television system for a US terrestrial broadcasting system, a synchronization signal is inserted at the head of a signal transmitted in a horizontal line unit from a television station, and the receiver receiving the transmission signal detects the synchronization signal from the received transmission signal. By synchronizing with the horizontal line signal to process the received signal.

도 1은 고품의 텔레비젼의 데이터 포맷도로서, 1데이터 프레임은 626라인 세그멘트로 이루어져 있고 각 세그멘트는 828심볼(Symbol)의 데이터와 4심볼의 데이터 세그멘트 동기신호로 이루어지는 832심볼이 하나의 데이터 세그멘트로 구성되어 있다. 그리고 상기 하나의 데이터 세그멘트는 NTSC방식의 1수평라인에 대응된다.1 is a data format diagram of a high-definition television, in which one data frame is composed of 626 line segments, and each segment is composed of 828 symbols and four symbols of data segment synchronization signals. Consists of. The one data segment corresponds to one horizontal line of NTSC.

도 2는 상기 626라인 세그멘트중 첫 번째 세그멘트와 314번째 세그멘트에 위치하는 필드 동기신호의 데이터 포맷도이다. 상기 필드 동기신호의 데이터 포맷도 각 세그멘트의 시작을 알리는 4심볼로 구성된 세그멘트 동기신호로 시작된다. 이때 상기 데이터 세그멘트의 동기신호는 4개의 심볼들이 +5,-5,-5,+5의 신호 레벨을 갖는 일정한 패턴으로 이루어지며, 상기 필드 동기신호는 각 데이터 필드의 시작점을 나타내고 채널 등화기(Equalizer)의 레퍼런스(Reference)신호로 사용되며 NTSC 제거 필터를 사용할지를 결정하는 레퍼런스로 사용된다. 또한 채널 특성을 아는데 사용될 수 있고 잔류 위상오차를 제거하는 페이즈 트래커(Phase Tracker)를 리셋시키며 루프 파라미터(Loop Parameter)를 결정하는데 사용될 수 있다. PN511은 미국향 고품위 텔레비젼(GA-VSB HDTV) 시스템의 채널 등화기를 위한 트레이닝 시퀀스(Traing Sequence)로 쓰이는 511심볼 길이의 2치 의사 랜덤 시퀀스(Pseudo Ramdom Sequence)이며 그 생성 방정식은 X⁹+X⁷+X⁶+X⁴+X³+X+1 이고, 초기값은 010000000이다. PN63은 PN511과 마찬가지로 63심볼 길이의 2치 의사 랜덤 시퀀스이며, 채널 등화기의 트레이닝 시퀀스로 사용되며 필드 동기신호내에서 3번 반복되는데 그 생성 방정식은 X⁶+X+1 이고 초기값은 100111이다. 그리고 상기 PN63은 한 전송프레임내에서 첫 번째 필드인지, 두 번째 필드인지에 따라 3개의 PN63중에서 가운데의 PN63은 부호가 반대가 된다. 즉, 앞서의 63심볼의 시퀀스에 대하여 첫 번째 필드에서는 "0"이었던 값이 두 번째 필드 동기신호의 가운데 PN63에서는 "1"로 바뀌는 것이다. 이렇게 하는 것은 수신기에서의 입력신호에 대한 직류 오프셋(DC Offset)을 효과적으로 제거하기 위한 것이다. VSB Mode는 24심볼 길이의 시퀀스로 이루어지며 현재 전송되고 있는 데이터의 전송 모드를 나타내는 데이터로 변조방식이 16 VSB 케이블 모드인지 8 VSB 지상방송 모드인지를 나타내게 된다. 미사용(Reserved) 영역은 104심볼 길이의 예비공간을 말한다.FIG. 2 is a data format diagram of a field sync signal located at a first segment and a 314th segment among the 626 line segments. The data format of the field sync signal is also started with a segment sync signal consisting of four symbols indicating the start of each segment. In this case, the synchronization signal of the data segment has a constant pattern in which four symbols have a signal level of +5, -5, -5, +5, and the field synchronization signal represents a starting point of each data field and a channel equalizer ( It is used as a reference signal of the equalizer and used as a reference to decide whether to use an NTSC cancellation filter. It can also be used to determine channel characteristics, reset the Phase Tracker to remove residual phase errors, and to determine Loop Parameters. PN511 is a 511 symbol-length pseudo-random sequence that is used as a training sequence for channel equalizers in American high-definition television (GA-VSB HDTV) systems. X ⁹ + X ⁷ + X ⁶ + X ⁴ + X ³ + X + 1 The initial value is 010000000. PN63, like PN511, is a 63-symbol binary pseudo-random sequence, used as a training sequence for channel equalizers, and repeated three times in the field sync signal. X ⁶ + X + 1 And the initial value is 100111. The PN63 in the middle of the three PN63s has the opposite sign depending on whether the PN63 is the first field or the second field in a transmission frame. That is, the value of "0" in the first field is changed to "1" in the center PN63 of the second field sync signal with respect to the above-described sequence of 63 symbols. This is to effectively remove the DC offset for the input signal at the receiver. VSB Mode consists of 24 symbol length sequences and indicates the transmission mode of data being transmitted. It indicates whether the modulation method is 16 VSB cable mode or 8 VSB terrestrial broadcasting mode. Reserved area refers to 104 symbols of spare space.

필드 동기신호 검출이라는 것은 본질적으로 필드 동기신호의 구간이 어디인가를 결정하는 것을 의미하며 종래에는 PN511 시퀀스를 이용하여 필드 동기신호를 검출하였으나 상기 PN511 시퀀스를 이용하여 필드 동기신호를 검출하려면 기본적으로 511심볼 길이 만큼의 쉬프트 레지스터(Shift Register)가 필요하게 되기 때문에 회로구성이 복잡해지는 문제점이 있었다.The field sync signal detection essentially means determining where the section of the field sync signal is. In the prior art, the field sync signal is detected using the PN511 sequence. However, the field sync signal is detected by using the PN511 sequence. Since the shift register is required as long as the symbol length, the circuit configuration is complicated.

상술한 바와 같이 종래에는 PN511 시퀀스를 이용하여 필드 동기신호를 검출함으로 인해 정확성은 높으나 많은 수의 쉬프트 레지스터가 필요하기 때문에 회로구성이 복잡해지는 문제점이 있었다.As described above, there is a problem in that the circuit configuration is complicated because the accuracy of the field synchronization signal is detected using the PN511 sequence but a large number of shift registers are required.

따라서 본 발명의 목적은 회로적으로 간단하게 구현될 수 있는 필드 동기신호 검출회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a field sync signal detecting circuit which can be simply implemented in a circuit.

도 1은 미국향 지상방송(GA-VSB) 고품위 텔레비젼 시스템의 데이터 세그멘트 포맷도,1 is a data segment format diagram of a U.S. terrestrial broadcasting (GA-VSB) high-definition television system;

도 2는 데이터 필드 동기신호 포맷도,2 is a data field synchronization signal format diagram;

도 3은 본 발명의 실시 예에 따른 필드 동기신호 검출회로도.3 is a field synchronization signal detection circuit diagram according to an embodiment of the present invention.

상술한 목적을 달성하기 위한 본 발명은 필드 동기신호내에 3번 반복되는 PN63 시퀀스를 이용하여 필드 동기신호를 검출함을 특징으로 한다.The present invention for achieving the above object is characterized by detecting the field synchronization signal using the PN63 sequence repeated three times in the field synchronization signal.

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description and the annexed drawings, numerous specific details are set forth in order to provide a thorough understanding of the present invention. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 3은 본 발명의 실시 예에 따른 필드 동기신호내에 3번 반복되는 PN63 시퀀스를 이용하여 필드 동기신호를 검출하는 회로를 도시한 것이다. 상기 도 3을 참조하여 본 발명의 실시 예를 설명하면 먼저 분리기(314)에서 MSB만 취하여져 63심볼 상관기(300)로 입력된 데이터 시퀀스는 63심볼 상관기(300)를 통해 상관 값으로 출력된다. 이때 상기 상관값은 -63∼63의 값을 가지게 된다. 여기서 상기 63심볼 상관기(300)로부터 출력되는 상관 값이 63에 가깝게 나온다면 상기 63심볼 상관기(300)로 입력된 데이터 시퀀스가 필드 동기신호내의 PN63시퀀스라고 판단할 수 있고, 상기 상관값이 -63에 가깝게 나와도 상기 입력된 데이터 시퀀스가 필드 동기신호내의 PN63시퀀스라고 판단할 수 있다. 이어 상기 63심볼 상관기(300)로부터 출력된 상관 값은 비교기(302)로 입력되는데 상기 비교기(302)는 상기 63심볼 상관기(300)로 입력되는 데이터 시퀀스가 첫 번째 필드 동기신호의 PN63시퀀스 인지 또는 두 번째 필드 동기신호의 PN63시퀀스인지를 판단할 수 있는 양의 임계치와 음의 임계치를 가지고 있다. 여기서 상기 양의 임계치와 음의 임계치는 예를 들면 "30"과 "-30"으로 정할 수 있다. 따라서 상기 비교기(302)는 상기 63심볼 상관기(300)로부터 입력되는 상관 값이 30이상 63이하인 경우에는 상기 63심볼 상관기(300)로 입력된 데이터 시퀀스를 필드 동기신호내의 PN63시퀀스로 판단하고 제1논리값을 출력하고, 상기 63심볼 상관기(300)로부터 입력되는 상관값이 -30이하 -60이상인 경우에는 상기 63심볼 상관기(300)로 입력된 데이터 시퀀스를 필드 동기신호내의 PN63시퀀스로 판단하고 제2논리값을 출력하고, 상기 63심볼 상관기(300)로부터 입력되는 상관값이 -30보다 크고 30보다 작은 경우에는 상기 63심볼 상관기(300)로 입력된 데이터 시퀀스가 PN63시퀀스가 아님을 판단하고 어떤 논리값도 출력하지 않는다. 또한 비교기(302)는 상기 제1, 제2논리값이 출력될 때는 제1, 제2, 제3레지스터(304,306,308)로 구성된 쉬프트 레지스터(316)를 인에이블시키는 제어신호(C1)를 발생하여 상기 제1, 제2논리값이 상기 제1, 제2, 제3레지스터(304,306,308)로 쉬프트되어 저장될 수 있도록 한다. 여기서 상기 제1논리값과 제2논리값을 예를들어 "0"과 "1"로 설정하였다면 상기한 도 2의 데이터 필드 동기신호 포맷도에 따라 상기 제1, 제2, 제3레지스터(304,306,308)에 연속적으로 저장되는 논리상태는 "0, 0, 0" 또는 "0, 1, 0"밖에 없슴을 알 수 있는데 상기 논리상태 "0, 0, 0"은 상기 입력되는 데이터 시퀀스가 첫 번째 필드 동기신호임을 나타내고 상기 논리상태 "0, 1, 0"은 상기 입력되는 데이터 시퀀스가 두 번째 필드 동기신호임을 나타낸다. 한편 상기 입력되는 데이터 시퀀스는 832심볼 카운터(310)에 의해 카운트되고 있는데 상기 832심볼 카운터(310)는 상기 입력되는 데이터 시퀀스가 1세그멘트(832심볼) 입력될 때마다 발생하는 세그멘트 동기신호에 의해 리셋되고 그와 동시에 상기 제1, 제2, 제3레지스터(304,306,308)와 필드 동기신호 발생기(312)로 제어신호를 발생하여 인가한다. 이에 따라 상기 필드 동기신호 발생기(312)는 상기 제1, 제2, 제3레지스터(304,306,308)에 저장되어 있던 레지스터값을 받아들이고, 상기 제1, 제2, 제3레지스터(304,306,308)는 리셋된다. 이어 필드 동기신호 발생기(312)는 상기 제1, 제2, 제3레지스터(304,306,308)로부터 입력된 값의 패턴에 따라 필드 동기신호의 유,무 및 상기 필드 동기신호가 첫 번째 필드 동기신호인지 두 번째 필드 동기신호인지를 판단하여 그에 따른 필드 동기신호 및 필드 위치신호를 발생하게 된다.3 illustrates a circuit for detecting a field sync signal using a PN63 sequence repeated three times in a field sync signal according to an exemplary embodiment of the present invention. Referring to FIG. 3, the MSB is taken from the separator 314 and the data sequence input to the 63 symbol correlator 300 is output as a correlation value through the 63 symbol correlator 300. At this time, the correlation value has a value of -63 to 63. If the correlation value output from the 63 symbol correlator 300 is close to 63, it may be determined that the data sequence input to the 63 symbol correlator 300 is a PN63 sequence in the field synchronization signal, and the correlation value is −63. It can be determined that the input data sequence is the PN63 sequence in the field synchronization signal even if it comes close to. Subsequently, the correlation value output from the 63 symbol correlator 300 is input to the comparator 302. The comparator 302 recognizes whether the data sequence input to the 63 symbol correlator 300 is the PN63 sequence of the first field sync signal, or It has a positive threshold value and a negative threshold value to determine whether the second field sync signal is a PN63 sequence. In this case, the positive threshold and the negative threshold may be set to, for example, "30" and "-30". Accordingly, when the correlation value input from the 63 symbol correlator 300 is 30 or more and 63 or less, the comparator 302 determines that the data sequence input to the 63 symbol correlator 300 is a PN63 sequence in the field sync signal and is the first. If the correlation value is outputted and the correlation value input from the 63 symbol correlator 300 is -30 or less and -60 or more, the data sequence input to the 63 symbol correlator 300 is determined as a PN63 sequence in the field sync signal. Outputs 2 logic values, and if the correlation value input from the 63 symbol correlator 300 is greater than -30 and less than 30, it is determined that the data sequence input to the 63 symbol correlator 300 is not a PN63 sequence. Do not output logical values. In addition, the comparator 302 generates a control signal C1 for enabling the shift register 316 composed of the first, second, and third registers 304, 306, and 308 when the first and second logic values are output. The first and second logic values may be shifted and stored in the first, second, and third registers 304, 306, and 308. Here, if the first logical value and the second logical value are set to, for example, "0" and "1", the first, second, and third registers 304, 306, 308 according to the data field synchronization signal format diagram of FIG. It can be seen that there is only a logic state continuously stored in the circuit), "0, 0, 0" or "0, 1, 0". The logic state "0, 0, 0" indicates that the input data sequence is the first field. A logic signal "0, 1, 0" indicates that the input data sequence is a second field synchronization signal. Meanwhile, the input data sequence is counted by the 832 symbol counter 310. The 832 symbol counter 310 is reset by a segment sync signal generated each time the input data sequence is input by one segment 832 symbols. At the same time, a control signal is generated and applied to the first, second and third registers 304, 306 and 308 and the field synchronization signal generator 312. Accordingly, the field synchronization signal generator 312 receives the register values stored in the first, second, and third registers 304, 306, and 308, and the first, second, and third registers 304, 306, and 308 are reset. Then, the field sync signal generator 312 determines whether the field sync signal is the first field sync signal according to the pattern of values input from the first, second, and third registers 304, 306, 308. It is determined whether the first field synchronization signal is generated, and a field synchronization signal and a field position signal are generated accordingly.

따라서 PN63시퀀스를 이용하여 필드 동기신호의 유,무를 검출할 수 있게된다.Therefore, the presence or absence of the field synchronization signal can be detected using the PN63 sequence.

상술한 바와 같이 본 발명은 PN63시퀀스를 이용하여 필드 동기신호를 검출할 수 있음으로써 PN511시퀀스를 이용하여 필드 동기신호를 검출할 때 보다 휠씬 적은 수의 쉬프트 레지스터만 있으면 되기 때문에 회로가 간단해 지는 이점이 있다.As described above, the present invention can detect the field synchronizing signal using the PN63 sequence, thereby simplifying the circuit since only a much smaller number of shift registers are required than when the field synchronizing signal is detected using the PN511 sequence. There is this.

Claims

A circuit for detecting a field synchronizing signal in a terrestrial television high quality television system,

A 63 symbol correlator for calculating and outputting a 63 symbol correlation value with respect to an input data sequence;

The correlation value is compared with a preset positive threshold and a negative threshold to output a first logic value when the correlation value is greater than the positive threshold value, and a second logic value when the correlation value is smaller than the negative threshold value. A comparator for outputting a control signal at the same time as outputting

A shift register enabled by the control signal output from the comparator to store the first logical value or the second logical value;

A 832 symbol counter which is reset when a segment synchronization signal is applied and applies a control signal to the shift register and the field synchronization signal generator;

And a field synchronizing signal generator for receiving a value stored in the shift register according to a control signal applied from the 832 symbol counter and outputting information on the presence or absence of the field synchronizing signal and the position of the field synchronizing signal. A field synchronization signal detection circuit of a high quality television system.