[go: up one dir, main page]

KR100277858B1 - 반도체소자의 갭필링(gap filling)방법 - Google Patents

반도체소자의 갭필링(gap filling)방법 Download PDF

Info

Publication number
KR100277858B1
KR100277858B1 KR1019980044020A KR19980044020A KR100277858B1 KR 100277858 B1 KR100277858 B1 KR 100277858B1 KR 1019980044020 A KR1019980044020 A KR 1019980044020A KR 19980044020 A KR19980044020 A KR 19980044020A KR 100277858 B1 KR100277858 B1 KR 100277858B1
Authority
KR
South Korea
Prior art keywords
gap
insulating film
semiconductor device
filling method
partially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980044020A
Other languages
English (en)
Other versions
KR20000026485A (ko
Inventor
정성웅
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980044020A priority Critical patent/KR100277858B1/ko
Publication of KR20000026485A publication Critical patent/KR20000026485A/ko
Application granted granted Critical
Publication of KR100277858B1 publication Critical patent/KR100277858B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

높은 종횡비를 갖는 좁은폭의 갭을 채우기에 알맞은 반도체소자의 갭필링(gap filling)방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체소자의 갭필링방법은 반도체소자에 형성된 갭(gap)에 고밀도 플라즈마 상태의 장비에서 동시에 증착공정과 스퍼터링공정을 진행하여 절연막을 부분 증착하는 단계, 상기 갭 측면 부분의 상기 절연막이 제거되고 상기 갭의 바닥에 제 1 절연막이 남도록 부분식각 공정을 하는 단계, 상기 갭을 채우기 위해 상기 고밀도 플라즈마 장비에서 상기 갭에 절연막을 부분 증착하는 공정과 부분식각하는 공정을 반복하여 진행하는 것을 특징으로 한다.

Description

반도체소자의 갭필링(ｇａｐ ｆｉｌｌｉｎｇ)방법
본 발명은 반도체소자의 콘택홀에 대한 것으로, 특히 높은 종횡비(aspect ratio)를 갖는 좁은폭의 갭을 채우기에 알맞은 반도체소자의 갭필링방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 갭필링(gap filling)방법에 대하여 설명하면 다음과 같다.
도 1a와 도 1b는 종래 제 1 방법에 의한 갭필링방법을 나타낸 공정단면도이고, 도 2a는 종래 제 2 방법에 의해 증착/스퍼터링의 비가 크게 나타난 경우를 나타낸 단면도이며, 도 2b는 종래 제 2 방법에 의해 증착/스퍼터링의 비가 작게 나타난 경우를 나타낸 단면도이다.
그리고 도 3은 종래 제 2 방법에 의한 갭필링시 문제점을 나타낸 단면도이다.
먼저 반도체소자의 갭을 채우는 종래 제 1 방법은 도 1a에 도시한 바와 같이 트랜치(갭(Gap))가 형성된 반도체기판(1)의 전면에 증착장비를 이용하여 국부적인 증착법(예;화학기상증착법)으로 실리콘산화막(2)을 증착한다.
이후에 도 1b에 도시한 바와 같이 상기 증착장비와 다른 장비에서 국부적인 에치백공정(스퍼터링(sputtering)공정)으로 산화막을 식각하여 트랜치(갭) 측벽의 프로파일이 향상된 실리콘산화막(2)을 형성한다.
이와 같이 국부적인 증착법과 국부적인 스퍼터링법을 각각 다른장비를 이용하여 반복적으로 진행하므로써 트랜치를 채우는 공정을 한다.
다음에 갭필링을 위한 종래 제 2 방법은 종래 제 1 방법에서와 같이 국부적인 증착법과 국부적인 스퍼터링법을 각각 다른장비에서 번갈아 가면서 진행하는 것이 아니고 증착공정과 스퍼터링을 같은 장비(고밀도 플라즈마 장비)에서 동시에 진행하는 것이다.
이와 같은 종래 제 2 방법에 따라 트랜치(갭)를 채우는 공정을 진행하였을 때 도 2a에 도시한 바와 같이 트랜치 측벽에 매우 작은 두께로 산화막이 증착되어 종래 제 1 방법보다 갭필링공정이 더 용이해지거나 도 2b에 도시한 바와 같이 트랜치 측벽에 작은 두께로 산화막이 증착되지가 않고 트랜치 상부 코너 부분만 산화막이 작은 두께로 증착된다. 여기서 도 2a는 증착두께/스퍼터링 두께가 높은 경우이고, 도 2b는 증착두께/ 스퍼터링 두께가 낮은 경우이다.
이와 같이 종래 제 2 방법은 고밀도 플라즈마 장비에서 국부적인 증착법과 국부적인 스퍼터링방법을 트랜치를 채울 때까지 동시에 진행한다.
그러나 좁은 폭을 갖는 갭(트랜치)을 채우기 위해서 종래 제 2 방법을 이용할 경우에는 도 3에 도시한 바와 같이 트랜치 입구에 스퍼터링된 물질들이 재증착되어서 반대편 측벽과 붙어버리므로써 트랜치 입구 즉, 갭 입구를 막게 되어 보이드(void)가 형성된다.
상기와 같은 종래 반도체소자의 갭필링방법은 다음과 같은 문제가 있다.
첫째, 일반적으로 다른장비에서 화학기상증착공정과 스퍼터링 공정을 번갈아 가면서 진행하므로써 갭을 채우는 방법은 사이드 스텝 커버리지가 1/종횡비 이상이상이 되는 갭을 필링(filling)하기가 어렵다.
둘째, 하나의 고밀도 플라즈마 장비를 이용하여 증착과 스퍼터링을 동시에 진행하여 높은 종횡비를 갖는 갭(gap) 및 0.1㎛이하의 갭을 채우는 공정을 하면 갭의 코너(corner)에서 재증착 현상이 발생하므로 보이드(void)가 발생할 수 있다.
셋째, 하나의 고밀도 플라즈마 장비를 이용하여 증착과 스퍼터링을 동시에 진행하여 넓은 사이즈의 갭을 채우는 공정을 하면 갭을 형성한 상부 코너가 클리핑(clipping)되는 현상이 발생된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 높은 종횡비를 갖는 좁은폭의 갭을 채우기에 알맞은 반도체소자의 갭필링(gap filling)방법을 제공하는 데 그 목적이 있다.
도 1a와 도 1b는 종래 제 1 방법에 의한 갭필링방법을 나타낸 공정단면도
도 2a는 종래 제 2 방법에 의해 증착/스퍼터링의 비가 크게 나타난 경우를 나타낸 단면도
도 2b는 종래 제 2 방법에 의해 증착/스퍼터링의 비가 작게 나타난 경우를 나타낸 단면도
도 3은 종래 제 2 방법에 의한 갭필링시 문제점을 나타낸 단면도
도 4a 내지 도 4c는 본 발명 반도체소자의 갭필링방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
11 : 반도체기판 12 : 제 1 실리콘산화막
13 : 제 2 실리콘산화막 14 : 제 3 실리콘산화막
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 갭필링방법은 반도체소자에 형성된 갭(gap)에 고밀도 플라즈마 상태의 장비에서 동시에 증착공정과 스퍼터링공정을 진행하여 절연막을 부분 증착하는 단계, 상기 갭 측면 부분의 상기 절연막이 제거되고 상기 갭의 바닥에 제 1 절연막이 남도록 부분식각 공정을 하는 단계, 상기 갭을 채우기 위해 상기 고밀도 플라즈마 장비에서 상기 갭에 절연막을 부분 증착하는 공정과 부분식각하는 공정을 반복하여 진행하는 것을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 갭필링(gap filling)방법에 대하여 설명하면 다음과 같다.
도 4a 내지 도 4c는 본 발명 반도체소자의 갭필링방법을 나타낸 공정단면도이다.
본 발명 반도체소자의 갭필링방법은 도 4a에 도시한 바와 같이 트랜치(갭)가 형성된 반도체기판(11)에 고밀도 플라즈마 상태의 한 장비에서 화학기상증착과 스퍼터링을 동시에(in-situ) 진행하여 제 1 실리콘산화막(12)을 증착한다. 이와 같은 공정을 하면 트랜치 측벽에서의 스텝커버리지가 좋지 않기 때문에 트랜치 측벽에 얇은 두께의 제 1 실리콘산화막(12)이 형성된다.
이후에 도 4b에 도시한 바와 같이 습식각(Wet etch)이나 반응성 이온식각으로 제 1 실리콘산화막(12)을 등방성식각하면 트랜치 측벽에 형성된 제 1 실리콘산화막(12)은 거의 제거되고 트랜치 하부에는 제 1 실리콘산화막(12)이 남아 있다. 이에 따라서 차후 실리콘산화막을 증착할 때 종횡비가 처음보다 줄어든다.
다음에 고밀도 플라즈마 장비에서 화학기상증착법과 스퍼터링 공정을 동시에(in-situ) 행하여 트랜치(갭)에 제 2 실리콘산화막(13)을 증착한다.
그리고 도 4c와 같이 습식각이나 반응성 이온식각으로 제 2 실리콘산화막(13)을 등방성식각하면 트랜치 측벽에 형성된 제 2 실리콘산화막(13)은 거의 제거되고 트랜치 바닥에는 제 2 실리콘산화막(13)이 이전의 제 1 실리콘산화막(12)이 남아있던 위에 남아 있다. 이에 따라서 다음 증착공정을 할 때 종횡비가 더 줄어들게된다. 이후에 고밀도 플라즈마 상태의 장비에서 화학기상증착법과 스퍼터링 공정을 동시에(in-situ) 진행하여 제 3 실리콘산화막(14)을 증착한다.
또는 상기 각 실리콘산화막을 증착할 때 트랜치 측벽의 스텝 커버리지가 열악하게 하기 위해서 저압의 플라즈마 상태에서 증착한 후에 캐미컬 에치할 수도 있다.
그리고 상기 트랜치 측벽의 실리콘산화막을 식각할 경우에 반도체기판이 식각 방지막의 역할을 한다. 또한 실리콘산화막을 식각할 때 식각방지막의 역할을 하도록 트랜치에 실리콘산화막과 식각선택성이 다른 물질을 먼저 증착할 수도 있다.
이와 같이 한 장비에서 연속하여 증착과 스퍼터링공정을 진행하고 이후에 등방성 식각공정 반복하여 진행하므로써 0.1㎛미만의 매우좁은 갭이나 사이드 스텝 커버리지(side step coverage)가 0.3이하로 작고 갭 내부의 바텀 스텝 커버리지(bottom step coverage)가 0.8이상으로 큰경우의 갭을 용이하게 채울 수 있다.
이와 같은 갭 필링방법은 격리영역(예;트랜치 격리영역)이나 층간절연막이나 금속층간 절연막 등에 형성된 갭을 채우는 공정에 모두 사용할 수 있다.
상기와 같은 본 발명 반도체소자의 갭필링방법은 다음과 같은 효과가 있다.
고밀도 플라즈마 장비에서 화학기상증착과 스퍼터링공정을 동시에 진행한 후 등방성으로 식각하여 갭의 측벽에 형성된 산화막을 제거하는 공정을 반복하여 0.1㎛미만의 매우좁은폭의 갭(gap)이나 3이상의 종횡비를 갖는 갭을 보이드(void) 없이 채우기에 용이하다.

Claims (5)

  1. 반도체소자에 형성된 갭(gap)에 고밀도 플라즈마 상태의 장비에서 동시에 증착공정과 스퍼터링공정을 진행하여 절연막을 부분 증착하는 단계,
    상기 갭 측면 부분의 상기 절연막이 제거되고 상기 갭의 바닥에 제 1 절연막이 남도록 부분식각 공정을 하는 단계,
    상기 갭을 채우기 위해 상기 고밀도 플라즈마 장비에서 상기 갭에 절연막을 부분 증착하는 공정과 부분식각하는 공정을 반복하여 진행하는 것을 특징으로 하는 반도체소자의 갭필링방법.
  2. 제 1 항에 있어서, 상기 부분식각공정은 습식각(Wet etch)이나 반응성 이온식각을 이용하여 진행함을 특징으로 하는 반도체소자의 갭필링방법.
  3. 제 1 항에 있어서, 상기 갭필링방법은 0.1㎛미만의 매우좁은 갭이나 3이상의 종횡비를 갖는 갭을 채우는데 사용함을 특징으로 하는 반도체소자의 갭필링방법.
  4. 제 1 항에 있어서, 상기 절연막을 부분 증착할 때 저압의 플라즈마상태에서 진행하는 것을 특징으로 하는 반도체소자의 갭필링방법.
  5. 제 4 항에 있어서, 상기 저압의 플라즈마 상태에서 절연막을 증착한 후에 캐미컬 에치(Chemical etch)를 진행하는 것을 특징으로 하는 반도체소자의 갭필링방법.
KR1019980044020A 1998-10-20 1998-10-20 반도체소자의 갭필링(gap filling)방법 Expired - Fee Related KR100277858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980044020A KR100277858B1 (ko) 1998-10-20 1998-10-20 반도체소자의 갭필링(gap filling)방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980044020A KR100277858B1 (ko) 1998-10-20 1998-10-20 반도체소자의 갭필링(gap filling)방법

Publications (2)

Publication Number Publication Date
KR20000026485A KR20000026485A (ko) 2000-05-15
KR100277858B1 true KR100277858B1 (ko) 2001-02-01

Family

ID=19554782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044020A Expired - Fee Related KR100277858B1 (ko) 1998-10-20 1998-10-20 반도체소자의 갭필링(gap filling)방법

Country Status (1)

Country Link
KR (1) KR100277858B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905278B1 (ko) * 2007-07-19 2009-06-29 주식회사 아이피에스 박막증착장치, 박막증착방법 및 반도체 소자의 갭-필 방법
KR102607331B1 (ko) * 2018-07-13 2023-11-29 에스케이하이닉스 주식회사 고종횡비 구조를 위한 갭필 방법 및 그를 이용한 반도체장치 제조 방법

Also Published As

Publication number Publication date
KR20000026485A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US4484978A (en) Etching method
US6617259B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
US6177331B1 (en) Method for manufacturing semiconductor device
JP2003060035A (ja) デュアルダマシン配線形成方法
US5294296A (en) Method for manufacturing a contact hole of a semiconductor device
JP4039504B2 (ja) 半導体装置の製造方法
KR100277858B1 (ko) 반도체소자의 갭필링(gap filling)방법
JP2757919B2 (ja) 半導体装置の製造方法
JPS6362238A (ja) 薄膜堆積方法
US5940730A (en) Method of forming a contact hole of a semiconductor device
JPH1041389A (ja) 半導体装置の製造方法
US6719918B2 (en) Method of reducing notching during reactive ion etching
US7648921B2 (en) Method of forming dielectric layer
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
US6352908B1 (en) Method for reducing nitride residue in a LOCOS isolation area
KR20020078885A (ko) 반도체 소자의 비어콘택 형성방법
KR100399931B1 (ko) 반도체소자의콘택홀형성방법
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
JPH01248523A (ja) 半導体装置の製造方法
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100578239B1 (ko) 반도체장치의 소자분리막 형성방법
KR100674901B1 (ko) 반도체 소자의 게이트 형성방법
EP0948035A1 (en) Method for applying a dielectric cap film to a dielectric stack
KR100414866B1 (ko) 반도체 소자의 이너 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981020

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981020

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000819

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001013

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030919

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070914

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20081006

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20100920

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee