[go: up one dir, main page]

KR100275703B1 - 위상 추적 회로 및 위상 검출방법 - Google Patents

위상 추적 회로 및 위상 검출방법 Download PDF

Info

Publication number
KR100275703B1
KR100275703B1 KR1019980037317A KR19980037317A KR100275703B1 KR 100275703 B1 KR100275703 B1 KR 100275703B1 KR 1019980037317 A KR1019980037317 A KR 1019980037317A KR 19980037317 A KR19980037317 A KR 19980037317A KR 100275703 B1 KR100275703 B1 KR 100275703B1
Authority
KR
South Korea
Prior art keywords
error
channel data
estimated
phase
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980037317A
Other languages
English (en)
Other versions
KR20000019296A (ko
Inventor
이명환
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980037317A priority Critical patent/KR100275703B1/ko
Publication of KR20000019296A publication Critical patent/KR20000019296A/ko
Application granted granted Critical
Publication of KR100275703B1 publication Critical patent/KR100275703B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 디지털 잔류 측파대 변조 통신 장치를 위한 위상 추적 장치와 위상 검출 방법이 개시되어 있다. 본 발명의 위상 추적 장치는 입력되는 I(in-phase) 채널 데이터를 디지털 필터링하여 Q(quadrature) 채널 데이터를 추정하는 디지털 필터, I 채널 데이터, 추정된 Q 채널 데이터 및 추정된 위상 에러를 입력하여 I 채널 데이터에 잔류하는 위상 에러를 제거하여 복원된 I 채널 데이터를 제공하는 잔류 위상 에러 제거기, 복원된 I 채널 데이터를 판정하여 복원된 I 채널 데이터와 판정된 I 채널 데이터와의 차인 판정 에러를 제공하는 에러 판정기, 판정 에러의 보수값을 계산하는 계산기 및 추정된 Q 채널 데이터의 부호에 따라 판정 에러와 판정 에러의 보수값 중 하나를 선택하여 추정된 위상 에러로서 잔류 위상 에러 제거기에 제공하는 선택기를 포함하여 위상 에러의 보상을 위해 사용되던 나눗셈기를 사용하지 않음으로써 하드웨어를 간략화시킨다.

Description

위상 추적 회로 및 위상 검출 방법
본 발명은 통신 데이터의 위상 보정 분야에 관한 것으로, 특히 디지털 잔류 측파대(Vestigial Side Band:VSB) 변조를 이용하는 VSB 수신기에서 신호중에 존재하는 위상 에러를 보정하기 위해 사용되는 위상 추적 회로 및 위상 검출 방법에 관한 것이다.
그랜드 얼라이언스(Grand Alliance: GA) VSB HDTV(High Definition Television) 시스템은 미합중국의 지상 HDTV 방송의 표준이다. 도 1은 일반적인 GA-VSB 수신기의 구조를 보인 블록도로서, 미합중국 ATSC(United States Advanced Television System Committee)에서 제안한 참조 문헌 [1]에 도시되어 있으므로 여기서는 간략히 언급한다: [1] Guide to the use of the digital television standard for HDTV transmission, pp.108-109, Doc.A/54, 12 Apr. 95.
도 1에 있어서, 튜너(10)는 전송되는 VSB신호를 수신하고, FPLL(Frequency and Phase Locked Loop) 회로(20)는 튜너(10)로부터 제공되는 VSB 신호(y(t))에 포함된 파일럿 신호를 이용하여 반송파를 복원하고, 이 반송파를 수신된 VSB신호에 승산하여 기저대역의 신호(i(t))를 출력한다. 심볼 타이밍 복원기(STR:Symbol Timing Recoverer:40)는 FPLL 회로(20)의 출력신호(i(t))로부터 심볼 타이밍을 복원하여 A/D(Analog to Digital) 변환기(30)의 출력 타이밍을 제어한다. 등화기(50)는 A/D 변환기(30)로부터 제공되는 표본화된 디지털 데이터를 등화해서 I(In-phase) 채널 성분의 데이터(I[nT])를 출력한다. PTL(Phase Tracking Loop) 회로(60)는 등화기(50)로부터 제공되는 I 채널 데이터(I[nT])를 디지털 필터를 이용하여 Q(Quadrature) 채널 성분을 추정하여 I 채널 데이터와 추정된 Q 채널 데이터를 이용하여 위상 에러를 추정하고, 추정된 위상 에러에 따라 I 채널 데이터의 위상을 보정해서 위상 보정된 I 채널 데이터(I"[nT])를 출력한다. 복호기 및 디인터리버(70)는 PTL 회로(60)의 출력을 트레리스 복호화하고, 트레리스 복호화된 데이터를 디인터리브해서 디인터리브된 데이터를 출력한다.
상술한 바와 같이 VSB 방식의 PTL 회로(60)의 구조는 입력 신호로서 I 채널 데이터만 사용하는 특징을 갖는다. 즉, A/D 변환기(30)에서 심볼 레이트로 표본화된 I 채널 심볼들은 등화기(50)를 거쳐 PTL 회로(60)에 제공된다. 이 I 채널 데이터에는 실제 전달하고자 하는 정보가 포함되어 있으며, Q 채널에는 실제 정보 전달의 기능은 없지만 변조 신호의 스펙트럼을 감소시키는 역할을 한다. 그런데 복조시 위상 에러가 발생하는 경우 표본화된 I 채널 데이터에는 I 채널 데이터 뿐만 아니라 Q 채널 데이터도 포함되어 있다. 따라서, PTL 회로(60)에서 위상 에러를 추정하기 위해서는 Q 채널 정보도 필요하게 된다. 이 Q 채널 정보는 통상 I 채널 데이터를 힐버트 변환 필터 등에 의해 필터링함으로써 얻을 수 있다.
즉, 도 2는 도 1에 도시된 GA-VSB 수신기에 적용되는 종래의 PTL 회로의 블록도로서, 참조 문헌 [2]에 기술되어 있으므로 여기서는 간략히 언급한다: [2] W.Lee, K.Chun, and S. Choi, "A hardware efficient phase/gain tracking loop for the Grand Alliance VSB HDTV receiver," IEEE Trans. on Consumer Electronics, vol.42, no.3, pp.632-649, Aug.1996.
도 2에 있어서, 힐버트 변환 필터인 디지털 필터(63)는 승산기(61)로부터 출력되는 I 채널 데이터를 디지털 필터링하여 Q 채널 성분을 추정해서 추정된 Q 채널 데이터(Q'(n))를 출력한다. 이때, 지연기(62)는 Q 채널 데이터가 얻어질 때까지 승산기(61)로부터 제공되는 I 채널 데이터를 지연하고 있다.
복소 승산기(64)는 지연기(62)로부터 제공되는 I 채널 데이터(I'(n)) 및 디지털 필터(63)로부터 제공되는 추정된 Q 채널 데이터(Q'(n))를 사인 및 코사인 테이블(67)로부터 제공되는 정현파와 여현파(cos φ (n), sin φ (n))를 각각 곱하여 잔류하는 위상 에러를 제거해서 복원된 I 및 Q 채널 데이터(I"(n),Q"(n))를 출력한다. 에러 판정기(65)는 복소 승산기(64)로부터 제공되는 복원된 I 채널 데이터(I"(n))를 판정하여 복원된 I 채널 데이터(I"(n))와 판정된 I 채널 데이터와의 차인 판정 에러에 따라 추정 위상 에러( θ (n))를 구하고, 누적기(66)는 에러 판정기(65)로부터 제공되는 위상 에러값을 누적한다. 사인 및 코사인 테이블(67)은 누적기(66)로부터 제공되는 위상 에러에 근거하여 PTL 회로의 입력 신호의 위상 에러에 비례하는 주파수를 가지는 정현파 및 여현파(cos φ (n), sin φ (n))를 발생시켜 복소 승산기(64)에 출력하고, 발생된 정현파와 여현파(cos φ (n), sin φ (n))는 입력 신호의 I 채널 데이터(I'(n))와 Q 채널 데이터(Q'(n))와 승산되어 위상 에러 만큼을 보정하게 된다. PTL 회로는 이와 같은 동작을 반복적으로 계속 수행하게 된다. 누적 제한기(68)는 에러 판정기(65)로부터 출력되는 이득 에러(e(n))를 누적해서 승산기(61)에 제공하여 PTL 회로의 입력신호에 잔류하는 진폭 왜곡을 보정하기 위한 것으로 일종의 AGC 기능을 수행한다.
한편, 에러 판정기(65)는 도 3에 도시된 바와 같이 복소 승산기(64)로부터 출력되는 복원된 I 및 Q 채널 데이터를 이용하여 판정 에러를 판정한다.
따라서, 종래의 PTL 회로에서 추정 위상 에러( θ )는 수학식 1과 같이 주어진다.
여기서, I"와 Q"는 각각 복원된 I 및 Q 채널 데이터이고, 는 판정된 I 채널 데이터이므로 는 곧 판정 에러이고, 이 위상 에러 θ 는 판정 에러를 추정된 Q 채널 데이터로 나누어서 얻게 된다. 또한, 이득 에러(e)는 수학식 2에 의해 구해진다.
따라서, 종래의 위상 추적 방법은 위상 에러 추정을 위해서는 판정 에러값을 Q 채널 데이터로 나누어줘야 하고, 이득 조절을 위해서는 판정 에러를 I 채널 데이터로 나누어줘야 하므로 이때 필요한 나눗셈의 복잡도는 굉장히 큰 문제점이 있었다. 위 참고 문헌 [2]에서와 같이 양자화된 Q 와 I 채널 데이터를 사용한다고 하더라도 마찬가지이다.
이와 관련하여 동출원인에 의해 선출원된 대한민국 특허출원 제95-9250호의 "디지털 잔류 측파대 변조 통신 시스템의 위상 검출 방법 및 위상 트래킹 루프회로"에서는 위의 수학식 1 및 2를 아래 수학식 3과 4로 수정하여 나눗셈을 제거하는 방법을 제안하였다.
본 발명은 위의 수학식 3 및 수학식 4를 이용하여 위상 에러 및 이득 에러를 구하면서 보다 효율적인 위상 에러 추적 회로와 방법을 제공하기 위해 제안된 것이다.
따라서, 본 발명의 목적은 하드웨어가 간단한 GA-VSB 수신기를 위한 위상 추적 회로를 제공하는 데 있다.
본 발명의 다른 목적은 보다 효율적으로 위상 에러를 추정하여 입력 신호의 위상을 보정하는 위상 검출 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위하여, 본 발명에 의한 위상 추적 회로는 디지털 잔류 측파대 변조 통신 장치의 위상 추적 회로에 있어서: 입력되는 I(in-phase) 채널 데이터를 디지털 필터링하여 Q(quadrature) 채널 데이터를 추정하여 추정된 Q 채널 데이터를 제공하는 디지털 필터, I 채널 데이터, 추정된 Q 채널 데이터 및 추정된 위상 에러를 입력하여 I 채널 데이터에 잔류하는 위상 에러를 제거하여 복원된 I 채널 데이터를 제공하는 잔류 위상 에러 제거기, 복원된 I 채널 데이터를 판정하여 복원된 I 채널 데이터와 판정된 I 채널 데이터와의 차인 판정 에러를 제공하는 에러 판정기, 판정 에러의 보수값을 계산하는 계산기 및 추정된 Q 채널 데이터의 부호에 따라 판정 에러와 판정 에러의 보수값 중 하나를 선택하여 추정된 위상 에러로서 잔류 위상 에러 제거기에 제공하는 선택기를 포함함을 특징으로 하고 있다.
상기의 다른 목적을 달성하기 위하여, 본 발명에 의한 위상 검출 방법은 디지털 잔류 측파대 변조 통신 장치의 위상 에러를 검출하는 방법에 있어서: 입력되는 I 채널 데이터를 디지털 필터링하여 추정된 Q 채널 데이터를 제공하는 단계, I 채널 데이터와 추정된 Q 채널 데이터와 추정 위상 에러를 입력하여 I 채널 데이터에 잔류하는 위상 에러를 제거하여 복원된 I 채널 데이터를 제공하는 단계, 복원된 I 채널 데이터를 판정하여 복원된 I 채널 데이터와 판정된 I 채널 데이터와의 차인 판정 에러와 판정 에러의 보수값을 제공하는 단계 및 추정된 Q 채널 데이터의 부호에 따라 판정 에러와 판정 에러의 보수값중 하나를 선택하여 추정 위상 에러로서 제공하는 단계를 포함함을 특징으로 하고 있다.
도 1은 일반적인 GA-VSB의 수신기의 블록도이다.
도 2는 기존의 PTL 회로의 블록도이다.
도 3은 에러 판정을 위한 DD(Decision Direct) 방식을 설명하기 위한 도면이다.
도 4는 본 발명에 의한 위상 추적 회로의 일 실시예에 따른 회로도이다.
도 5는 도 4에 도시된 누적 제한기의 일 실시예에 따른 상세 블록도이다.
도 6은 본 발명에 의한 위상 추적 회로의 다른 실시예에 따른 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 위상 추적 회로 및 위상 검출 방법의 바람직한 실시예를 설명하기로 한다.
본 발명에 의한 위상 추적 회로의 일 실시예에 따른 블록도인 도 4에 있어서, 승산기(102)는 누적 제한기(130)로부터 출력되는 이득(g(n))에 따라 I 채널 데이터인 입력 신호(I(n))에 대한 잔류 진폭 에러를 보정한다.
디지털 필터(106)는 일 예로서 힐버트 변환 필터로 구성되고, 승산기(102)로부터 제공되는 I 채널 데이터로부터 Q 채널 성분을 추정해서 추정된 Q 채널 데이터(Q'(n))를 출력한다. 이때, 지연기(104)는 추정된 Q 채널 데이터와의 시간 매칭을 위한 것으로, 지연된 I 채널 데이터(I'(n))를 출력한다.
복소 승산기(108)는 지연기(104)와 디지털 필터(106)로부터 각각 출력되는 지연된 I 채널 데이터와 추정된 Q 채널 데이터(I'(n), Q'(n)) 및 위상 에러의 감소 내지 제거를 위해 구해진 사인 및 코사인 테이블(124)로부터 제공되는 정현파와 여현파 값(cos φ (n), sin φ (n))을 입력 받아 잔류하는 위상 에러를 제거하고, 위상 에러가 제거된 I 채널 데이터(I"(n))가 위상 추적 회로의 최종 출력이 되고, 복원된 Q 채널 데이터(Q"(n))의 부호(sign)는 제1 선택기(118)의 선택 신호로서 출력된다.
복소 승산기(108)로부터 제공되는 I 채널 데이터(I"(n))에 잔류하는 위상 에러와 진폭 에러를 검출하는 구성을 나눗셈기 없이도 아래와 같이 구현할 수 있다.
즉, 에러 판정기(110)의 슬라이서(112)는 복소 승산기(108)로부터 제공되는 I 채널 데이터(I"(n))를 판정하여 판정된 I 레벨값을 출력한다. 감산기(114)는 복소 승산기(108)로부터 제공되는 I 채널 데이터(I"(n))로부터 판정기(112)로부터 제공되는 판정된 I 레벨값을 감산하여 판정 에러를 구한다.
승산기(116)는 에러 판정기(110)로부터 제공되는 판정 에러에 "-1"을 곱하여 즉, 2's 보수 연산을 통해 판정 에러의 보수값을 구한다. 선택기(118)는 복소 승산기(108)로부터 제공되는 추정된 Q 채널 데이터(Q"(n))의 부호에 따라 즉, Q 채널의 부호가 포지티브이면 에러 판정기(110)로부터 출력되는 판정 에러를 선택하고, Q 채널의 부호가 네가티브이면 승산기(116)로부터 출력되는 판정 에러의 보수값을 선택하여 최종 추정 위상 에러에 해당하는 값을 출력한다. 즉, 위 수학식 3에서 알 수 있듯이 I 채널의 판정 에러와 Q 채널의 방향성만으로 위상 에러 θ 를 구할 수 있는 데, Q 채널의 부호가 포지티브이면 위상 에러 θ 는 곧 I 채널의 판정 에러값이 되고, Q 채널의 부호가 네가티브이면 위상 에러 θ 는 곧 I 채널의 판정 에러의 보수값이 된다. 따라서, 정확한 Q 채널값의 추정없이 방향성만으로 위상 에러를 구할 수 있으므로 정교한 디지털 필터(106)를 요구하지 않는다.
제1 루프 필터(120)는 일종의 승산기로 구성될 수 있으며, 선택기(118)를 통해 출력되는 추정 위상 에러( θ (n))에 제1 루프 이득( αζ )을 승산하여 그 승산 결과를 누적기(122)에 누적한다. 이 누적기(122)에 누적된 위상 에러에 해당하는 주파수 성분(cos φ (n), sin φ (n))은 롬과 같은 메모리로 구성될 수 있는 사인 및 코사인 테이블(124)에서 발생되어 복소 승산기(108)에 공급된다. 여기서, 복소 승산기(108), 제1 루프 필터(120), 누적기(122), 사인 및 코사인 테이블(124)을 잔류 위상 에러 제거기라고 지칭될 수 있다.
한편, 진폭 에러의 보정은 제2 선택기(126)에서 복소 승산기(108)로부터 제공되는 복원된 I 채널 데이터의 부호(I"(n)sign)에 따라 즉, I 채널의 부호가 포지티브이면 에러 판정기(110)로부터 제공되는 판정 에러를 선택하고, I 채널의 부호가 네가티브이면 승산기(116)로부터 제공되는 판정 에러의 보수값을 선택해서 추정 진폭 에러(e(n))를 출력한다. 즉, 위 수학식 4에서 알 수 있듯이 I 채널의 방향성과 판정 에러에 의해 진폭 에러를 구할 수 있는 데, I 채널의 부호값이 포지티브이면 진폭 에러는 곧 판정 에러가 되고, I 채널의 부호값이 네가티브이면 진폭 에러는 곧 판정 에러의 보수값이 된다.
제2 루프 필터(128)도 일종의 승산기로 구성되고, 제2 선택기(126)로부터 제공되는 이득 에러(e(n))와 제2 루프 이득( βξ )을 승산하고, 누적 제한기(130)는 I 채널 데이터(I"(n))의 절대값이 소정값 이상일 때(통상 최대 레벨로 판정될 때) 제2 루프 필터(128)로부터 제공되는 누적된 이득 에러를 소정의 제한 범위(일 예로 0.8-1.2)내의 근사값으로 제한하여 승산기(102)에 제공한다. 여기서, 누적 제한기(130)는 제한 기능이 없는 단순 누적기로 대체할 수 있다. 또한, 이 승산기(102), 제2 루프 필터(128), 누적 제한기(130)를 잔류 진폭 에러 보정기라고 지칭될 수 있다.
이 누적 제한기(130)의 일 예에 따른 상세 블록도는 도 5에 도시된 바와 같이, 입력 신호와 제한된 출력을 누적하는 누적기(132)와 이 누적기(132)의 출력을 최대값 M과 최소값 m 사이에 존재하도록 제한하는 제한기(138)로 구성된다. 즉, 누적기(132)의 가산기(134)는 도 4에 도시된 제2 루프 필터(128)로부터 출력되는 이득 에러와 제한기(138)의 출력을 가산하고, 단위 지연기(136)는 가산기(134)의 출력을 버퍼링한다. 제한기(138)의 제1 비교기(140)는 단위 지연기(136)의 출력과 소정의 제한 범위의 최대값(M)을 비교하여 비교 결과를 제4 선택기(146)의 선택신호로서 출력한다. 제2 비교기(142)는 단위 지연기(136)의 출력과 소정의 제한 범위의 최소값(m)을 비교해서 비교 결과를 제3 선택기(144)의 선택신호로 출력한다. 제3 선택기(144)는 제2 비교기(142)의 비교 결과에 따라 즉, 단위 지연기(136)의 출력이 최소값보다 작을 때는 최소값(m)을 선택하고 그렇지 않으면 단위 지연기(136)의 출력을 선택한다. 제4 선택기(146)는 제1 비교기(140)의 비교 결과에 따라 즉, 단위 지연기(136)의 출력이 최대값(M)보다 클 때는 최대값(M)을 선택하고 그렇지 않으면 제3 선택기(144)의 출력을 선택해서 도 4에 도시된 승산기(102)에 출력함과 동시에 가산기(134)에 피드백 출력한다.
도 6은 본 발명에 의한 위상 추적 회로의 다른 실시예에 따른 블록도로서, 도 4에 도시된 위상 추적 회로와 비교해 볼 때 승산기(208)가 복소 승산기(206)의 후단에 구성되는 점만이 상이하다. 이는 지연기(202)가 디지털 필터(204)에서 사용되는 탭수의 절반에 해당하는 탭만큼 지연을 갖기 때문에 지연기 전단에서 진폭 에러를 보정하면 이 지연기에 의해 진폭 에러의 보정 루프가 고차가 되므로 이를 방지하기 위함이다. 따라서, 도 6에 도시된 바와 같이 승산기(208)가 복소 승산기(206)의 뒷단에 구성되면 진폭 보정을 위한 루프에 지연량이 존재하지 않는다. 또한, 실제 진폭 에러의 보정은 I 채널 데이터의 보정만으로 충분하다.
도 6에 도시된 누적 제한기(230)도 도 5에 도시된 누적 제한기의 구성과 동일하다. 또한, 본 발명의 또 다른 실시예로서, 도 4에 도시된 승산기(102)는 지연기(104)와 복소 승산기(108) 사이에 구성될 수도 있다.
상술한 바와 같이, 본 발명은 일반적인 위상 추적 회로에 의해 위상 에러의 보상과 진폭 에러의 보상을 위해 사용되던 나눗셈기를 사용하지 않음으로써 하드웨어를 간략화시키고, 정확한 Q 채널값의 추정없이 방향성만으로 위상 에러를 구할 수 있으므로 정교한 디지털 필터를 요구하지 않고, 위상 에러와 진폭 에러를 구하는 과정이 공유되므로 효율적인 하드웨어의 구현이 가능해진다.

Claims (19)

  1. 디지털 잔류 측파대 변조 통신 장치의 위상 추적 회로에 있어서:
    입력되는 I(in-phase) 채널 데이터를 디지털 필터링하여 Q(quadrature) 채널 데이터를 추정하여 추정된 Q 채널 데이터를 제공하는 디지털 필터;
    상기 I 채널 데이터, 상기 추정된 Q 채널 데이터 및 추정된 위상 에러를 입력하여 I 채널 데이터에 잔류하는 위상 에러를 제거하여 복원된 I 채널 데이터를 제공하는 잔류 위상 에러 제거기;
    상기 복원된 I 채널 데이터를 판정하여 상기 복원된 I 채널 데이터와 판정된 I 채널 데이터와의 차인 판정 에러를 제공하는 에러 판정기;
    상기 판정 에러의 보수값을 계산하는 계산기; 및
    상기 추정된 Q 채널 데이터의 부호에 따라 상기 판정 에러와 판정 에러의 보수값 중 하나를 선택하여 상기 추정된 위상 에러로서 상기 잔류 위상 에러 제거기에 제공하는 제1 선택기를 포함하는 위상 추적 회로.
  2. 제1항에 있어서, 상기 잔류 위상 에러 제거기는,
    상기 제1 선택기로부터 제공되는 상기 추정된 위상 에러를 루프 이득과 승산하는 루프 필터;
    상기 루프 필터의 출력을 누적하는 누적기;
    정현파와 여현파의 된 주파수 성분으로 미리 저장되어 있으며, 상기 누적기로부터 제공되는 누적된 위상 에러값에 대응하는 주파수 성분을 발생하는 메모리; 및
    상기 입력되는 I 채널 데이터와 상기 추정된 Q 채널 데이터와 상기 메모리로부터 제공되는 위상 에러에 해당하는 정현파와 여현파의 주파수 성분을 승산하여 위상 에러를 제거하는 복소 승산기를 포함하는 위상 추적 회로.
  3. 제1항에 있어서, 상기 입력되는 I 채널 데이터를 상기 디지털 필터의 필터링 시간동안 지연하는 지연기를 더 포함하는 위상 추적 회로.
  4. 제3항에 있어서,
    상기 복원된 I 채널 데이터의 부호에 따라 상기 판정 에러와 판정 에러의 보수값 중 하나를 선택하여 추정된 이득 에러로서 제공하는 제2 선택기; 및
    상기 추정된 이득 에러를 누적하여 누적된 이득 에러에 따라 상기 입력되는 I 채널 데이터의 진폭 에러를 보정하는 잔류 진폭 에러 보정기를 더 포함하는 위상 추적 회로.
  5. 제4항에 있어서, 상기 잔류 진폭 에러 보정기는,
    상기 제2 선택기로부터 제공되는 추정된 진폭 에러에 루프 이득을 승산하는 루프 필터;
    상기 루프 필터의 출력을 누적하는 누적기; 및
    상기 입력되는 I 채널 데이터와 상기 누적기로부터 출력되는 이득을 승산하는 승산기로 구성되는 위상 추적 회로.
  6. 제5항에 있어서, 상기 잔류 진폭 에러 보정기는,
    상기 누적기의 출력을 소정의 제한 범위를 갖는 최대값과 최소값 사이로 제한하는 제한기를 더 포함하는 위상 추적 회로.
  7. 제3항에 있어서,
    상기 복원된 I 채널 데이터의 부호에 따라 상기 판정 에러와 판정 에러의 보수값중 하나를 선택하여 추정된 이득 에러로서 제공하는 제2 선택기; 및
    상기 추정된 이득 에러를 누적하여 누적된 이득 에러에 따라 상기 복원된 I 채널 데이터의 진폭 에러를 보정하는 잔류 진폭 에러 보정기를 더 포함하는 위상 추적 회로.
  8. 제7항에 있어서, 상기 잔류 진폭 에러 보정기는,
    상기 제2 선택기로부터 제공되는 추정된 진폭 에러에 루프 이득을 승산하는 루프 필터;
    상기 루프 필터의 출력을 누적하는 누적기; 및
    상기 복원된 I 채널 데이터와 상기 누적기의 출력을 승산하는 승산기로 구성되는 위상 추적 회로.
  9. 제8항에 있어서, 상기 잔류 진폭 에러 보정기는,
    상기 누적기의 출력을 소정의 제한 범위를 갖는 최대값과 최소값 사이로 제한하는 제한기를 더 포함하는 위상 추적 회로.
  10. 제3항에 있어서,
    상기 복원된 I 채널 데이터의 부호에 따라 상기 판정 에러와 판정 에러의 보수값 중 하나를 선택하여 추정된 이득 에러로서 제공하는 제2 선택기; 및
    상기 추정된 이득 에러를 누적하여 누적된 이득 에러에 따라 상기 지연기로부터 출력되는 I 채널 데이터의 진폭 에러를 보정하는 잔류 진폭 에러 보정기를 더 포함하는 위상 추적 회로.
  11. 제10항에 있어서, 상기 잔류 진폭 에러 보정기는,
    상기 제2 선택기로부터 제공되는 추정된 진폭 에러에 루프 이득을 승산하는 루프 필터;
    상기 루프 필터의 출력을 누적하는 누적기; 및
    상기 지연기로부터 제공되는 I 채널 데이터와 상기 누적기의 출력을 승산하는 승산기로 구성되는 위상 추적 회로.
  12. 제11항에 있어서, 상기 잔류 진폭 에러 보정기는,
    상기 누적기의 출력을 소정의 제한 범위를 갖는 최대값과 최소값 사이로 제한하는 제한기를 더 포함하는 위상 추적 회로.
  13. 디지털 잔류 측파대 변조 통신 장치의 위상 에러를 검출하는 방법에 있어서:
    (a) 입력되는 I 채널 데이터를 디지털 필터링하여 추정된 Q 채널 데이터를 제공하는 단계;
    (b) 상기 I 채널 데이터, 상기 추정된 Q 채널 데이터와 추정된 위상 에러를 입력하여 I 채널 데이터에 잔류하는 위상 에러를 제거하여 복원된 I 채널 데이터를 제공하는 단계;
    (c) 상기 복원된 I 채널 데이터를 판정하여 상기 복원된 I 채널 데이터와 판정된 I 채널 데이터와의 차인 판정 에러와 판정 에러의 보수값을 제공하는 단계; 및
    (d) 상기 추정된 Q 채널 데이터의 부호에 따라 상기 판정 에러와 판정 에러의 보수값중 하나를 선택하여 상기 추정된 위상 에러로서 제공하는 단계를 포함하는 위상 검출 방법.
  14. 제13항에 있어서, 상기 (d)단계에서는 상기 추정된 Q 채널 데이터의 부호가 포지티브이면 I 채널의 판정 에러값을 추정된 위상 에러로서, 네가티브이면 I 채널의 판정 에러의 보수값을 추정된 위상 에러로서 제공하는 것을 특징으로 하는 위상 검출 방법.
  15. 제13항에 있어서, 상기 방법은,
    (e) 상기 입력되는 I 채널 데이터를 상기 Q 채널 데이터를 추정하기 위한 디지털 필터링 시간동안 지연하여 지연된 I 채널 데이터를 제공하는 단계를 더 포함하는 위상 검출 방법.
  16. 제13항에 있어서, 상기 방법은,
    (f) 상기 복원된 I 채널 데이터의 부호에 따라 상기 판정 에러와 판정 에러의 보수값 중 하나를 선택하여 추정된 이득 에러로서 제공하는 단계; 및
    (g) 상기 추정된 이득 에러를 누적하여 누적된 이득 에러에 따라 상기 입력되는 I 채널 데이터의 진폭 에러를 보정하는 단계를 더 포함하는 위상 검출 방법.
  17. 제16항에 있어서, 상기 (f) 단계에서는 상기 복원된 I 채널 데이터가 포지티브이면 I 채널의 판정 에러값을 추정된 이득 에러로서, 네가티브이면 I 채널의 판정 에러의 보수값을 추정된 이득 에러로서 제공하는 것을 특징으로 하는 위상 검출 방법,
  18. 제15항에 있어서,
    (h) 상기 복원된 I 채널 데이터의 부호에 따라 상기 판정 에러와 판정 에러의 보수값중 하나를 선택하여 추정된 이득 에러로서 제공하는 단계; 및
    (i) 상기 추정된 이득 에러를 누적하여 누적된 이득 에러에 따라 상기 복원된 I 채널 데이터의 진폭 에러를 보정하는 단계를 더 포함하는 위상 검출 방법.
  19. 제15항에 있어서,
    (j) 상기 지연된 I 채널 데이터의 부호에 따라 상기 판정 에러와 판정 에러의 보수값중 하나를 선택하여 추정된 이득 에러로서 제공하는 단계; 및
    (k) 상기 추정된 이득 에러를 누적하여 누적된 이득 에러에 따라 상기 지연된 I 채널 데이터의 진폭 에러를 보정하는 단계를 더 포함하는 위상 검출 방법.
KR1019980037317A 1998-09-10 1998-09-10 위상 추적 회로 및 위상 검출방법 Expired - Fee Related KR100275703B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980037317A KR100275703B1 (ko) 1998-09-10 1998-09-10 위상 추적 회로 및 위상 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037317A KR100275703B1 (ko) 1998-09-10 1998-09-10 위상 추적 회로 및 위상 검출방법

Publications (2)

Publication Number Publication Date
KR20000019296A KR20000019296A (ko) 2000-04-06
KR100275703B1 true KR100275703B1 (ko) 2000-12-15

Family

ID=19550169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037317A Expired - Fee Related KR100275703B1 (ko) 1998-09-10 1998-09-10 위상 추적 회로 및 위상 검출방법

Country Status (1)

Country Link
KR (1) KR100275703B1 (ko)

Also Published As

Publication number Publication date
KR20000019296A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
JP3423547B2 (ja) 位相エラー補正方法及び位相トラッキングループ回路
US6707861B1 (en) Demodulator for an HDTV receiver
EP0813345B1 (en) Digital demodulator and method therefor
US7151797B2 (en) Adaptive K-factor-improvement filter for receiver of radio signals subject to multipath distortion
US6298100B1 (en) Phase error estimation method for a demodulator in an HDTV receiver
CN101147393B (zh) 调谐射频信号的装置和方法
US6049361A (en) Automatic gain control circuit and method therefor
KR100581059B1 (ko) 직교 복조 수신 시스템에서 가변루프이득을 이용한 동위상채널과 직교 채널 간 위상 및 이득 불일치 보상 장치 및그 방법
US6115431A (en) Phase detecting method and phase tracking loop circuit for a digital vestigial sideband modulation communication device
KR100609941B1 (ko) 결정 지향 위상 검출기
KR0163729B1 (ko) 디지탈 잔류 측파대 변조 통신 시스템의 위상 검출 방법 및 위상 트랙킹 루프 회로
KR100519333B1 (ko) 반송파 복구 장치
US20110063519A1 (en) Carrier recovery device and method, and demodulator
US8199864B1 (en) Quadrature phase shift keying demodulator of digital broadcast reception system and demodulation method thereof
KR100382434B1 (ko) 디지털신호처리네트워크를구비하는장치
KR100407975B1 (ko) 반송파 복구 장치
KR100275703B1 (ko) 위상 추적 회로 및 위상 검출방법
KR100896275B1 (ko) 반송파 복구 장치 및 방법
KR100510665B1 (ko) 디지털 ｔｖ의 위상 오차 추적 장치 및 방법
US6445752B1 (en) Apparatus and method for phase tracking in a demodulator
US6088401A (en) QAM signal receiver
KR100390433B1 (ko) 디지털 ｔｖ 수신기의 에러 추적 장치
KR100710294B1 (ko) 채널 등화 장치
KR100451741B1 (ko) 반송파 복구 장치
KR0145473B1 (ko) 디지탈 잔류 측파대 변조 통신장치의 위상 트래킹 루프회로

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160924

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160924

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000