[go: up one dir, main page]

KR100270581B1 - 바이어스 안정화 회로 - Google Patents

바이어스 안정화 회로 Download PDF

Info

Publication number
KR100270581B1
KR100270581B1 KR1019970066546A KR19970066546A KR100270581B1 KR 100270581 B1 KR100270581 B1 KR 100270581B1 KR 1019970066546 A KR1019970066546 A KR 1019970066546A KR 19970066546 A KR19970066546 A KR 19970066546A KR 100270581 B1 KR100270581 B1 KR 100270581B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
circuit
current
drain
Prior art date
Application number
KR1019970066546A
Other languages
English (en)
Other versions
KR19990047967A (ko
Inventor
김민건
편광의
이창석
이재진
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970066546A priority Critical patent/KR100270581B1/ko
Priority to US09/137,886 priority patent/US6100753A/en
Publication of KR19990047967A publication Critical patent/KR19990047967A/ko
Application granted granted Critical
Publication of KR100270581B1 publication Critical patent/KR100270581B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 바이어스 안정화 회로에 관한 것으로, 특히 전계 효과 트랜지스터를 이용한 고주파 집적회로의 제작에 있어서 제작 공정 중에 발생하는 소자 변수의 변동, 전원 전압 및 온도 변화에 따른 증폭용 트랜지스터의 전류 변동을 최소화 하기 위한 바이어스 안정화 회로에 관한 것이다.
종래의 전류 복재형 바이어스 회로에서는 게이트 바이어스 전압 발생용 기준 트랜지스터의 드레인-소오스 전압이 드레인 포화 전압 이하의 낮은 전압에서 동작하는 반면, 증폭용 트랜지스터의 드레인-소오스 전압은 드레인 포화 전압 이상의 높은 전압에서 동작하는 구조로 되어 있어 증폭용 트랜지스터의 전류를 조절하는데 어려움이 있다.
본 발명에서는 기준 전압 발생용 트랜지스터의 드레인 단자와 게이트 단자 사이에 레벨 이동 회로를 구성함으로써 위와 같은 문제점을 해결하였고, 공핍형 트랜지스터와 직렬 궤환 저항을 사용한 정 전류원을 기준 전류로 사용함으로써 소자 변수의 변동은 물론이고 온도 및 전원 전압의 변동에도 안정적이도록 회로를 구성하였다.

Description

바이어스 안정화 회로
본 발명은 바이어스 안정화 회로에 관한 것으로, 특히 전계 효과 트랜지스터를 이용한 고주파 집적회로의 제작에 있어서 제작 공정 중에 발생하는 소자 변수의 변동, 전원 전압 및 온도 변화에 따른 증폭용 트랜지스터의 전류 변동을 최소화 하기 위한 바이어스 안정화 회로에 관한 것이다.
전계 효과 트랜지스터를 이용하는 고주파 집적회로에 있어서 능동 소자로 사용되는 전계 효과 트랜지스터의 고주파 소신호 특성은 전류에 의해 크게 결정되므로 전류를 일정하게 하는 바이어스 안정화 회로가 필수적이다. 따라서 제조 공정상 나타나는 소자 특성의 변동 뿐 아니라 동작시의 온도 변화에 따른 소자의 특성 변동을 최소화 하기 위하여 드레인 전류를 일정하게 하는 바이어스 안정화 회로가 많이 제안되어 사용되고 있다. 가장 대표적인 방법으로는 세 가지를 들 수 있는데 도면을 통하여 설명하고자 한다.
도 1 내지 도 3은 종래의 기술에 의한 바이어스 안정화 회로도이다.
도 1은 출력 전압을 입력단으로 부궤환 시켜 드레인 전류를 안정화 하는 전압 궤환형 바이어스 안정화 회로이다. 증폭용 트랜지스터(101)의 게이트 전압은 증폭용 트랜지스터(101)의 드레인 전압으로부터 저항(111 및 112)를 통해 분배되어 공급되며, 증폭용 트랜지스터(101)의 특성 변화로 인해 전류가 증가하려 하면 부하 저항(121)의 전압 강하가 증가한다. 따라서 출력 전압이 떨어지며 이에 따라 증폭용 트랜지스터(101)의 게이트 전압이 낮아져 증폭용 트랜지스터(101)의 드레인 전류를 낮추는 동작을 통하여 드레인 전류의 변동을 줄이는 효과를 가진다. 이러한 안정화 회로는 바이어스 회로가 부하 저항과 병렬로 연결되어 증폭도를 떨어뜨리는 단점이 있다.
도 2는 증폭용 트랜지스터(201)의 드레인 전류 변화를 게이트 전압으로 부궤환 시켜 드레인 전류를 안정화 하는 전류 궤환형 바이어스 안정화 회로이다. 증폭용 트랜지스터(201)의 게이트 전압은 분배 저항(211 및 212)에 의해 일정한 전압으로 정해져 있으며 증폭용 트랜지스터(201)의 특성 변화로 인해 전류가 증가하려 하면 소오스단에 직렬 연결된 저항(213) 양단의 전압이 증가한다. 따라서 소오스 전압은 높아지는 반면 게이트 전압은 일정하므로 게이트-소오스간 전압이 낮아져 전류를 감소 시키는 동작을 통하여 드레인 전류의 변동을 줄이는 효과를 가진다. 이러한 안정화 회로는 소오스단에 바이어스 안정화용 저항(213)과 병렬로 용량이 큰 캐패시터(214)를 연결하여야만 증폭도의 저하를 막을 수 있어 집적회로의 면적을 차지하는 단점이 있으며 저전압 동작에서는 소오스 전압이 높아서 출력 전력을 감소시키는 원인이 된다.
도 3은 위에서 설명한 궤환형 회로와는 달리 증폭 회로 외부에 바이어스 회로를 구성하고 이 회로로부터 증폭용 트랜지스터의 게이트 전압을 공급하는 전류 복재형 바이어스 회로이다. 이 회로는 기준 전압 발생용 트랜지스터(341)에 특정 전류를 흘리기 위한 저항(342)을 전원에 직렬로 연결하고 이때의 게이트 전압을 증폭용 트랜지스터(301)의 게이트에 공급하는 방식으로 증폭용 트랜지스터(301)로 흐르는 전류는 기준 전압 발생용 트랜지스터(341)와 증폭용 트랜지스터(301)의 게이트폭 비율을 조정함으로써 쉽게 결정할 수 있다. 이러한 회로가 정상적으로 동작하기 위해서는 기준 전압 발생용 트랜지스터(341)의 드레인-소오스 전압이 포화 전압(1 V 정도) 이상에서 동작 하여야 하지만 도 3에 도시된 회로는 0.3 ∼ 0.4 V 에서 동작하고 있어 소자 변수의 변동에 따른 안정도가 떨어진다.
본 발명은 고주파 집적회로 등의 제조 공정중에 발생하는 소자 변수의 변동, 전원 전압 및 온도 변화에 따른 증폭용 트랜지스터의 전류 변동을 최소화 하기 위한 바이어스 안정화 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 바이어스 안정화 회로는, 증폭용 트랜지스터에 게이트 전압을 공급하기 위하여 기준 전압 발생용 트랜지스터를 이용한 게이트 전압 발생 회로를 구성하되, 상기 기준 전압 발생용 트랜지스터의 드레인 단자와 상기 기준 전압 발생용 트랜지스터의 게이트 단자 간에 연결된 레벨 이동 회로와, 기준 전류를 안정화 시키기 위하여 상기 기준 전압 발생용 트랜지스터의 드레인 단자와 전원 전압 단자 간에 공핍형 트랜지스터를 연결하되, 직렬 저항의 양쪽 끝을 상기 공핍형 트랜지스터의 소오스 단자와 게이트 단자에 각각 연결하여 구성한 정전류원 회로로 구성된 특징으로 한다.
도 1 내지 도 3은 종래의 기술에 의한 바이어스 안정화 회로도.
도 4는 본 발명에 따른 바이어스 안정화 회로도.
도 5는 본 발명에 따른 바이어스 안정화 회로의 또다른 실시 예.
＜도면의 주요 부분에 대한 부호 설명＞
101, 201, 301 및 401 : 증폭용 트랜지스터
111, 112, 121, 211, 212, 213, 221, 311, 321, 342, 411, 421, 442, 445, 446, 511, 522, 541 및 542 : 저항
131, 132, 214, 231, 232, 331, 332, 431, 432, 531 및 532 : 캐패시터
341, 441 및 501 : 기준 전압 발생용 트랜지스터
443 : 공핍형 트랜지스터 444 : 드레인 접지용 트랜지스터
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4는 본 발명에 따른 바이어스 안정화 회로도이다.
도 4에 도시된 것과 같이, 기준 전류를 결정하기 위해 공핍형 트랜지스터(443)의 소오스 단자에 직렬 저항(442)을 연결하고, 공핍형 트랜지스터(443)의 게이트 단자를 직렬 저항(442)의 다른 한쪽에 연결하여 정 전류원 특성이 나타나도록 한다. 공핍형 트랜지스터(443)의 드레인 단자와 게이트 단자는 외부와 연결하여 포화 전압 즉, 약 0.8 V 이상의 전압에서 일정한 전류가 흐르도록 한다. 이 정 전류원 회로를 전원 단자와 기준 전압 발생용 증가형 트랜지스터(441)의 드레인에 연결하면, 기준 전압 발생용 트랜지스터(441)의 전류는 공핍형 트랜지스터(443)와 직렬 저항(442)으로 구성된 정 전류원의 전류와 같게 된다. 다음으로 레벨 이동 회로를 구성하는데, 이 때 기준 전압 발생용 트랜지스터(441)의 게이트 전압은 드레인 접지형 트랜지스터(444)와 이 트랜지스터의 소오스 단자에 연결된 두개의 저항(445 및 446)으로 구성된 전압 분배 회로를 이용하여 기준 전압 발생용 트랜지스터(441)의 드레인 단자에서 궤환 되어 연결되며, 이 때의 기준 전압 발생용 트랜지스터(441)의 게이트 전압은 외부 회로의 증폭용 트랜지스터(401)의 게이트 전압으로 공급된다. 드레인 접지형 트랜지스터(444)를 이용한 회로는 게이트 전압이 높아지면 트랜지스터의 전류가 증가하고 이에 따라 소오스에 연결된 저항 양단에 전압이 증가하여 소오스 전압이 높아지게 된다. 따라서 드레인 접지형 트랜지스터(444)의 게이트-소오스간 전압은 크게 변하지 않는다. 기준 전류 발생용 정 전류원 회로는 그 자체가 소오스단 저항(442)에 의해 전압 부궤환 특성을 가지고 있어서 공핍형 트랜지스터(443)의 특성 변화에 따른 전류의 변화는 미소하게 나타난다.
특성 변화에 의해 증가형 트랜지스터(441 및 401)의 전류가 증가하려 하면, 기준 전류 발생용 공핍형 트랜지스터(443)의 전류는 일정하기 때문에 기준 전압 발생용 트랜지스터(441)의 드레인 전압이 낮아지면서 두 트랜지스터의 전류가 같아지려는 경향을 가진다. 기준 전압 발생용 트랜지스터(441)의 드레인 전압이 낮아지려 하면 궤환 회로(444, 445, 및 446)을 통해 기준 전압 발생용 트랜지스터(441)의 게이트 전압이 낮아지므로 기준 전압 발생용 트랜지스터(441)의 전류가 감소하여 원래의 상태를 유지하게 되며, 이 때 기준 전압 발생용 트랜지스터(441)의 게이트 전압 뿐 아니라 증폭용 트랜지스터(401)의 게이트 전압도 낮아지므로 증폭용 트랜지스터(401)의 전류도 안정화 된다.
도 3에 도시되었던 종래의 기술에 의한 전류 복재형 바이어스 회로에서는 단순히 저항(342)만을 이용하여 기준 전류를 결정하기 때문에 전원 전압의 변화에 따른 기준 전류의 변화가 있는 반면, 본 발명의 회로에서는 정 전류원 회로(443 및442)를 이용하여 기준 전류를 결정하기 때문에 전원 전압의 변동에 무관하게 일정한 전류를 흘릴 수 있다. 또한 종래의 기술에 의한 전류 복재형 바이어스 회로에서는 기준 전압 발생용 트랜지스터(341)의 드레인 전압이 낮아 드레인 전압에 따른 특성 변화가 심한 영역에서 동작하는 반면, 본 발명의 회로에서는 기준 전압 발생용 트랜지스터(441)의 드레인 전압이 높아 드레인 전압의 변화에 대한 전류 변화가 작은 영역에서 동작하기 때문에 트랜지스터의 특성 변화에 따른 전류변화가 작아지게 된다.
도 5는 본 발명에 따른 바이어스 안정화 회로의 또다른 실시 예이다.
도 5의 회로는 바이어스 안정화 회로 자체를 증폭 회로로 사용하는 방식이며 바이어스 안정화 동작은 위에서 설명한 것과 같지만 기준 전압 발생용 트랜지스터(501)의 게이트 단자에 안정화 회로의 출력은 높은 값의 저항(511)을 통해 연결하고, 입력 신호는 직류 차단용 캐패시터(531)을 통해 연결함으로써 바이어스 안정화 기능과 증폭 기능을 동시에 할 수 있도록 구성한 회로이다.
상술한 바와 같이 본 발명에 의하면, 제조 공정 상에서 발생하는 소자 변수의 변동에 따른 증폭용 트랜지스터의 드레인 전류를 안정화 시킴으로써 고주파 집적회로의 수율을 높이고 동작시 온도 변화에 따른 특성 변화를 최소화 하여 성능을 향상 시키는 한편 안정된 전류 복제형 바이어스 구조로 회로 설계를 용이하게 할 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 증폭용 트랜지스터에 게이트 전압을 공급하기 위하여 기준 전압 발생용 트랜지스터를 이용한 게이트 전압 발생 회로를 구성하되,
    상기 기준 전압 발생용 트랜지스터의 드레인 단자와 상기 기준 전압 발생용 트랜지스터의 게이트 단자 간에 연결된 레벨 이동 회로와,
    기준 전류를 안정화 시키기 위하여 상기 기준 전압 발생용 트랜지스터의 드레인 단자와 전원 전압 단자 간에 공핍형 트랜지스터를 연결하되, 직렬 저항의 양쪽 끝을 상기 공핍형 트랜지스터의 소오스 단자와 게이트 단자에 각각 연결하여 구성한 정전류원 회로로 구성된 것을 특징으로 하는 바이어스 안정화 회로.
  2. 제 1 항에 있어서,
    상기 레벨 이동 회로는 드레인 단자가 전원 전압 단자에 연결되어 있는 드레인 접지형 트랜지스터 및 그 소오스 단자에 연결되어 있는 다수의 저항으로 구성된 전압 분배 회로가 기준 전압 발생용 드레인 단자에 궤환되게 연결되어 구성된 것을 특징으로 하는 바이어스 안정화 회로.
KR1019970066546A 1997-12-06 1997-12-06 바이어스 안정화 회로 KR100270581B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970066546A KR100270581B1 (ko) 1997-12-06 1997-12-06 바이어스 안정화 회로
US09/137,886 US6100753A (en) 1997-12-06 1998-08-21 Bias stabilization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066546A KR100270581B1 (ko) 1997-12-06 1997-12-06 바이어스 안정화 회로

Publications (2)

Publication Number Publication Date
KR19990047967A KR19990047967A (ko) 1999-07-05
KR100270581B1 true KR100270581B1 (ko) 2000-11-01

Family

ID=19526641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066546A KR100270581B1 (ko) 1997-12-06 1997-12-06 바이어스 안정화 회로

Country Status (2)

Country Link
US (1) US6100753A (ko)
KR (1) KR100270581B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682056B1 (ko) 2005-07-01 2007-02-15 삼성전자주식회사 버퍼 증폭기

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200624826A (en) * 2004-10-29 2006-07-16 Koninkl Philips Electronics Nv System for diagnosing impedances having accurate current source and accurate voltage level-shift
US9276656B2 (en) * 2007-02-19 2016-03-01 Corning Optical Communications Wireless Ltd Method and system for improving uplink performance
KR101400922B1 (ko) 2010-11-08 2014-05-29 한국전자통신연구원 통신 시스템에서 증폭기, 및 그의 구동 장치 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69427311T2 (de) * 1993-01-08 2001-11-22 Sony Corp., Tokio/Tokyo Vorspannungsstabilisierungsschaltung
US5506544A (en) * 1995-04-10 1996-04-09 Motorola, Inc. Bias circuit for depletion mode field effect transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682056B1 (ko) 2005-07-01 2007-02-15 삼성전자주식회사 버퍼 증폭기

Also Published As

Publication number Publication date
US6100753A (en) 2000-08-08
KR19990047967A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US6052032A (en) Radio frequency amplifiers
US6768370B2 (en) Internal voltage step-down circuit
KR100830361B1 (ko) 능동 바이어스 회로
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
US7245189B2 (en) High linearity digital variable gain amplifier
US6496057B2 (en) Constant current generation circuit, constant voltage generation circuit, constant voltage/constant current generation circuit, and amplification circuit
KR0153545B1 (ko) 기준 전위 발생 회로
US20010017537A1 (en) Voltage regulator provided with a current limiter
US5266887A (en) Bidirectional voltage to current converter
US4013979A (en) Cmos oscillator with first and second mos transistors of opposed type integrated on the same substrate
EP0747800A1 (en) Circuit for providing a bias voltage compensated for P-channel transistor variations
US6005434A (en) Substrate potential generation circuit that can suppress variation of output voltage with respect to change in external power supply voltage and environment temperature
US5021730A (en) Voltage to current converter with extended dynamic range
US6124754A (en) Temperature compensated current and voltage reference circuit
KR100270581B1 (ko) 바이어스 안정화 회로
US7224230B2 (en) Bias circuit with mode control and compensation for voltage and temperature
CN114115414B (zh) 一种独立的无运算放大器结构的线性稳压电路
US7385437B2 (en) Digitally tunable high-current current reference with high PSRR
KR100332508B1 (ko) 안정화전류미러회로
KR20000028799A (ko) 제어가능한 전류 제한 회로를 사용하여 광범위의 온도범위에 걸쳐서 출력 전류를 제어하기 위한 시스템
JPH05175747A (ja) 高出力ｆｅｔ増幅器
US7230492B2 (en) Robust monolithic automatic bias circuit with current setting apparatus
US5694073A (en) Temperature and supply-voltage sensing circuit
US7394308B1 (en) Circuit and method for implementing a low supply voltage current reference
KR100286097B1 (ko) Mesfet 바이어스 안정을 위한 dc바이어스 보상 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971206

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971206

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000803

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000804

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030728

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040730

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050801

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060728

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070730

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080805

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090804

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100802

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110729

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20120730

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130729

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20140728

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20150728

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20160726

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20160726

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20170727

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20170727

Start annual number: 18

End annual number: 18

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20180606

Termination category: Expiration of duration