KR100269619B1 - Low voltage detection circuit - Google Patents
Low voltage detection circuit Download PDFInfo
- Publication number
- KR100269619B1 KR100269619B1 KR1019980002241A KR19980002241A KR100269619B1 KR 100269619 B1 KR100269619 B1 KR 100269619B1 KR 1019980002241 A KR1019980002241 A KR 1019980002241A KR 19980002241 A KR19980002241 A KR 19980002241A KR 100269619 B1 KR100269619 B1 KR 100269619B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- current driving
- reference voltage
- low
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 저전압 검출회로에 관한 것으로, 전류구동 인에이블 신호를 발생시키는 온도 검출부와; 상기 전류구동 인에이블 신호에 의해 활성화되는 전류구동수단과, 소정의 임계전압을 갖고 전원전압 단자로부터 상기 전류구동수단을 통하여 공급되는 전류의 양에 의해 결정되는 입력전압이 상기 임계전압 이상일 때 턴 온되어 로우레벨의 기준전압을 발생시키며 상기 입력전압이 상기 임계전압 이하일 때 턴 오프되어 상기 입력전압과 동일한 레벨의 기준전압을 발생시키는 스위칭 수단으로 이루어지는 기준전압 발생수단과; 상기 기준전압이 입력되며, 그 출력신호가 저전압 검출신호인 시모스 인버터를 포함하여 이루어져서, 온도 검출기를 통하여 주변 온도의 변화를 검출하여 전류 구동능력을 가변 시킴으로써 온도 변화에 따른 기준전압 레벨의 변화 폭을 상쇄시켜서 안정된 레벨의 기준전압을 갖는 저전압 검출회로를 제공한다.The present invention relates to a low voltage detection circuit, comprising: a temperature detector for generating a current drive enable signal; Turn-on when the current driving means activated by the current driving enable signal and the input voltage having a predetermined threshold voltage and determined by the amount of current supplied from the power supply voltage terminal through the current driving means are above the threshold voltage. Reference voltage generating means comprising switching means for generating a low reference voltage and being turned off when the input voltage is lower than the threshold voltage to generate a reference voltage having the same level as the input voltage; The reference voltage is input, and the output signal includes a CMOS inverter which is a low voltage detection signal, and detects a change in the ambient temperature through a temperature detector to vary the current driving capability, thereby changing the change in the reference voltage level according to the temperature change. The low voltage detection circuit having a reference voltage of a stable level is provided by canceling.
Description
본 발명은 저전압 검출회로에 관한 것으로, 전지를 통하여 전원을 공급받는 시스템에서 전지의 전압이 일정레벨 이하로 내려가면 이를 검출하여 소정의 로직 신호를 발생시킴으로써 낮은 전원전압으로 인하여 발생하는 시스템 오류를 방지하기 위한 저전압 검출회로에 관한 것이다.The present invention relates to a low voltage detection circuit, and detects when a voltage of a battery falls below a predetermined level in a system powered by a battery, thereby generating a predetermined logic signal to prevent a system error caused by a low power supply voltage. It relates to a low voltage detection circuit.
일반적으로 노트북 컴퓨터 등과 같이 전지를 통하여 전원을 공급받는 시스템에서는 전지가 소모됨에 따라 공급되는 전원전압의 레벨이 낮아져서 시스템 동작에 요구되는 레벨의 전원전압을 공급하지 못하게 된다. 이렇게 되면 시스템이 정상적으로 동작하지 못하여 작업중인 데이타가 손실된다. 따라서 전지의 전압이 일정레벨 이하로 내려가면 이를 저전압 검출회로를 통하여 검출하여 소정의 로직 신호를 발생시킴으로써 낮은 전원전압으로 인하여 시스템 오류가 발생하기 전에 미리 데이타 백업 등과 같은 안전조치를 취할 수 있다.In general, in a system powered by a battery, such as a notebook computer, as the battery is consumed, the level of the power supply voltage is lowered, and thus the power supply voltage of the level required for system operation cannot be supplied. This will prevent the system from working properly and you will lose your working data. Therefore, when the voltage of the battery falls below a certain level, it is detected through the low voltage detection circuit to generate a predetermined logic signal, so that safety measures such as data backup can be taken before the system error occurs due to the low power supply voltage.
도 1은 종래의 저전압 검출회로를 나타낸 도면이다. 도 1에서 전원전압(VDD)과 접지(VSS) 사이에 직렬 연결된 피모스 트랜지스터(Q1)와 두 개의 엔모스 트랜지스터(Q2)(Q3)는 기준전압 발생회로이다. 전원전압(VDD)에 연결된 피모스 트랜지스터(Q1)는 게이트가 접지되어 있기 때문에 항상 턴 온 상태이다. 두 개의 엔모스 트랜지스터(Q2)(Q3)는 게이트와 드레인이 단락되어 있다. 이 엔모스 트랜지스터(Q2)(Q3)는 매우 높은 임계전압(threshold voltage)을 갖는데, 이 임계전압이 곧 기준전압(VREF)이다. 턴 온된 피모스 트랜지스터(Q1)를 통하여 공급되는 전류에 의해 엔모스 트랜지스터(Q2)의 드레인 전압이 임계전압 이상으로 높아지면 두 개의 엔모스 트랜지스터(Q2)(Q3)가 차례로 턴 온된다. 따라서 기준전압(VREF)은 접지레벨로 된다. 접지 레벨의 기준전압(VREF)은 피모스 트랜지스터(Q4)와 엔모스 트랜지스터(Q5)로 구성된 인버터에 입력된다. 따라서 기준전압(VREF)이 접지레벨인 동안에는 인버터의 출력은 하이레벨이다.1 is a view showing a conventional low voltage detection circuit. In FIG. 1, the PMOS transistor Q1 and the two NMOS transistors Q2 and Q3 connected in series between the power supply voltage VDD and the ground VSS are reference voltage generating circuits. The PMOS transistor Q1 connected to the power supply voltage VDD is always turned on because the gate is grounded. The two NMOS transistors Q2 and Q3 have a shorted gate and a drain. This NMOS transistor Q2 (Q3) has a very high threshold voltage, which is the reference voltage V REF . When the drain voltage of the NMOS transistor Q2 becomes higher than the threshold voltage by the current supplied through the turned-on PMOS transistor Q1, the two NMOS transistors Q2 and Q3 are turned on in turn. Therefore, the reference voltage V REF becomes the ground level. The reference voltage V REF of the ground level is input to an inverter composed of a PMOS transistor Q4 and an NMOS transistor Q5. Therefore, while the reference voltage V REF is at the ground level, the output of the inverter is at a high level.
전지가 점차 소모되어 전원전압(VDD)의 레벨이 낮아지면 피모스 트랜지스터(Q1)의 드레인 전압 역시 낮아진다. 피모스 트랜지스터(Q1)의 드레인 전압이 엔모스 트랜지스터(Q2)의 임계전압보다 낮아지면 엔모스 트랜지스터(Q2)(Q3)가 모두 턴 오프된다. 인버터의 로직 임계전압(logic threshold)을 앞서 설명한 기준전압(VREF)과 거의 일치하도록 설정하면, 엔모스 트랜지스터(Q2)가 턴 오프되었을 때 인버터는 로우레벨의 신호를 출력한다. 즉 전원전압(VDD)이 기준전압(VREF)보다 낮아지면 인버터에서는 로우레벨의 저전압 검출신호(DET)를 출력한다.As the battery is gradually consumed and the level of the power supply voltage VDD is lowered, the drain voltage of the PMOS transistor Q1 is also lowered. When the drain voltage of the PMOS transistor Q1 is lower than the threshold voltage of the NMOS transistor Q2, all of the NMOS transistors Q2 and Q3 are turned off. When the logic threshold of the inverter is set to substantially match the aforementioned reference voltage V REF , the inverter outputs a low level signal when the NMOS transistor Q2 is turned off. That is, when the power supply voltage VDD is lower than the reference voltage V REF , the inverter outputs a low level low voltage detection signal DET.
그러나 이와 같은 저전압 검출회로의 기준전압 발생회로는 매우 열악한 온도특성을 나타낸다. 즉 주변 온도의 변화에 따라 기준전압 발생회로의 전류 구동능력 또한 변화하여 기준전압 레벨을 일정하게 유지하지 못하는 것이다. 도 2는 종래의 저전압 검출회로의 온도 특성을 나타낸 그래프이다. 먼저 도 2a는 전원전압(VDD)의 변화에 따른 기준전압의 포화상태를 나타낸 것이다. 모스 트랜지스터의 특성에 따라 전원전압(VDD)이 증가하여도 기준전압(VREF)은 일정값 이상 증가하지 않는다. 그러나 주변 온도에 따라 그 포화점이 달라지는데, 실온(R)에서의 포화점보다 낮은 온도(C)에서의 포화점이 상대적으로 높은것을 알 수 있다. 반대로 실온(R)보다 높은 온도(H)에서는 포화점이 상대적으로 낮다. 이 포화점은 실제로 기준전압(VREF)의 레벨을 결정하는 것이기 때문에 이와 같은 포화점의 변화는 곧 기준전압(VREF)의 변화를 의미한다.However, the reference voltage generation circuit of such a low voltage detection circuit exhibits very poor temperature characteristics. That is, the current driving capability of the reference voltage generator circuit also changes according to the change of the ambient temperature, so that the reference voltage level cannot be kept constant. 2 is a graph showing temperature characteristics of a conventional low voltage detection circuit. First, FIG. 2A illustrates a saturation state of the reference voltage according to the change of the power supply voltage VDD. Depending on the characteristics of the MOS transistor, even when the power supply voltage VDD increases, the reference voltage V REF does not increase more than a predetermined value. However, the saturation point varies depending on the ambient temperature, and it can be seen that the saturation point at a lower temperature (C) is relatively higher than the saturation point at room temperature (R). In contrast, at a temperature H above room temperature R, the saturation point is relatively low. Since this saturation point actually determines the level of the reference voltage V REF , such a change in saturation point means a change in the reference voltage V REF .
기준전압(VREF)의 변화는 인버터의 불안정한 동작을 유발한다. 도 2b는 온도의 변화에 따른 인버터의 스위칭 특성을 나타낸 도면이다. 도 2b에 나타낸 바와 같이 열악한 온도특성으로 인하여 기준전압이 필요이상 낮아지거나 높아지면 인버터에서 출력되는 저전압 검출신호(DET)의 논리상태 역시 변화하기 때문에 신뢰할 수 없게된다.Changes in the reference voltage V REF cause unstable operation of the inverter. 2B is a diagram illustrating switching characteristics of an inverter according to a change in temperature. As shown in FIG. 2B, when the reference voltage becomes lower or higher than necessary due to poor temperature characteristics, the logic state of the low voltage detection signal DET output from the inverter also changes and becomes unreliable.
따라서 본 발명은 온도 검출기를 통하여 주변 온도의 변화를 검출하여 전류 구동능력을 가변 시킴으로써 온도 변화에 따른 기준전압 레벨의 변화 폭을 상쇄시켜서 안정된 레벨의 기준전압을 갖는 저전압 검출회로를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a low voltage detection circuit having a stable reference voltage level by canceling a change in the reference voltage level according to temperature change by detecting a change in ambient temperature through a temperature detector to vary the current driving capability. have.
도 1은 종래의 저전압 검출회로를 나타낸 도면.1 is a view showing a conventional low voltage detection circuit.
도 2는 종래의 저전압 검출회로의 온도 특성을 나타낸 그래프로서, 도 2a는 전원전압의 변화에 따른 기준전압의 포화상태를 나타낸 것이며, 도 2b는 온도의 변화에 따른 인버터의 스위칭 특성을 나타낸 도면.FIG. 2 is a graph illustrating temperature characteristics of a conventional low voltage detection circuit, and FIG. 2A illustrates a saturation state of a reference voltage according to a change in power supply voltage, and FIG. 2B illustrates switching characteristics of an inverter according to a change in temperature.
도 3은 본 발명에 따른 저전압 검출회로를 나타낸 도면.3 illustrates a low voltage detection circuit in accordance with the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
Q1∼Q24 : 모스 트랜지스터 VREF: 기준전압Q1 to Q24: MOS transistor V REF : reference voltage
DET : 저전압 검출신호 10 : 온도 검출부DET: Low voltage detection signal 10: Temperature detector
TH, TR, TC: 인에이블 신호T H , T R , T C : enable signal
이와 같은 목적의 본 발명은 전류구동 인에이블 신호를 발생시키는 온도 검출부와; 상기 전류구동 인에이블 신호에 의해 활성화되는 전류구동수단과, 소정의 임계전압을 갖고 전원전압 단자로부터 상기 전류구동수단을 통하여 공급되는 전류의 양에 의해 결정되는 입력전압이 상기 임계전압 이상일 때 턴 온되어 로우레벨의 기준전압을 발생시키며 상기 입력전압이 상기 임계전압 이하일 때 턴 오프되어 상기 입력전압과 동일한 레벨의 기준전압을 발생시키는 스위칭 수단으로 이루어지는 기준전압 발생수단과; 상기 기준전압이 입력되며, 그 출력신호가 저전압 검출신호인 시모스 인버터를 포함하여 이루어진다.The present invention for this purpose and the temperature detection unit for generating a current drive enable signal; Turn-on when the current driving means activated by the current driving enable signal and the input voltage having a predetermined threshold voltage and determined by the amount of current supplied from the power supply voltage terminal through the current driving means are above the threshold voltage. Reference voltage generating means comprising switching means for generating a low reference voltage and being turned off when the input voltage is lower than the threshold voltage to generate a reference voltage having the same level as the input voltage; The reference voltage is input, and the output signal includes a CMOS inverter which is a low voltage detection signal.
이와 같이 이루어진 본 발명의 바람직한 실시예를 도 3을 참조하여 설명하면 다음과 같다. 도 3은 본 발명에 따른 저전압 검출회로를 나타낸 도면이다. 온도 검출부(10)는 주변 온도를 검출하기 위한 것이다. 온도 검출부(10)에서는 모두 세 개의 인에이블 신호(TH)(TR)(TC)가 출력된다. 첫 번째 인에이블 신호(TH)는 주변온도가 실온(25℃)보다 높은 경우에 출력된다. 인에이블 신호(TR)는 주변 온도가 실온일 때 출력된다. 인에이블 신호(TC)는 주변온도가 실온보다 낮을 때 출력된다. 도 3에서는 실온을 중심으로 하여 실온보다 낮을 때와 높을 때의 세 가지 경우로 구분하였지만 필요에 따라 좀더 세분화하여 많은 수의 인에이블 신호를 출력하도록 할 수 있다.When explaining the preferred embodiment of the present invention made as described above with reference to FIG. 3 is a view showing a low voltage detection circuit according to the present invention. The temperature detector 10 is for detecting the ambient temperature. In the temperature detector 10, all three enable signals T H (T R ) (T C ) are output. The first enable signal T H is output when the ambient temperature is higher than room temperature (25 ° C.). The enable signal T R is output when the ambient temperature is room temperature. The enable signal T C is output when the ambient temperature is lower than room temperature. In FIG. 3, the case is divided into three cases when the temperature is lower than the room temperature and when the temperature is higher than the room temperature. However, a larger number of enable signals may be output by further segmenting as necessary.
기준전압 발생회로는 전원전압(VDD)에 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13)가 병렬 연결된다. 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13)는 온도 검출부(10)에서 출력되는 세 개의 인에이블 신호(TH)(TR)(TC)에 의해 각각 제어된다. 이 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13)는 전류구동능력이 각각 다른데, 피모스 트랜지스터(Q11)의 전류 구동능력이 가장 작으며, 피모스 트랜지스터(Q13)의 전류구동능력이 가장 크다. 피모스 트랜지스터(Q12)의 전류구동능력은 나머지 두 개의 피모스 트랜지스터(Q11)(Q13)의 중간 정도의 값을 갖는다. 이 피모스 트랜지스터(Q12)의 전류구동능력은 실온에서 목적하는 소정의 기준전압을 발생시킬 수 있는 최적의 값으로 설계되며, 나머지 두 개의 피모스 트랜지스터(Q11)(Q13)의 전류구동능력은 이 피모스 트랜지스터(Q12)의 전류구동능력을 기준으로 결정된다. 이와 같은 피모스 트랜지스터(Q11)(Q12)(Q13)의 드레인에는 두 개의 엔모스 트랜지스터(Q14)(Q15)가 직렬 연결된다. 이 엔모스 트랜지스터(Q14)(Q15)는 게이트가 각각의 소스에 단락되어 엔모스 다이오드를 형성한다. 또한 이 두 개의 엔모스 트랜지스터(Q14)(Q15)의 임계전압은 곧 기준전압(VREF)이며, 그 값을 매우 높게 설정한다. 만약 전원전압(VDD)의 최대값이 3.3V이고 이 전원전압(VDD)이 2V 이하로 내려가는 것을 검출하고자 한다면 엔모스 트랜지스터(Q14)(Q15)의 임계전압을 2V로 설정한다. 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13) 가운데 하나가 턴 온되어 엔모스 트랜지스터(Q14)의 드레인 전압이 임계전압인 2V 이상이 되면 두 개의 엔모스 트랜지스터(Q14)(Q15)가 차례로 턴 온되어 기준전압(VREF)은 접지 전압(VSS)에 의해 로우레벨로 된다.In the reference voltage generating circuit, three PMOS transistors Q11, Q12, and Q13 are connected in parallel to the power supply voltage VDD. The three PMOS transistors Q11, Q12, and Q13 are respectively controlled by three enable signals T H (T R ) T C output from the temperature detector 10. The three PMOS transistors Q11, Q12, and Q13 have different current driving capabilities. The PMOS transistor Q11 has the smallest current driving capability, and the PMOS transistor Q13 has the most current driving capability. Big. The current driving capability of the PMOS transistor Q12 is about the middle of the other two PMOS transistors Q11 and Q13. The current driving capability of the PMOS transistor Q12 is designed to be an optimal value capable of generating a desired reference voltage at room temperature. The current driving capability of the remaining two PMOS transistors Q11 and Q13 is It is determined based on the current driving capability of the PMOS transistor Q12. Two NMOS transistors Q14 and Q15 are connected in series to the drains of the PMOS transistors Q11, Q12, and Q13. The NMOS transistors Q14 and Q15 have their gates shorted to their respective sources to form NMOS diodes. In addition, the threshold voltages of these two NMOS transistors Q14 and Q15 are the reference voltages VREF , and the value is set very high. If the maximum value of the power supply voltage VDD is 3.3V and the power supply voltage VDD is to be detected to fall below 2V, the threshold voltage of the NMOS transistors Q14 and Q15 is set to 2V. When one of the three PMOS transistors Q11, Q12, and Q13 is turned on so that the drain voltage of the NMOS transistor Q14 becomes greater than or equal to the threshold voltage of 2 V, the two NMOS transistors Q14 and Q15 are sequentially turned on. When turned on, the reference voltage V REF is turned low by the ground voltage VSS.
기준전압 발생회로의 기준전압(VREF)은 인버터에 입력된다. 인버터는 두 개의 피모스 트랜지스터와 하나의 엔모스 트랜지스터가 직렬 연결되고, 이 직렬 연결 구조가 3단으로 병렬 연결된다. 전원전압(VDD) 쪽에 연결되는 세 개의 피모스 트랜지스터(Q16)(Q17)(Q18)의 게이트는 전술한 온도 검출부(10)에서 출력되는 세 개의 인에이블 신호(TH)(TR)(TC)에 의해 각각 제어된다. 이 세 개의 피모스 트랜지스터(Q16)(Q17)(Q18) 역시 기준전압 발생회로의 경우와 마찬가지로 서로 다른 크기의 전류구동능력을 갖는다. 피모스 트랜지스터(Q16)의 전류 구동능력이 가장 작으며, 피모스 트랜지스터(Q18)의 전류구동능력이 가장 크다. 피모스 트랜지스터(Q17)의 전류구동능력은 나머지 두 개의 피모스 트랜지스터(Q16)(Q18)의 중간 정도의 값을 갖는다. 접지 전압(VSS) 쪽에 직렬 연결되는 피모스 트랜지스터와 엔모스 트랜지스터 쌍(즉, Q19와 Q20, Q21과 Q22, Q23과 Q24)은 기준전압(VREF)에 의해 제어된다. 이 트랜지스터 쌍의 출력이 곧 저전압 검출신호(DET)이다. 이 인버터의 논리임계전압은 기준전압 발생회로의 엔모스 트랜지스터(Q14)의 임계전압보다 다소 낮고, 그 차를 근소하게 설정한다.The reference voltage V REF of the reference voltage generating circuit is input to the inverter. In the inverter, two PMOS transistors and one NMOS transistor are connected in series, and the series connection structure is connected in parallel in three stages. The gates of the three PMOS transistors Q16, Q17, and Q18 connected to the power supply voltage VDD side are three enable signals T H (T R ) (T R ) output from the above-described temperature detector 10. C ), respectively. These three PMOS transistors Q16, Q17, and Q18 also have different magnitudes of current driving capability as in the case of the reference voltage generation circuit. The PMOS transistor Q16 has the smallest current driving capability, and the PMOS transistor Q18 has the largest current driving capability. The current driving capability of the PMOS transistor Q17 has an intermediate value between the other two PMOS transistors Q16 and Q18. PMOS and NMOS transistor pairs (ie, Q19 and Q20, Q21 and Q22, Q23 and Q24) connected in series to the ground voltage VSS side are controlled by the reference voltage VREF . The output of this pair of transistors is the low voltage detection signal DET. The logic threshold voltage of this inverter is slightly lower than the threshold voltage of the NMOS transistor Q14 of the reference voltage generating circuit, and sets the difference slightly.
이와 같이 구성된 본 발명의 동작과 그에 따른 작용은 다음과 같다. 온도 검출부(10)에서는 회로가 형성되어 있는 칩의 주변 온도를 검출하여 현재 온도에 따라 세 개의 인에이블 신호(TH)(TR)(TC) 가운데 하나를 선택적으로 활성화시킨다. 활성화된 인에이블 신호에 의해 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13) 가운데 하나가 턴 온되어 전원전압(VDD) 단자와 엔모스 트랜지스터(Q14)의 드레인 사이에 전류 경로를 형성한다. 이와 같이 공급된 전류는 엔모스 트랜지스터(Q14)의 드레인 전압을 상승시키며, 이 드레인 전압이 엔모스 트랜지스터(Q14)의 임계전압 이상이 되면 두 개의 엔모스 트랜지스터(Q14)(Q15)가 차례로 턴 온되어 기준전압(VREF)은 접지 전압(VSS)에 의해 로우레벨로 된다. 이 로우레벨의 기준전압(VREF)은 인버터에 의해 반전되어 하이레벨의 저전압 검출신호(DET)를 발생시킨다. 저전압 검출신호(DET)가 하이레벨인 경우는 전원전압(VDD)의 레벨이 시스템을 구동하기에 충분한 상태인 것을 의미한다.The operation of the present invention configured as described above and the effects thereof are as follows. The temperature detector 10 detects the ambient temperature of the chip on which the circuit is formed and selectively activates one of the three enable signals T H (T R ) (T C ) according to the current temperature. One of the three PMOS transistors Q11, Q12, and Q13 is turned on by the enabled enable signal to form a current path between the power supply voltage VDD terminal and the drain of the NMOS transistor Q14. The current supplied in this way increases the drain voltage of the NMOS transistor Q14. When the drain voltage becomes higher than or equal to the threshold voltage of the NMOS transistor Q14, the two NMOS transistors Q14 and Q15 are sequentially turned on. Therefore, the reference voltage V REF is brought low by the ground voltage VSS. The low level reference voltage V REF is inverted by the inverter to generate a high level low voltage detection signal DET. When the low voltage detection signal DET is at a high level, it means that the level of the power supply voltage VDD is sufficient to drive the system.
그러나 전지가 소모됨으로써 전원전압(VDD)의 레벨이 점차 감소하여 엔모스 트랜지스터(Q14)의 임계전압 보다 낮아지면 엔모스 트랜지스터(Q14)(Q15)는 더 이상 턴 온되지 못한다. 따라서 이때의 기준전압(VREF)은 전원전압(VDD)의 레벨이 그대로 반영된다. 인버터의 논리임계전압은 엔모스 트랜지스터(Q14)의 임계전압에 대하여 근소한 차이로 낮게 설정되었기 때문에 엔모스 트랜지스터(Q14)를 턴 온시키지 못하는 레벨의 기준전압(VREF)은 인버터에서 하이레벨 입력으로 인식한다. 따라서 인버터에서 출력되는 저전압 검출신호(DET)가 로우레벨로 되어 현재의 전원전압(VDD) 레벨이 시스템을 구동하는데 필요한 충분한 레벨이 아님을 표시하게 된다.However, when the battery is depleted, the level of the power supply voltage VDD gradually decreases to be lower than the threshold voltage of the NMOS transistor Q14, so that the NMOS transistors Q14 and Q15 are no longer turned on. Therefore, the reference voltage V REF at this time is reflected in the level of the power supply voltage VDD. Since the logic threshold voltage of the inverter is set low by a slight difference with respect to the threshold voltage of the NMOS transistor Q14, the reference voltage VREF of the level at which the NMOS transistor Q14 cannot be turned on is changed from the inverter to the high level input. Recognize. Accordingly, the low voltage detection signal DET output from the inverter goes low, indicating that the current power supply voltage VDD level is not sufficient for driving the system.
기준전압 발생회로의 병렬 연결된 세 개의 피모스 트랜지스터(Q11)(Q12)(Q13)는 온도 검출부(10)에서 검출한 주변 온도에 따라 선택적으로 턴 온되는데 주변 온도가 실온(25℃)인 경우에는 피모스 트랜지스터(Q12)를 턴 온시켜서 정상적인 양의 전류가 공급되도록 한다.The three PMOS transistors Q11, Q12, and Q13 connected in parallel in the reference voltage generation circuit are selectively turned on according to the ambient temperature detected by the temperature detector 10. When the ambient temperature is room temperature (25 ° C), The PMOS transistor Q12 is turned on so that a normal amount of current is supplied.
주변 온도가 실온보다 높은 경우에는 피모스 트랜지스터(Q11)를 턴 온시킨다. 온도가 높아지면 반도체의 특성상 저항이 감소하여 피모스 트랜지스터(Q12)의 전류구동능력이 설계시의 값보다 커진다. 따라서 엔모스 트랜지스터(Q14)의 드레인 전압이 비정상적으로 높아져서 기준전압(VREF)이 전원전압(VDD)의 레벨을 충실히 반영하지 못한다. 따라서 이때에는 전류구동능력이 상대적으로 작은 피모스 트랜지스터(Q11)를 턴 온시켜서 공급되는 전류의 양을 제한하는 것이다.When the ambient temperature is higher than room temperature, the PMOS transistor Q11 is turned on. As the temperature increases, the resistance decreases due to the characteristics of the semiconductor, and the current driving capability of the PMOS transistor Q12 becomes larger than the design value. Therefore, the drain voltage of the NMOS transistor Q14 is abnormally high, so the reference voltage V REF does not faithfully reflect the level of the power supply voltage VDD. Therefore, at this time, the PMOS transistor Q11 having a relatively small current driving capability is turned on to limit the amount of current supplied.
반대로 온도가 실온보다 낮은 경우에는 피모스 트랜지스터(Q16)를 턴 온시킨다. 온도가 낮아지면 저항이 증가하므로, 전류구동능력이 상대적으로 큰 피모스 트랜지스터(Q16)를 턴 온시켜서 공급되는 전류의 양을 증가시킨다.On the contrary, when the temperature is lower than room temperature, the PMOS transistor Q16 is turned on. As the temperature decreases, the resistance increases, thereby turning on the PMOS transistor Q16 having a relatively large current driving capability, thereby increasing the amount of current supplied.
이와 같은 온도에 대한 전류구동능력의 보완작용에 의해 엔모스 트랜지스터(Q14)의 드레인에 나타나는 기준전압(VREF)의 레벨이 전원전압(VDD)의 변화를 충실히 반영하는 것이다.The level of the reference voltage V REF appearing at the drain of the NMOS transistor Q14 faithfully reflects the change in the power supply voltage VDD due to the complementary effect of the current driving capability with respect to the temperature.
인버터의 피모스 트랜지스터(Q16)(Q17)(Q18) 역시 기준전압 발생회로의 경우와 같은 작용을 한다. 즉 온도 변화에 따른 전류구동능력의 변화로 인하여 인버터의 논리임계전압이 변화하는 것을 방지하기 위하여 기준전압 발생회로의 피모스 트랜지스터(Q11)(Q12)(Q13)와 동일하게 동작하여 인버터의 논리임계전압이 온도 변화에 관계없이 항상 고정된 값을 갖도록 한다.The PMOS transistors Q16, Q17 and Q18 of the inverter also have the same function as in the case of the reference voltage generation circuit. That is, in order to prevent the logic threshold voltage of the inverter from changing due to the change of the current driving capability according to the temperature change, the logic threshold of the inverter is operated in the same manner as the PMOS transistors Q11, Q12, and Q13 of the reference voltage generating circuit. Ensure that the voltage always has a fixed value regardless of temperature changes.
따라서 본 발명은 온도 검출기를 통하여 주변 온도의 변화를 검출하여 전류 구동능력을 가변 시킴으로써 온도 변화에 따른 기준전압 레벨의 변화 폭을 상쇄시켜서 안정된 레벨의 기준전압을 갖는 저전압 검출회로를 제공한다.Accordingly, the present invention provides a low voltage detection circuit having a stable level of reference voltage by canceling a change in the reference voltage level according to temperature change by detecting a change in ambient temperature through a temperature detector to vary the current driving capability.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002241A KR100269619B1 (en) | 1998-01-24 | 1998-01-24 | Low voltage detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980002241A KR100269619B1 (en) | 1998-01-24 | 1998-01-24 | Low voltage detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990066361A KR19990066361A (en) | 1999-08-16 |
| KR100269619B1 true KR100269619B1 (en) | 2000-10-16 |
Family
ID=19532092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980002241A Expired - Fee Related KR100269619B1 (en) | 1998-01-24 | 1998-01-24 | Low voltage detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100269619B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100882426B1 (en) * | 2002-06-24 | 2009-02-05 | 매그나칩 반도체 유한회사 | Power supply voltage detection circuit |
-
1998
- 1998-01-24 KR KR1019980002241A patent/KR100269619B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990066361A (en) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6442090B1 (en) | Differential sensing amplifier for content addressable memory | |
| US20050140405A1 (en) | Power-up circuit semiconductor memory device | |
| KR0185187B1 (en) | Semiconductor devices | |
| US7436226B2 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
| KR0153849B1 (en) | Semiconductor integrated circuit | |
| KR19990084474A (en) | Cell structure of low power static RAM | |
| IE54336B1 (en) | Volgate level detecting circuitry | |
| US6961270B2 (en) | Power-up circuit in semiconductor memory device | |
| US4290119A (en) | Memory device protected against undesirable supply voltage level | |
| KR19990029191A (en) | Semiconductor integrated circuit device with improved low voltage operation | |
| US7417475B2 (en) | Circuit and method for generating power up signal | |
| KR100293012B1 (en) | Semiconductor device and input and output circuit thereof | |
| KR100308195B1 (en) | Sense amplifier circuit for use in a semiconductor memory device | |
| KR100403341B1 (en) | Power-up signal generation circuit | |
| KR100269619B1 (en) | Low voltage detection circuit | |
| KR960003531B1 (en) | Fast current sense amplifier | |
| US6522591B2 (en) | Semiconductor memory circuit | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| JPH10163852A (en) | Input-output circuit of semiconductor device | |
| KR0126254B1 (en) | Data input buffer of semiconductor memory device | |
| JPH07141894A (en) | Protective circuit | |
| KR19980028831A (en) | Semiconductor memory device | |
| KR0167261B1 (en) | The control circuit for power supply | |
| KR100265594B1 (en) | Power-up circuit | |
| KR100231430B1 (en) | Data output buffer circuit of semiconductor memory element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980124 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19980124 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000629 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000721 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000722 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20030620 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040618 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050620 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |