KR100261298B1 - Ball grid array test socket in a pcb packaging - Google Patents
Ball grid array test socket in a pcb packaging Download PDFInfo
- Publication number
- KR100261298B1 KR100261298B1 KR1019970053451A KR19970053451A KR100261298B1 KR 100261298 B1 KR100261298 B1 KR 100261298B1 KR 1019970053451 A KR1019970053451 A KR 1019970053451A KR 19970053451 A KR19970053451 A KR 19970053451A KR 100261298 B1 KR100261298 B1 KR 100261298B1
- Authority
- KR
- South Korea
- Prior art keywords
- bga
- pin
- pcb
- test socket
- pcb board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 개발 단계에 있는 BGA(Ball Grid Array)형 칩을 PCB 보드에 실장 한 후 PCB 보드 납땜면에서 BGA 칩을 시험하기 위한 BGA 시험용 소켓에 관한 것이다. 기존의 방법은 PCB보드에 실장된 BGA 칩 주변에 많은 플레이티드 통과 홀(PTH)을 뚫어서 이 PTH에 시험 장치를 연결하여 시험한다. 이 방법을 사용 하여 BGA 칩의 모든 핀들을 시험 하려면 다량의 PTH를 뚫어야 되며, 이것에 의해 BGA 주변의 배선의 복잡화 및 부품간 큰 여유 공간(Clearance)을 요구 한다. 또한 시험이 끝난 후 시험용 PTH 제거를 위해 PCB보드의 재 제작 문제 등이 존재 한다. 이러한 문제점들을 제거 하기 위해, PCB보드에 BGA 칩 실장시 BGA 볼 핀들이 PCB보드 내층과 연결 목적으로 보조 PTH를 뚫게 되며 이 보조 PTH의 PCB보드 납땜면에 BGA 시험용 소켓을 삽입하여 전기적 시험을 한다.The present invention relates to a BGA test socket for testing the BGA chip on the PCB board soldering surface after mounting a ball grid array (BGA) type chip in the development stage. Conventional methods test many plated through holes (PTH) around a BGA chip mounted on a PCB board, connecting the test device to the PTH. To test all the pins of a BGA chip using this method, a large amount of PTH must be drilled, which leads to complicated wiring around the BGA and a large clearance between components. In addition, there is a problem of remanufacturing a PCB board to remove the PTH after the test. To eliminate these problems, when the BGA chip is mounted on the PCB board, the BGA ball pins are drilled through the auxiliary PTH for connection with the inner layer of the PCB board, and the electrical test is performed by inserting the BGA test socket into the solder surface of the PCB board.
Description
본 발명은 조립된 인쇄회로기판(이하, 'PCB보드' 라 칭함)에서 Ball Grid Array( 이하, 'BGA' 라 칭함) 칩 시험 장치에 관한 것으로서, 특히 개발 단계에 있는 BGA 칩을 PCB보드에 실장한 후 PCB보드 납땜면에서 BGA 칩을 전기적 시험을 가능하게 하는 BGA 시험용 소켓에 관한 것이다.The present invention relates to a ball grid array (hereinafter referred to as "BGA") chip test apparatus in the assembled printed circuit board (hereinafter referred to as "PCB board"), in particular, the BGA chip in the development stage is mounted on the PCB board The present invention relates to a BGA test socket that enables electrical testing of a BGA chip on a PCB board soldered surface.
종래기술에서, 개발 중인 PCB보드에 실장된 BGA 칩의 시험은 BGA 칩 주변에 많은 플레이티드 통과 홀(Plated Through Hole; PTH)을 뚫으며, 이 플레이티드 통과 홀을 시험 포인트로 하고 있다. 이 방법은 BGA 칩과 칩 사이에 다수의 불필요한 플레이티드 통과 홀(PTH)을 뚫어야 하기 때문에 부품간 큰 여유 공간(Clearance)을 요구하고, 또한 시험 후 그 시험용 플레이티드 통과 홀을 제거하기 위해 PCB보드를 재 제작하여야 하므로 PCB보드 제작에 많은 경비가 소요된다.In the prior art, a test of a BGA chip mounted on a PCB board under development drills many plated through holes (PTH) around the BGA chip, and the plated through holes are used as a test point. This method requires a large clearance between parts, since a large number of unnecessary plated through holes (PTH) must be drilled between the BGA chip and the chip, and also the PCB board to remove the test plated through holes after testing. Since it needs to be re-manufactured, a lot of expenses are required to manufacture PCB board.
즉, 종래기술은 다음과 같은 문제점들이 있다.That is, the prior art has the following problems.
BGA가 실장되는 주변 PCB보드에 시험용 플레이티드 통과 홀(PTH)을 다수개 뚫어야 되고, BGA 부품간 큰 여유 공간이 요구되고, 양산시 제작된 시험용 플레이티드 통과 홀을 제거 하여야 하며, 전체적인 재 CAD(Computing Aided Design) 작업 및 PCB보드를 최소한 2번 이상 제작하여야 한다. 또한, 주변 배선 때문에 시험용 플레이티드 통과 홀(이하, 'PTH' 라 칭함)을 균일한 피치(pitch)로 제작하여 계측 장치를 연결하기 어렵다. 일반적으로 PCB보드 제작은 한번에 여러 매 제작 하므로 시험용으로 제작된 PCB보드는 모두 시험용으로만 사용된다. 즉, 비 경제적인 문제점이 있다.A large number of test plated through holes (PTH) must be drilled in the peripheral PCB board where BGA is mounted, a large free space between BGA parts is required, and test plated through holes manufactured during mass production must be removed, and the overall re- CAD (Computing) Aided Design) Work and manufacture PCB board at least twice. In addition, due to the peripheral wiring, it is difficult to connect the measuring device by making the test plated through hole (hereinafter referred to as 'PTH') at a uniform pitch. In general, PCB boards are manufactured several times at a time, so all PCB boards made for testing are used only for testing. That is, there is a non-economic problem.
따라서, 본 발명은 상기와 같은 문제점들을 해결하기 위해, 개발 중인 PCB보드 납땜면의 BGA 칩 배선 연결용 보조 PTH에 삽입되어 사용자 요구 핀 피치로 전기적 시험을 하는데 그 목적이 있다.Accordingly, an object of the present invention is to be inserted into the auxiliary PTH for BGA chip wiring connection of the soldering surface of the PCB board under development, and to perform an electrical test with a user required pin pitch.
도 1 은 일반적인 BGA(Ball Grid Array) 칩의 볼 핀(ball pin) 배열도,1 is a ball pin arrangement of a typical ball grid array (BGA) chip,
도 2 는 PCB보드에 실장되는 BGA 칩의 볼 핀 패드와 보조 플레이티드 통과 홀(PTH) 제작도,Figure 2 is a ball pin pad and auxiliary plated through hole (PTH) fabrication of the BGA chip mounted on the PCB board,
도 3 은 본 발명에 따른 BGA 시험용 소켓의 개략적인 상면도,3 is a schematic top view of a BGA test socket according to the present invention;
도 4 는 본 발명의 BGA 시험용 소켓의 조립된 A-A'선 절단면도,4 is a cross-sectional view taken along line A-A 'of the BGA test socket of the present invention;
도 5 는 BGA 시험용 소켓의 개략적인 하면도,5 is a schematic bottom view of a BGA test socket,
도 6 은 BGA 시험용 소켓 하면의 핀 배치도.6 is a pinout diagram of the bottom surface of the BGA test socket.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
30 : 제 1 핀30: first pin
40 : 제 2 핀40: second pin
50 : PCB 보드50: PCB Board
상기와 같은 목적을 달성하기 위한 본 발명의 BGA 시험용 소켓은, 개발중인 인쇄회로기판(PCB보드)에 실장되는 볼 그리드 어레이(BGA) 칩을 시험하기 위한 장치에 있어서, PCB보드에 BGA 칩 실장시 BGA 볼 핀들이 PCB보드 내층 배선과 연결되기 위해 PCB보드에 뚫려진 보조 플레이티드 통과 홀(PTH)에 결합되는 제 1 핀과, 상기 제 1 핀의 바깥쪽에 BGA시험용 소켓의 상기 PCB보드 배선을 통해 연결되어 시험 단자로 사용하는 제 2 핀으로 구성된다. 이러한 구성에 따른 본 발명의 특징은, BGA 칩 볼 핀 실장용 PCB보드 패드와 PCB보드 내층 배선을 연결하기 위한 보조 PTH 를 이용하여 BGA 시험용 소켓을 결합함에 따라 추가적인 시험용 PTH 제작이 불필요하여 PCB보드 제작 공정이 좀더 쉬워지고, BGA 시험용 소켓의 단자 핀 피치(terminal pin pitch)를 사용자가 조정하여 BGA 부품간 여유 공간(Clearance)조정이 가능하며, 제작된 PCB보드 자체에 결함이 없으면 CAD 의 재 작업 및 PCB보드 재 제작 공정 없이 PCB보드 양산이 가능하고, BGA 시험용 소켓의 단자 핀 피치를 조정하여 보드와 보드의 상호접속(Board to Board interconnection) 및 계측기 연결이 용이하며, 시험용으로 사용된 PCB보드를 제외하고 제작된 PCB보드 모두 사용 가능한 것을 특징으로 한다.BGA test socket of the present invention for achieving the above object, in the device for testing a ball grid array (BGA) chip mounted on a printed circuit board (PCB board) under development, when the BGA chip is mounted on a PCB board A first pin coupled to an auxiliary plated through hole (PTH) drilled in the PCB board to connect the BGA ball pins to the inner wiring of the PCB board, and through the PCB board wiring of the BGA test socket outside the first pin. It consists of a second pin connected to and used as a test terminal. The characteristics of the present invention according to this configuration, by combining the BGA test socket using the auxiliary PTH for connecting the BGA chip ball pin mounting PCB board pad and the PCB board inner layer wiring, no additional test PTH fabrication is required to manufacture the PCB board The process becomes easier and the user can adjust the terminal pin pitch of the BGA test socket to adjust the clearance between BGA parts.If there is no defect in the manufactured PCB board itself, CAD rework and PCB board can be mass-produced without PCB board remanufacturing process, and it is easy to board to board interconnection and instrument connection by adjusting terminal pin pitch of BGA test socket, except PCB board used for test And both of the manufactured PCB board is characterized in that available.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 일반적인 BGA 칩이 가지고 있는 1.27mm 피치 볼 핀 배열을 나타낸 것이다.Figure 1 shows the 1.27mm pitch ball pin arrangement of a typical BGA chip.
도 2 는 PCB보드에 실장되는 BGA 칩의 볼 핀 패드와 보조 PTH 제작도로서, BGA 볼 핀 패드와 보조 PTH는 일부분만 나타낸 것이다.Figure 2 is a ball pin pad and auxiliary PTH fabrication of the BGA chip mounted on the PCB board, the BGA ball pin pad and the auxiliary PTH is shown only a portion.
도 2에 도시된 바와 같이, 상기한 BGA 칩이 PCB보드에 실장 되기 위해서는 PCB보드에 보조 플레이티드 통과 홀(Plated Through Hole; PTH)(20)을 뚫어야 하며, 이 보조 PTH(20)를 사용해서 PCB보드 내층 배선과 연결이 가능 하다. 일반적으로 최종 처리된 보조 PTH(20)의 직경 크기는 0.2mm, 0.25mm, 0.3mm중 하나이며, 이 중 한 개로 통일하여 제작한다. 그러나, 도 4 의 본 발명에서 고안된 BGA 시험용 소켓이 PCB보드의 납땜면 보조 PTH에 삽입되기 위해서는 최종 처리된 보조 PTH의 직경은 0.3mm((-)공차 포함)가 되어야 한다. 보조 PTH 처리 공정은 FLATPAD 방식으로 하며 최종 처리된 Sn/Pb 두께는 4∼16㎛로 한다.As shown in FIG. 2, in order for the BGA chip to be mounted on a PCB board, an auxiliary plated through hole (PTH) 20 must be drilled in the PCB board, and the
도 3은 BGA 시험용 소켓의 개략적인 상면도 이며, 파선친 부분의 자세한 모양을 오른쪽에 나타내었다. 오른쪽에 나타낸 PTH(40)은, 도 4 의 시험용 단자(Thru Hole Type -205 pin)인 제 2 핀(40)이 FR-4 PCB(50)에 삽입된 상면도로서, 이는 도 4에 도시된 제 2 핀(40)의 직경 0.38mm 측(41)의 홀(hole)을 나타낸 것이다. 이 홀(40)은 사용자가 필요로 하는 피치(pitch)로 설계 될 수 있다. 예를 들면 1.27mm 피치 볼 핀 배열을 1.1 ∼ 4배 피치로 할 수 있으며, 사용자에 따라 재배열 혹은 인치(Inch) 단위가 아닌 미터 단위로 제작 할 수 있다. 여기에서는 지면상 2배인 2.54mm pitch에 대하여 기술한다. 가운데 원형 핀들은 도 4 의 직경 0.3mm 핀인 제 1 핀(30)의 길이 1.78mm 쪽(33) 핀들을 나타낸다. 도 3에서와 같이 제 2 핀(40)의 피치 범위는 BGA칩의 볼 핀 피치의 1.1∼4배로 하며, 핀 배열의 격자 형태는 네모 혹은 세모 등의 여러모양으로써 배열할 수 있다. 여기서는 제 2 핀(40)을 Thru hole Type-205 핀을 예로써 사용하였으나 다른 유사한 핀을 사용할 수가 있다.3 is a schematic top view of the BGA test socket, and the detailed shape of the broken line is shown on the right side.
도 4 는 BGA 시험용 소켓의 조립된 A-A'선 절단면도이며, 다층 기판인 FR-4 PCB보드(50)는 배선을 통해 BGA 시험용 소켓 안쪽에 위치한 직경 0.3mm 핀인 제 1 핀(30)과 바깥쪽에 위치한 Thru Hole Type - 205 핀인 제 2 핀(40)을 서로 연결하며, 배선은 50 ∼ 60Ω 으로 임피던스를 제어 한다. 그리고 제 1 핀(30)의 짧은 측 단(31)의 직경 0.3mm는, 최종적으로 Tin-Lead 도금(20∼40마이크론) 후의 크기를 나타내며, (+)공차를 포함한 크기이다. 이 제 1 핀(30)의 길이가 2.41mm 쪽(31)은 BGA시험용 소켓의 FR4-PCB(50)와 납땜으로 결합하며, 제 1 핀(30)의 1.78mm 쪽(33)은 BGA 칩이 실장되는 PCB보드의 납땜면 보조 PTH에 프레스핏 핀(pressfit pin)방법으로 결합된다.4 is a cross-sectional view of the assembled A-A 'line of the BGA test socket. The FR-4 PCB board 50, which is a multilayer board, includes a
도 4 에 도시된 본 발명의 BGA 시험용 소켓의 조립 방법은 다음과 같다.The assembly method of the BGA test socket of the present invention shown in Figure 4 is as follows.
먼저, 적절한 크기의 BGA 시험용 소켓의 FR-4 PCB보드(50)를 제작한다. 그리고 제 1 핀(30)을 모두 세척한 후, 균일하게 납땜 접합제를 도포한다. 제 1 핀(30)의 길이 2.41mm 쪽(31)을 BGA 시험용 소켓의 PCB PTH(도 2의 보조 PTH와 같은 피치 구조로 제작)에 모두 삽입한다. 제 2 핀(40)이 삽입되는 모든 PTH에 솔더 레지스트 처리 후, BGA 시험용 소켓 PCB보드 납땜면을 납땜 조에 넣고 충분히 납땜한다. 이때 납땜되는 과정에 제 1 핀(30)의 길이 1.78mm 쪽(33)의 Tin-Lead 도금이 녹아 납의 적심작용과 중력에 의해 프레스핏 핀이 생성된다. 그후, 상기 솔더 레지스트를 제거한 후, 제 2 핀(40)을 납땜하여 조립한 후, 세척 이물질 및 불순물을 완전히 제거한다.First, the FR-4 PCB board 50 of the BGA test socket of the appropriate size is manufactured. And after wash | cleaning all the
도 5 는 BGA 시험용 소켓의 개략적인 저면도 이며, 가운데에 위치한 제1 핀(30)의 2.41mm 쪽(31) 납땜면을 나타낸다. 도 5에 도시된 파선 부분을 도 6에 나타내었다.5 is a schematic bottom view of the BGA test socket, showing the 2.41
도 6은 ADVANCED INTERCONNECTIONS 사의 암컷(female)형 제 2 핀(40)을 나타내며, 수컷(male)형 핀이 삽입되는 도 4의 제 2 핀(40)의 직경 1.07mm 쪽(42)을 나타낸다. 제 2 핀(40)은 1.27mm 피치용 암컷형 단자이며, 수컷형 단자 핀 이 삽입되어 BGA 시험용 소켓과 계측 장치 등의 보드에 연결되거나 그대로 시험 단자 핀으로 사용된다. 이 시험단자 핀의 피치가 2.54mm 보다 크면 제 2 핀(40) 대신 2.54mm 피치용 암컷형 단자를 사용 할 수 있다.Fig. 6 shows a female
이때, 제작 가능한 암컷형 단자 핀의 최소 피치는 다음과 같이 계산 된다.At this time, the minimum pitch of the manufactured female terminal pin is calculated as follows.
여기서, E1 은 도 1 참조(E1=D1), Cpi은 가장 외곽 보조 PTH와 암컷형 단자 핀 사이의 여유 공간, n 은 BGA의 피치 수, pBGA는 BGA 볼 핀의 피치를 나타낸다. 예를 들면, 상기 도 1에서 pBGA= 1.27mm, n = 4, Cpi=2.00mm, E1 = 35.56mm 라 하면, 상기 수학식 (1)에서 X≒1.5이 계산되며, 상기 수학식(2)에서 암컷형 단자 핀의 최소 피치는 1.9mm가 된다. 즉, 제작 가능한 최소 암컷형 단자 핀의 피치는 2.0mm가 된다.Here, E1 refers to FIG. 1 (E1 = D1), C pi is a free space between the outermost auxiliary PTH and the female terminal pin, n is the number of pitches of the BGA, and p BGA is the pitch of the BGA ball pin. For example, if p BGA = 1.27 mm, n = 4, C pi = 2.00 mm, E1 = 35.56 mm in FIG. 1, X ≒ 1.5 is calculated in Equation (1), and Equation (2 ), The minimum pitch of the female terminal pins is 1.9 mm. That is, the pitch of the minimum female terminal pin which can be manufactured becomes 2.0 mm.
한편, 이와같은 본 발명의 BGA 시험용 소켓 사용 방법을 설명하면 다음과 같다.On the other hand, when explaining the BGA test socket using method of the present invention as follows.
먼저, 도 1의 BGA 칩 볼 핀의 피치와 같은 도 2(편의상 일부만 표시)의 보조 PTH(20)에 도 4와 같이 조립된 BGA 시험용 소켓을 제 1 핀(30)의 길이 1.78mm쪽(33)이 정확히 삽입되게 BGA칩이 실장된 PCB보드 납땜면에 위치시킨다. 그리고나서, 고무 망치를 사용 해서 제 1 핀(30)의 PCB보드 납땜면을 살살 두드려 핀을 모두 삽입하는데, 단, 이 때 PCB보드에 실장된 BGA에 충격이 가지 않도록 삽입한다. 제 2 핀(40)을 시험 단자(test terminal)로 사용 하든지 수컷형 핀을 삽입하여 보드와 보드의 상호 접속 혹은 시험 계측기에 연결한다. 그리고 BGA 칩의 전기적인 시험을 수행한다.First, the BGA test socket assembled as shown in FIG. 4 in the
이상과 같은 본 발명은 다음과 같은 효과들을 갖는다.The present invention as described above has the following effects.
첫째로, BGA 칩이 실장되는 PCB보드에 BGA 시험용 PTH를 다수개 뚫을 필요가 없다.First, it is not necessary to drill multiple BGA test PTHs on the PCB board on which the BGA chip is mounted.
둘째로, 시험용 단자(test terminal)의 피치를 사용자가 임의로 정할 수 있어 시험 및 사용이 용이하다.Secondly, the pitch of the test terminal can be arbitrarily determined by the user, which facilitates testing and use.
세째로, BGA 칩이 실장된 보드에서 다른 보드로 상호 연결이 가능하다.Thirdly, boards with BGA chips can be interconnected from one board to another.
네째로, 제작 방법에 따라 PCB보드 제작시 BGA간 큰 여유 공간을 요구하지 않을 수 있다.Fourth, depending on the manufacturing method may not require a large free space between the BGA when manufacturing the PCB board.
다섯째로, 제작된 PCB보드 자체에 결함이 없으면 그대로 PCB보드 양산이 가능하다.Fifth, if there is no defect in the manufactured PCB board itself, mass production of PCB board is possible.
여섯째로, 시험용으로 사용된 PCB보드를 제외하고 기 제작된 PCB보드는 모두 사용 가능하다.Sixth, all PCB boards can be used except for PCB boards used for testing.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970053451A KR100261298B1 (en) | 1997-10-17 | 1997-10-17 | Ball grid array test socket in a pcb packaging |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970053451A KR100261298B1 (en) | 1997-10-17 | 1997-10-17 | Ball grid array test socket in a pcb packaging |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990032410A KR19990032410A (en) | 1999-05-15 |
KR100261298B1 true KR100261298B1 (en) | 2000-07-01 |
Family
ID=19522978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970053451A Expired - Fee Related KR100261298B1 (en) | 1997-10-17 | 1997-10-17 | Ball grid array test socket in a pcb packaging |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100261298B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100744997B1 (en) * | 2006-05-24 | 2007-08-02 | 김대수 | 소켓 A socket terminal of the test socket |
-
1997
- 1997-10-17 KR KR1019970053451A patent/KR100261298B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19990032410A (en) | 1999-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5118298A (en) | Through hole mounting of integrated circuit adapter leads | |
US6817870B1 (en) | Technique for interconnecting multilayer circuit boards | |
JP3925821B2 (en) | Printed circuit board repair method and apparatus | |
US6912780B2 (en) | Method and structure for repairing or modifying surface connections on circuit boards | |
US7790985B2 (en) | Device for repair of a contact pad of a printed circuit board | |
US20020093803A1 (en) | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers | |
US20070272436A1 (en) | Printed circuit board unit | |
US5533665A (en) | Method of making a printed circuit board with adaptor pins | |
WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
KR100261298B1 (en) | Ball grid array test socket in a pcb packaging | |
US5181317A (en) | Method of making an engineering change to a printed wiring board | |
JP3309099B2 (en) | Connection method between circuit board and surface mount LSI | |
GB2449761A (en) | A method for manufacturing an interposer | |
US7005742B2 (en) | Socket grid array | |
JP2006114851A (en) | Terminal mounting structure on circuit board | |
DE202005021915U1 (en) | An interconnection structure for connecting buried signal lines to electrical devices | |
KR100609918B1 (en) | Inspection unit of board with electronic parts | |
US6429390B1 (en) | Structure and method for forming the same of a printed wiring board having built-in inspection aids | |
KR200144292Y1 (en) | PBGA Package | |
KR100248412B1 (en) | Pin array conversion socket | |
JPH02137290A (en) | Printed circuit boards and electronic devices for electronic component mounting | |
EP0599476A1 (en) | A connection device for a printed wiring board | |
EP0594409A1 (en) | A connection device for a printed wiring board | |
EP0594408A1 (en) | A connection device for a printed wiring board | |
JPH03101083A (en) | Connector fixing structure for surface mounting type board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R11-asn-PN2301 St.27 status event code: A-3-3-R10-R13-asn-PN2301 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
Fee payment year number: 1 St.27 status event code: A-2-2-U10-U11-oth-PR1002 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
FPAY | Annual fee payment |
Payment date: 20030408 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Fee payment year number: 4 St.27 status event code: A-4-4-U10-U11-oth-PR1001 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Not in force date: 20040418 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE St.27 status event code: A-4-4-U10-U13-oth-PC1903 |
|
PC1903 | Unpaid annual fee |
Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20040418 St.27 status event code: N-4-6-H10-H13-oth-PC1903 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 St.27 status event code: A-5-5-R10-R13-asn-PN2301 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |