[go: up one dir, main page]

KR100257930B1 - 송수신기의 기준 주파수 제어 장치 및 방법 - Google Patents

송수신기의 기준 주파수 제어 장치 및 방법 Download PDF

Info

Publication number
KR100257930B1
KR100257930B1 KR1019980006285A KR19980006285A KR100257930B1 KR 100257930 B1 KR100257930 B1 KR 100257930B1 KR 1019980006285 A KR1019980006285 A KR 1019980006285A KR 19980006285 A KR19980006285 A KR 19980006285A KR 100257930 B1 KR100257930 B1 KR 100257930B1
Authority
KR
South Korea
Prior art keywords
frequency
value
frequency error
error detection
duty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980006285A
Other languages
English (en)
Other versions
KR19990071066A (ko
Inventor
이태영
오상석
유재황
구준모
김병무
Original Assignee
서정욱
에스케이 텔레콤주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서정욱, 에스케이 텔레콤주식회사 filed Critical 서정욱
Priority to KR1019980006285A priority Critical patent/KR100257930B1/ko
Publication of KR19990071066A publication Critical patent/KR19990071066A/ko
Application granted granted Critical
Publication of KR100257930B1 publication Critical patent/KR100257930B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail by using digital means for generating the oscillator control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Superheterodyne Receivers (AREA)
  • Transceivers (AREA)

Abstract

1. 발명이 속하는 기술분야
본 발명은 송수신기의 기준 주파수 제어 장치 및 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 무선 송수신기에서 수신 주파수의 복조시 검출한 주파수 오차 검출량과 임의의 기준값을 비교하고, 비교 결과의 수렴상태에 따라 이득을 가변시겨 복조율을 향상시킬 수 있는 기준 주파수 제어 장치 및 방법을 제공함에 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은, 주파수 오차 검출값과 제1기준값의 크기를 비교하기 위한 제1주파수 오차 판별수단과, 상기 주파수 오차 검출값과 제2기준값의 크기를 비교하기 위한 제2주파수 오차 판별수단과, 상기 주파수 오차 검출값이 수렴하는지를 판별하기 위한 주파수 오차 수렴 판별수단과, 상기 주파수 오차 수렴 판단의 출력신호에 따라, 주파수 편차 추정값을 양자화하여, 상기 기준 주파수의 발진을 이중 제어하기 위한 기준 주파수 제어수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 무선 송수신 시스템에서 기준 주파수의 발생을 이중 제어하여 안정적으로 기준 주파수를 발생시키는데 이용됨.

Description

송수신기의 기준 주파수 제어 장치 및 방법
본 발명은 무선 송수신 시스템에서 이중 제어 주파수 조절 장치에 관한 것으로서, 특히 수신 주파수의 편차를 추출하여 얻어지는 주파수 조절량을 이용해 기준 주파수의 발생을 이중 제어하여 안정적으로 기준 주파수를 발생시킬 수 있는 주파수 조절 장치 및 방법에 관한 것이다.
제1도는 일반적인 무선 송수신기의 개략도이다.
제1도에 보인 바와 같이, 일반적인 무선 송수신긴는 튜너(110)와, 기저대역 처리부(120)를 구비한다.
상기한 바와 같은 구조를 갖는 일반적인 무선 송수신기의 동작을 설명하면 다음과 같다.
튜어(TUNER)(110)는 안테나(130)를 통해 수신된 고주파 신호를 저주파 신호를 하향 변환시켜 기저대역 신호 처리부(120)로 전달하고, 또한 기저대역 신호 처리부(120)로부터 전달된 저주파 신호를 고주파 신호로 상향 변환시켜 안테나(130)를 통해 외부로 송신한다. 기저대역 신호 처리부(120)는 튜너(110)로부터 전달된 수신 주파수를 복조하고, 또한 송신 주파수를 변조하여 튜너(110)로 전달한다.
기존 주파수 조절회로의 기본적인 개념은 주파수 발진기가 갖게 되는 주파수 드리프트나 무선 채널상의 강한 도플러로 인하여 수신신호의 순서 중심주파수가 변화하는 편차, 즉 상기 기저대역 신호 처리부에서 검출한 주파수 오차 검출값을 펄스 폭 변조(PWM : Pulse Width Modulation) 또는 펄스 주기 변조(PDM : Pulse Duration Modulation) 방식을 이용한 변조를 통하여 무선 주파수 처리단(튜너)에 실장된 주파수 합성부의 기준 주파수 발진기를 조절하도록 하였다.
이러한, PWM이나 PDM 방식은 복잡하면서 소모전력이 큰 D/A 변환기를 사용하지 않고 잡음에도 강한 특징을 갖으면서 디지털 신호값을 아날로그 직류 레벨의 전압으로 변환하는 기능을 간단한 로직회로로 구현되는 PWM 혹은 PDM 변조 회로와 간단한 R-C 필터(저항(R)과 커패시터(C)로 이루어진 필터)를 사용하여 구현할 수 있으므로, 작은 크기의 최적화를 요구하는 단말기에 많이 채용되어 사용되어 왔다.
그러나, 상기 PWM이나 PDM으로 변조된 신호를 직류 레벨로 변환하기 위해선 R-C필터의 시정수가 주파수 편차 검출주기 보다 짧고 PWM 및 PDM등의 변조 신호 출력 클럭 속도 보다 10배 이상 길도록 하여 주파수 편자 조정 리플을 충분히 제거할 수 있도록 하는 회로 구조를 채택하여 왔다.
첫째, 주파수 오차 검출기로 영점 교차를 이용하는 방식을 사용할 경우 상당히 작은 주파수 오차까지 주파수 오차 조절 값이 쫓아가도록 하기 위해선 상기 R-C필터의 시정수를 매우 크게 하거나 주파수 오차 검출값을 적분한 기준 주파수 오차 조절값의 양자화 레벨을 아주 크게하여 분해능을 높이는 방법이 있다. 전자와 같이, 시정수를 매우 크게 할 경우엔 통과 대역폭이 줄어들어 리플이나 잡음이 줄어드는 장점을 가지나 주파수 오차를 추적하는 속도가 너무 느려져 동기 획득 소요시간이 길어지게 되는 문제점이 있었다. 또한, 후자의 경우엔 기준 주파수 오차 조절값의 양자화 레벨을 크게 하기위하여 더 고속의 클럭을 통하여 변조하거나 출력 속도를 낮추어야 하므로 결국 R-C 필터의 시정수를 매우 크게 해야하는 문제점이 있었다.
둘째, 주파수 오차 검출기로 직교상관기를 사용하여 위상의 변화를 추정하는 직교 상관기(Quadri-correlator)를 사용하면 영점 교차 방법을 이용하는 것에 비하여 훨신 빠른 검출속도를 얻을 수 있어 R-C필터의 시정수를 크게 줄이지 않으면서 상당히 작은 주파수 오차가지 주파수 오차 조절 값이 쫓아가도록 할 수 있으나 비교적 큰 잡음이나 페이딩(fading)에 약하고 이를 극복하기 위한 루프 이득이나 대역폭을 통한 최적값을 조정해야 하는 어려움이 있었다.
그리고, 상기 방식들의 고찰에서 주파수 추적범위를 넓게 하는 것과 주파수 오차 조절 정밀도 사이엔 반사이익이 있어 어느 한 경우의 단점을 희생해야 하는 단점을 갖고 있었다. 즉, 주파수 추적범위를 크게하려면 주파수 오차 조절값의 양자화 간격이 커져야 하므로 일정값 이상의 양자화 에러가 발생하였다. 반면, 주파수 정밀도를 높이려면 양자화 간격이 좁아져 주파수 추적범위가 좁아지므로 높은 주파수 대역을 사용하는 무선 송수신기에서 동기를 위하여 주파수 허용치가 아주 작은 고안정발진기를 사용하여야 하므로 이동국 단말의 가격 경쟁력을 떨어뜨리는 문제점이 있었다. 상기 어려움을 극복하고 정밀하게 주파수 오차를 쫓아가기 위하여 기존 통신(CDMA방식 포함)에선 동기 상태에 따라 주파수 오차 조절값의 이득을 달리하여 주파수 편차를 조절하는 방법을 사용하여 왔다. 이를 상세하게 설명하면 기존 CDMA 방식에선 동기상태가 크게 두가지로 나뉘는데, 초기 동기보드에서 정상 추적 모드로 전환되는 상태와 정상 동기 추적 상태이다. 초기 동기모드에서 정상 추적 모드로 전환되기까지 시간적 동기오차가 1/2 Tc 이내에 있을 경우 주파수 조절 회로의 이득을 1로 사용하고 정상 동기 추적상태에선, 즉 1/4Tc이내에 있을 경우 0.25로 이득을 줄여 4배 만큼 정교하게 조절할 수 있도록 구성하였다. 그러나, 이와 같은 방법은 두가지 관점에서 제약을 줄 수 있다. 디지털적으로 이득을 조절하여 빠른 수렴값을 갖을 수 있으나 PWM회로와 R-C 필터를 통하여 주파수 오차 제어 전압인 직류레벨로 변환하는 과정에서 정밀도에 한계가 있었고, 일정이상 주파수오차가 줄어들면 더 이상 줄어들지 않는 양자화 에러나 R-C필터의 시정수로 인한 리플은 충분히 제거할 수 없었다. 또한, 정상 동기 추적 상태에서 갑자기 초기 동기 모드로 변환되면 상기 파라메타를 소프트웨어 적으로 재설정해야 하므로 복조상태의 유지가 유지되기 어렵고 열악한 채널 환경에서 나타나는 잡음 특성에선 일정 값의 이득만 조절하는 구조는 동기 추적범위와 추적 속도를 동시게 빠르게 하기가 어려우므로 고성능 송수신 품질을 요구하는 동기 시스템의 성능을 제한한게 되는 문제점이 여전히 있었다.
따라서, 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 본 발명은, 무선 송수신기에서 수신 주파수의 복조시 검출한 주파수 오차 검출략과 임의의 기준값을 비교하고, 비교 결과의 수렴상태에 따라 이득을 가변시켜 잔류 주파수에 의한 영향을 줄이므로써, 복조율을 향상시킬 수 있는 기준 주파수 제어 장치 및 방법을 제공함에 그 목적이 있다.
제1도는 일반적인 무선 수신기의 개략도.
제2도는 본 발명이 적용되는 무선 송수신기의 블록도.
제3도는 본 발명에 따른 송수신기의 기준 주파수 제어 장치의 일실시예 블록도.
제4도는 본 발명에 따른 송수신기의 기준 주파수 제어 방법의 수행 과정을 나타내는 일실시예 흐름도.
* 도면의 주요부분에 대한 부호의 설명
210 : 안테나 220 : 듀플렉서
230 : 저잡음 증폭기 240 : 기준 주파수 발생부
250 : 하향 변환기 260 : A/D 컨버터
270 : 복조부 280 : 주파수 오차 검출부
290 : 기준 주파수 제어 장치 291 : 변조부
292 : D/A 컨버터 293 : 상향 변환기
294 : 전력증폭기 310 : 적분기
320 : 제1주파수 오차 판별부 330 : 제2주파수 오차 판별부
340 : 주파수 오차 수렴 판별부 350 : 기준 주파수 제어부
360 : 제어신호 발생부
이와 같은 목적을 달성하기 위한 본 발명은, 외부로부터 수신된 주파수를 복조하는 과정에서 검출한 주파수 오차 검출값을 이용해 기준 주파수를 발생하는 기준 주파수 발생 장치를 제어하는 송수신기의 기준 주파수 제어 장치에 있어서, 상기 주파수 오차 검출값을 적분하여 추정한 주파수 편자 추정값을 출력하기 위한 적분수단; 상기 주파수 오차 검출값과 미리 설정된 제1기준값의 크기를 비교하기 위한 제1주파수 오차 판별수단; 상기 제1주파수 오차 판별수단에 의해 제어되어, 상기 주파수 오차 검출값과 미리 설정된 제2기준값의 크기를 비교하기 위한 제2주파수 오차 판별수단; 상기 주파수 오차 검출값이 수렴하는지를 판별하기 위한 주파수 오차 수렴 판별수단; 상기 주파수 오차 수렴 판별수단, 상기 제1 및 제2주파수 오차 판별수단의 출력신호에 따라, 상기 적분수단으로부터 입력된 주파수 편차 추정값을 양자화하여, 상기 기준 주파수의 발진을 이중으로 제어하기 위한 기준 주파수 제어수단; 및 상기 기준 주파수 제어수단에 의해 제어되어, 상기 기준 주파수 제어수단의 출력신호를 입력받아 상기 기준 주파수의 발진을 제어하기 위한 제1 및 제2제어신호를 상기 기준 주파수 발생 장치로 출력하기 위한 제어신호 발생수단을 포함한다.
이하, 제2도 내지 제4도를 참조하여 본 발명의 바람직한 일실시예를 설명한다.
제2도는 본 발명이 적용되는 송수신기의 블록도이다.
제2도에 도시한 바와 같이, 본 발명이 적용되는 송수신기는, 안테나(210)와 듀플렉서(220)와, 저잡음 증폭기(230)와, 기준 주파수 발생부(240)와, 하향 변환기(250)와, A/D 컨버터(260)와, 복조부(270)와, 주파수 오차 검출부(280)와, 기준 주파수 제어 장치(290)와, 변조부(291)와, D/A 컨버터(292)와, 상향 변환기(293)와, 전력 증폭기(294)를 구비한다.
상기한 바와 같은 구성을 갖는 본 발명이 적용되는 송수신기의 동작을 상세하게 설명하면 다음과 같다.
우선, 외부로부터 수신되는 고주파 신호의 수신 과정에 대하여 설명한다.
듀플렉서(210)가 안테나(210)를 통해 수신된 고주파 신호를 저잡음 증폭(220)로 전달하면, 저잡음 증폭기(220)는 전달된 고주파 신호를 충분한 레벨의 신호로 증폭하여 하향 변환기(250)로 전달한다. 이어서, 하향 변환기(250)는 전달된 고주파 신호를 기준 주파수 발생부(240)로부터 발진된 기준 주파수에 맞는 주파수 신호로 하향 변환시켜 A/D 컨버터(260)로 전달하고, 이렇게 하향 변환된 잔류 주파수 편차를 갖는 기저대역 신호는 주파수 신호는 A/D 컨버터(260)를 통하여 디지털 신호로 변환되어 복조부(270)로 전달된다.
이어서, 복조부(270)는 A/D 컨버터(260)로부터 전달된 디지털 주파수 신호를 복조하여 출력한다. 이때, 주파수 오차 검출부(280)는 복조부(270)에서 복조 동작이 수행되는 동안에 주파수들의 오차를 검출하여 기준 주파수 제어 장치(290)로 전달한다.
그리고, 기준 주파수 제어 장치(290)는 주파수 오차 검출부(280)로부터 전달된 주파수 오차 검출값을 이용하여, 기준 주파수 발생부(240)를 제어하기 위한 제 1 또는 제2 제어신호를 제공해 기준 주파수 발생부(240)를 제어한다. 여기서, 기준 주파수 제어 장치(290)는 주파수 허용편차(주파수 허용 편차란 송수신 주파수 대역의 중심 주파수의 할당 주파수에서 허용할 수 있는 최대 편차를 말함)에서 갖게 되는 주파수 드리프트나 무선 채널상의 강한 도플러로 인하여 수신 주파수의 순시 중심 주파수가 변화하는 편차요소를 좇아가도록 기준 주파수 발생부(240)를 제어하는 것이다. 즉, 기준 주파수 제어 장치(290)로부터 제공된 제1제어신호는 수신 주파수의 순서 중심 주파수가 변화하는 편차 요소를 큰 변화량을 갖고 급격히 좇아가도록 기준 주파수 발생부(240)를 제어하고, 기준 주파수 제어 장치(290)로부터 제공된 제2제어신호는 수신 주파수의 순시 중심 주파수가 변화하는 편차 요소를 비교적 작은 변화량을 갖고 천천히 좇아가도록 기준 주파수 발생부(240를 제어한다.
다음은, 주파수를 송신하는 과정에 대하여 설명한다.
변조부(291)가 송신 저주파 신호를 변조시켜 D/A 컨버터(292)로 전달하면, D/A 컨버터(292)는 발달된 송신 저주파 신호를 아날로그 저주파 신호로 변환하여 상향 변환기(293)로 전달한다. 이어서, 상향 변환기(293)는 기준 주파수 발생부(240)로부터 발진된 기준 주파수 에 맞는 고주파 신호로 상향 변환시켜 전력 증폭기(294)로 출력한다. 이렇게 상향 변환된 송신 주파수는 전력 증폭기(294)를 통해 증폭된 다음, 듀플렉서(220)와 안테나(210)를 순차적으로 거쳐 외부로 송신된다.
제3도는 제2도의 기준 주파수 제어 장치의 일실시예 블록도이다.
제3도에 도시한 바와 같이, 제2도의 기준 주파수 제어 장치는, 주파수 오차 검출부(280)로부터 입력된 주파수 오차 검출값(Δfn)을 적분하여 추정한 주파수 편차 주정값(fn)을 제공하는 적분기(310)와, 주파수 오차 검출부(280)로부터 입력된 주파수 오차 검출값(Δfn)과 미리 설정된 제1기준값((ΔfREF1)을 비교하기 위한 제1주파수 오차 판별부(320)와, 제1주파수 오차 판별부(320)에 의해 제어되어, 주파수 오차 검출부(280)로부터 입력된 주파수 오차 검출값(Δfn)과 미리 설정된 제2기준값(ΔfREF2)을 비교하기 위한 제2주파수 오차 판별부(330)와, 주파수 오차 검출부(280)로부터 출려된 주파수 오차 검출값(Δfn)이 수렴하는지를 판별하기 위한 주파수 오차 수렴상태 판별부(340)와, 제1주파수 오차 판별부(320), 제2주파수 오차 판별부(330) 및 주파수 오차 수렴 판별부(340)의 출력신호에 따라, 적분기(310)로부터 입력된 주파수 편차 추정값(fn)을 양자화하여, 기준 주파수 발진부(240)를 이중 제어하기 위한 기준 주파수 제어부(350)와, 기준 주파수 제어부(350)에 의해 제어되어, 기준 주파수의 발진을 제어하기 제1 및 제2제어신호를 기준 주파수 발생부(240)로 선택적으로 제공하는 제어신호 발생부(360)를 구비한다.
제1주파수 오차 판별부(320)에 설정되는 제1기준값(ΔfREF1)과 제2주파수 오차 판별부(330)에 설정되는 제2기준값(ΔfREF2)은 외부에서 임의로 설정하여 준다. 여기서, 제1기준값(ΔfREF1)은 제2기준값(ΔfREF2)보다 크다. 따라서, 주파수 오차 검출값(Δfn)이 제1기준값(ΔfREF1)보다 클 경우에는, 주파수 오차 검출값(Δfn)이 제2기준값(ΔfREF2)보다도 당연히 크므로, 제2주파수 오차 판별부(320)에서는 비교 동작을 수행하지 않도록한다. 만일 주파수 오차 검출값(Δfn)이 제1기준값(ΔfREF1)보다 작을 경우에는, 제1주파수 오차 검출부(320)는 제2주파수 오차 검출부(330)를 인에이블시키게 되고, 이어서 제2주파수 오착 검출부(320)는 주파수 오차 검출값(Δfn)과 제2기준값(ΔfREF2)의 크기를 비교하게 된다.
제어신호 발생부(360)는 기준 주파수 제어부(350)로부터 입력된 양자화된 디지털 레벨 신호의 듀티(duty)를 조절하기 위한 제1 및 제2듀티 조절부(361,362)와, 기준 주파수 제어부(350)에 의해 제어되어, 제2듀티 조절부(362)로부터 출력된 디지털 레벨 신호의 이득을 증폭시키기 위한 가변 이득 증폭기(363)와, 제1듀티 조절부(361)로부터 출력된 디지털 레벨 신호를 아날로그 직류(DC : Direct Current) 레벨 신호로 변환시키기 위한 제1변환부(364)와, 제2듀티 조절부(362)로부터 출력된 디지털 레벨 신호를 아날로그 직류 레벨 신호로 변환시키기 위한 제2변환부(365)와, 제1 및 제2변화부(364,365)로부터 출력된 아날로그 직류 레벨 신호들을 합하여 제1제어신호 또는 제2제어신호를 기준 주파수 발생부(240)로 출력하는 제어신호 출력부(366)를 구비한다.
제1듀티 조절부(361)를 통해 변환되는 이득 변환값을 제2듀티 조절부(362)를 통해 변환되는 이득 변환값보다 현저하게 크다.
제1 및 제2변환부(364,365)는 각각 펄스폭 변조(PWM : Pulse Width Modulation) 또는 펄스 주기 변조(PDM : Pulse Duration Modulation) 방식으로 구현될 수 있다.
제1 및 제2변환부(364,365)는 각각 저항(R : Resitor)과 커패시터(C : Capacitor)로 이루어진 R-C 필터를 갖는다. 이때, 제1변환부(364)의 R-C 필터는 제1저항과 제1커패시터로 이루어지고, 제2변환부(365)의 R-C 필터는 제2저항과 제2커패시터로 이루어진다.
제1변환부(364)의 R-C 필터는 시정수(τ1)를 갖으며, 제2변환부(365)의 R-C 필터는 시정수(τ2)를 갖는다.
상기한 바와 같은 구조를 갖는 본 발명에 따른 송수신기의 기준 주파수 제어 장치의 상세한 동작을 설명하면 다음과 같다.
먼저, 적분기(310)는 주파수 오차 검출부(280)로부터 입력된 주파수 오차 검출값(Δfn)을 적분하여 얻은 주파수 편차 추정값(fn)을 기준 주파수 제어부(350)로 제공한다. 제1주파수 오차 판별부(320)는 주파수 오차 검출부(280)로부터 절단된 주파수 오차 검출값(│Δfn│)과 미리 설정된 임의의 기준값(ΔfREF1)의 크기를 비교하여, 비교 결과를 기준 주파수 제어부(350)로 전달한다. 이어서, 기준 주파수 제어부(350)는 제1주파수 오차 판별부의 출력신호에 따라, 적분기(310)로부터 입력된 주파수 편차 추정값(fn)을 양자화한 값을 제1 듀티 조절부(361)와 제1변환부(364)를 통하여 제어신호 발생부(360)에 절달하여, 기준 주파수 발진부(240)를 이중 제어한다. 즉, 주파수 오차 검출값(│Δfn│)이 임의의 기준값(Δ fREF1)보다 작으면, 기준 주파수 제어부(350)는 제1주파수 오차 판별부(320)의 비교 결과로부터 주파수 오차 검출값(│Δfn│)이 임의의 기준값(ΔfREF1)보다 작아지는 시점에서, 기준 주파수 제어부(350)는 기준 주파수 조절값을 fQ(Q1(fn,t=tn))로 홀드(hold)하여 제1듀티 조절부(361)로 전달한다. 여기서, Q1(fn,t=tn)는 제1듀티 조절부(361)에 전달되는 기준 주파수 조절값 양자화기이다. 또한, 제1주파수 오차 판별부(320)를 통하여 검출한 신호가 기준값(ΔfREF1)보다 작아지면, 기준 주파수 제어부(350)는 제2주파수 오차 판별부(330)와 주파수 오차 수렴 판별부(340)의 출력 특성을 고려한다.
그리고, 주파수 오차 검출값(│Δfn│)이 임의의 기준값(ΔfREF2)보다 작으면, 제2주파수 오차 판별부(330)는 현재 주파수 오차가 충분히 줄어 들었음을 나타내는 출력신호를 기준 주파수 제어부(350)로 전달한다. 반면에, 주파수 오차 검출값(│Δfn│)이 임의의 기준값(ΔfREF2)보다 크면, 주파수 오차 검출값(│Δfn│)이 제1주파수 오차 판별부(320)의 기준값(ΔfREF1) 보다는 작지만 제2주파수 오차 판별부(330)의 기준값(ΔfREF2)보다 크므로, 제2주파수 오차 판별부(330)는 기준 주파수 제어부(350)로부터 출력되는 기준 주파수 조절값의 양자화 신호의 듀티를 크게하는 정보를 갖는 신호를 기준 주파수 제어부(350)로 출력한다.
또한, 주파수 오차 수렴 판별부(340)는 주파수 오차 검출부(280)를 통해 검축된 주파수 오차가 수렴상태에 있는지를 판단하여, 수렴산태를 나타내는 판단결과를 기준 주파수 제어부(350)로 전달한다. 이어서, 기준 주파수 제어부(350)는 제1듀티 조절부(361)로 전달한 기준 주파수 조절값(f0)과 함께 적분값(fn)에서 기준 주파수 조절값(f0)을 뺀 fA-fB을 양자화한 값(Q2(fn-f0))을 제2듀티 조절부(362)로 전달한다. 여기서, Q2(fn-f0)는 기준 주파수 제어부(350)로부터 제2듀티 조절부(362)로 전달되는 조절값 생성 양자화기이다.
그리고, 주파수 오차 검출부(280)를 통해 검출된 주파수 오차가 수렴상태로 판단되면, 기준 주파수 제어부(350)는 필요에 따라 가변 이득 증폭기(363)의 이득계수(K)가 작아지도록 조절하여 제2듀티 조절부(362)의 출력신호가 보다 기준 주파수 발진기의 제어전압 압력단에 보다 정교하게 동작하도록 한다.
만일, 주파수 오차 검출부(280)를 통해 검출된 주파수 오차가 수렴상태가 아닌 것으로 판단되면, 기준 주파수 제어부(350)는 가변 이득 증폭기(363)의 이득계수(K)를 유지되도록 조절한다. 이때, K=(2×Δ fREF1)/(Q2 양자화 레벨수)의 비율로 반영되며, K값이 줄어들면 ΔfREF1가 줄어들었거나 Q2 양자화 레벨이 많아진 경우에 해당한다.
제1변환부(364)는 제1듀티 조절부(361)로부터 출력된 디지털 레벨 신호를 아날로그 직류 레벨 신호로 변환시켜 제어신호 출력부(366)로 전달하고, 제2변환부(365)는 제2듀티 조절부(362)로부터 출력된 디지털 레벨 신호를 아날로그 직규 레벨 신호로 변환시켜 제어신호 출력부(366)로 전달한다. 이어서, 제어신호 출력부(366)는 제1 및 제2변화부(364,365)로부터 출력된 아날로그 직류 레벨 신호들을 합하여 제1제어신호 또는 제2제어신호를 출력하여, 기준 주파수 발생부(240)의 동작을 이중으로 제어한다. 이와 같은 과정을 통하여, 수신기의 주파수 오차를 줄여가게 된다.
제4도는 본 발명에 송수신기의 기준 주파수 제어 방법의 수행 과정을 나타내는 일실시예 흐름도이다.
제4도에 나타낸 바와 같이, 주파수 오차 검출부(280)가 수신된 주파수의 오차를 검출하여 주파수 오차 검출값(Δfn)을 제1주파수 오차 판별부(320)로 전달하면(401), 제1주파수 오차 판별부(320)는 주파수 오차 검출값(│Δfn│)이 기준값(ΔfREF1)보다 작은지를 비교 판단하며(402), 상기 판단 과정(402)에서 주파수 오차 검출값(│Δfn│)이 크다고 판단되면, 기준 주파수 제어부(350)는 주파수 오차 검출값(Δfn)을 적분하여 얻은 주파수 편차 추정값(Δfn)을 양자화 한 주파수 조절값(Q1(fn))을 제1듀티 조절부(361)로 전달하고, 또한 제2듀티 조절부(362)의 임의의 값(f′0)이 조절값으로 유지되고, 가변 이득 증폭기(363)의 이득 계수(K)는 일정하게 유지된다(403). 이어서, 제1 및 제2변환부(364,365)는 각각 제1 및 제2듀티 조절부(361,362)로부터 전달된 디지털 레벨 신호를 아날로그 신호로 변환시켜 제어신호 출력부(366)로 전달하고, 제어신호 출력부(366)는 제1 및 제2변환부(364,365)의 출력신호를 합하여 제1 및 제2제어신호를 선택적으로 기준 주파수 발생부(240)로 출력한다(404).
만일, 주파수 오차 판별 과정(402)에서 주파수 오차 검출값(│Δfn│)이 작다고 판단되면, 제1듀티 조절부(361)의 기준 주파수 조절값을 f0(Q1(fn,t=tn))으로 유지하고(405), 제2주파수 오차 판별부(330)는 주파수 오차 검출값(│Δfn│)과 제2 기준값(ΔfREF2)의 크기를 비교 판단되면, 제2듀티 조절부(362)의 기준 주파수 조절값을 Q2(fn-f0)으로 유지하고, 가변 이득 증폭기(363)의 이득 계수(K)를 일정하게 홀드시킨다(407). 이어서, 제어신호를 출력하는 과정(404)이 수행된다.
그러나, 주파수 오차 판별과정(406)에서 주파수 오차 검출갓(│Δfn│)이 크다고 판단되면, 주파수 오차 수렴 판별부(340)는 주파수 오차 검출값(│Δfn│)이 수렴하는지를 판단하고(408), 상기 판단 과정(408)에서 주파수 오차 검출값(│Δfn│)이 수렴하지 않는 것으로 판단되면, 상기 과정(407)을 수행한다. 만일, 주파수 오차수렴 판단과정(408)에서 주파수 오차 검출값(│Δfn│)이 수렴하는 것으로 판단되면, 제2듀티 조절부(362)의 기준 주파수 조절값을 Q2(fn-f0)으로 유지하고, 가변 이득증폭기(363)의 이득 계수를 K/2로 조절한다(409). 이어서, 제어신호를 출력한느 과정(404)이 수행된다. 이와 같은 과정을 계속적으로 반복 수행하여 기준 주파수를 제어하므로써, 주파수 오차를 점차적으로 감소시키게 된다.
한편, 상기 과정(409)이 수행될 때, 기준값(ΔfREF1)도 그에 비례하여 바뀌게 되고, Q1(fn,t=tn)의 양자화 레벨도 달라질 수 있는 구조를 수용한다. 상기에서 설명한 바와 같은 이득 조절 과정은 여러 번 수렴상태를 확인한 후 이득을 줄여가는 과정도 포함한다. 반면, 상기 판단 과정(407)에서 주파수 오차가 수렴하지 않는 것으로 판단되면, 제2듀티 조절부(362)의 기준 주파수 조절값은 Q2(fn-f0)로 유지하고, 가변 이득 증폭기(363)의 이득 계수(K)를 현재 설정값에서 유지하여 동작하도록 하거나 일정값으로 설정되어 동작하도록 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명의 송수신기의 기준 주파수 제어 장치 및 방법은, 기준 주파수 제어부를 통해 양자화된 기준 주파수 조절값의 듀티 조절을 서로 다른 이득을 갖는 제1 및 제2듀티 조절부로 나누어 수행하면서, 제1듀티 조절부는 넓은 추적범위를 수용하기 위하여 이득이 큰 값을 갖고 동작하여 주파수 오차를 빠른 속도로 줄이고 주파수 검출 오차가 일정값 이하로 줄어들면 그때의 주파수 오차 조절값을 Q1(fn,t=tn)으로 유지하고, 제2듀티 저절부에 fn에서 fo를 뺀 (fA-FO)를 양자화한 값 Q2(fn-fo)을 입력하고 이득을 작게 하고 비교적 R-C 필터의 시정수를 어느정도 다이내믹이 보장되는 상태에서 충분히 작게하여 작은 주파수 오차까지 추적하므로써, 잔류 주파수로 인한 성능 열화를 극복하여 고성능의 복조신호 품질을 유지할 수 있도록 하며, 또한 서로 다른 시정수를 갖는 제1 및 제2 변환부를 채용하여 영점 교차 등을 이용하여 주파수 오차 검출시 주파수 편차 추정주기가 짧아 질 때 발생하는 제어 리플을 시정수를 길게 하여 줄일 수 있도록 하므로써, 상대적으로 잡음에 강한 영점 교차 주파수 추정회로를 적용할 수 있도록 하여 주파수 추정 성능을 개선할 수 있는 효과가 있다.

Claims (8)

  1. 외부로부터 수신된 주파수를 복조하는 과정에서 검출한 주파수 오차 검출값을 이용해 기준 주파수를 발생하는 기준 주파수 발생 장치를 제어하는 송수신기의 기준 주파수 제어 장치에 있어서, 상기 주파수 오차 검출값을 적분하여 추정한 주파수 편차 추정값을 출력하기 위한 적분수단; 상기 주파수 오차 검출값과 미리 설정된 제1기준값의 크기를 비교하기 위한 제1주파수 오차 판별수단; 상기 제1주파수 오차 판별수단에 의해 제어되어, 상기 주파수 오차 검출값과 미리 설정된 제2기준값의 크기를 비교하기 위한 제2주파수 오차 판별수단; 상기 주파수 오차 검출값이 수렴하는지를 판별하기 위한 주파수 오차 수렴 판별수단; 상기 주파수 오차 수렴 판별수단, 상기 제1 및 제2주파수 오차 판별수단의 출력신호에 따라, 상기 적분수단으로부터 입력된 주파수 편차 추정값을 양자화하여, 상기 기준 주파수의 발진을 이중으로 제어하기 위한 기준 주파수 제어수단; 및 상기 기준 주파수 제어수단에 의해 제어되어, 상기 기준 주파수 제어수단의 출력신호를 입력받아 상기 기준 주파수의 발진을 제어하기 위한 제1 및 제2 제어신호를 상기 기준 주파수 발생 장치로 출력하기 위한 제어신호 발생수단을 포함하여 이루어진 송수신기의 주파수 제어 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 기준값은 외부에서 임의로 설정하여 주며, 상기 제1기준값은 상기 제2기준값보다 큰 것을 특징으로 하는 송수신기의 주파수 제어 장치.
  3. 제1항에 있어서, 상기 제어신호 발생수단은, 상기 기준 주파수 제어수단으로부터 입력된 양자화된 디지털 레벨 신호의 듀티(duty)를 조절하기 위한 제1 및 제2 듀티 조절수단; 상기 기준 주파수 제어수단에 의해 제어되어, 상기 제2듀티 조절수단으로부터 출력된 디지털 레벨 신호의 이득을 증폭시키기 위한 가변 이득 증폭수단; 상기 제1듀티 조절수단으로부터 출력된 디지털 레벨 신호를 아날로그 직류 레벨 신호로 변환시키기 위한 제1변환수단; 상기 가변 이득 증폭수단으로부터 출력된 디지털 레벨 신호를 아날로그 직류 레벨 신호로 변환시키기 위한 제2변환수단; 및 상기 제1 및 제2변화수단으로부터 출력된 아날로그 직류 레벨 신호들을 합하여 제1 및 제2제어신호를 선택적으로 출력하는 제어신호 출력수단을 포함하여 이루어진 송수신기의 기준 주파수 제어 장치.
  4. 제3항에 있어서, 상기 제1듀티 조절수단을 통해 변환되는 이득 변환값은 상기 제2듀티 조절수단을 통해 변환되는 이득 변환값보다 큰 것을 특징으로 하는 송수신기의 기준 주파수 제어 장치.
  5. 제3항에 있어서, 상기 제1변환수단은, 제1시정수값을 결정하는 제1저항기와 제1커패시터로 이루어진 제1필터를 포함하여 이루어지고, 상기 제2변환수단은, 상기 제1시정수값 보다 작은 큰 제2시정수값을 결정하는 제2저항기와 제2커패시터로 이루어진 제2필터를 포함하여 이루어진 송수신기의 기준 주파수 제어 장치.
  6. 수신 주파수의 복조 과정에서 검출한 주파수 오차 검출값을 이용하여 기준 주파수의 발진을 제어하는 기준 주파수 제어 방법에 있어서, 상기 주파수 오차 검출값이 이미 저장된 제1기준값 보다 작은지를 비교 판단하는 제1단계; 상기 제1단계에서 상기 주파수 오차 검출값이 크다고 판단되면, 상기 주파수 오차 검출값을 적분하여 추정한 주파수 편차 추정값을 양자화 한 주파수 조절값의 듀티(duty)를 조절하고, 이득을 일정하게 유지시켜 제어신호를 출력하는 제2단계; 및 상기 제1단계에서 상기 주파수 오차 검출값이 작다고 판단되면, 상기 주파수 오차 검출값과 이미 저장된 제2기준값의 비교 결과에 따라, 상기 주파수 오차의 수렵 상태를 판별하여, 상기 주파수 조절값의 듀티와 이득을 조절하여 제어신호를 출력하는 제3단계를 포함하여 이루어진 송수신기의 기준 주파수 제어 방법.
  7. 제6항에 있어서, 상기 제3단계는, 기준 주파수 조절값을 특정값으로 홀드(hold)시키는 제4단계; 상기 주파수 오차 검출값이 이미 저장된 제2기준값 보다 작은지를 비교 판단하는 제5단계; 상기 제5단계에서 상기 주파수 오차 검출값이 작다고 판단되면, 상기 주파수 조절값의 듀티를 조절하고 이득계수를 일정하게 유지시켜 제어신호를 출력하는 제6단계; 및 상기 제5단계에서 상기 주파수 오차 검출값이 크다고 판단되면, 상기 주파수 오차의 수렴을 판단하여 제어신호를 출력하는 제7단계를 포함하여 이루어진 송수신기의 기준 주파수 제어 방법.
  8. 제7항에 있어서, 상기 제7단계는, 상기 주파수 오차가 수렴하는지를 판단하는 제8단계; 상기 제8단계에서 상기 주파수 오차가 수렴하지 않는다고 판단되면, 상기 주파수 조절값의 듀티를 조절하고 이득계수을 일정하게 유지시켜 제어신호를 출력하는 제9단계; 및 상기 제8단계에서 상기 주파수 오차가 수렴한다고 판단되면, 상기 주파수 조절값의 듀티를 조절하고 이득계수를 조절하여 제어신호를 출력하는 제10단계를 포함하여 이루어진 송수신기의 기준 주파수 제어 방법.
KR1019980006285A 1998-02-26 1998-02-26 송수신기의 기준 주파수 제어 장치 및 방법 Expired - Fee Related KR100257930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980006285A KR100257930B1 (ko) 1998-02-26 1998-02-26 송수신기의 기준 주파수 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006285A KR100257930B1 (ko) 1998-02-26 1998-02-26 송수신기의 기준 주파수 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19990071066A KR19990071066A (ko) 1999-09-15
KR100257930B1 true KR100257930B1 (ko) 2000-06-01

Family

ID=19533878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006285A Expired - Fee Related KR100257930B1 (ko) 1998-02-26 1998-02-26 송수신기의 기준 주파수 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100257930B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102486553B1 (ko) * 2022-07-18 2023-01-09 김광희 초음파 공진 주파수 조정 장치 및 이의 제어 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102486553B1 (ko) * 2022-07-18 2023-01-09 김광희 초음파 공진 주파수 조정 장치 및 이의 제어 방법
KR102582014B1 (ko) * 2022-07-18 2023-09-22 김광희 초음파 공진 주파수 조정 장치 및 이의 제어 방법
US12113534B2 (en) 2022-07-18 2024-10-08 Kwang Hee KIM Device for adjusting ultrasonic resonance frequency and method of controlling the same

Also Published As

Publication number Publication date
KR19990071066A (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
US5732334A (en) Radio transmitter and method of controlling transmission by radio transmitter
JP3240998B2 (ja) 送信パワー制御回路
US7257379B2 (en) Compensating for analog radio component impairments to relax specifications
US7116951B2 (en) Transmitter circuit and method for modulation distortion compensation
JP2002208864A (ja) 極ループ送信回路
US6853837B1 (en) CDMA receiver and DCMA demodulator with AGC circuit
US6658069B1 (en) Automatic gain control circuit and control method therefor
US12262322B2 (en) Wakeup communication in a wireless communication system
KR20050006209A (ko) 트랜스시버 디바이스에 대한 디지털 자동 이득 제어
KR20050032810A (ko) 자동 이득 제어 루프를 위한 온도 보상 장치
JP3689625B2 (ja) 受信装置
US10594280B2 (en) Method and device for generating received signal strength indication
US6295445B1 (en) Automatic gain controlling method, automatic gain controlling apparatus, and communication receiving apparatus
EP1415410B1 (en) Power control for non-constant envelope modulation
KR100257930B1 (ko) 송수신기의 기준 주파수 제어 장치 및 방법
US7532869B2 (en) Automatic power level control circuit for a transceiver device
US5864586A (en) Radio apparatus with offset compensating circuit
WO2004059885A1 (ja) 無線通信装置
JP2005304007A (ja) 位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
EP1900094B1 (en) Signal level adjuster with incremental gain adjustments, for rf communication equipment.
US7015749B1 (en) Frequency discriminator using replica compensated delay lines and method of operation
GB2372386A (en) An agc for a receiver selectively using a fast or slower power calculation
JPH07123065A (ja) 時分割多重アクセス無線装置
JP2004221663A (ja) 無線通信装置
KR100499523B1 (ko) Ｒｆ 신호 이득 조정 제어기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980226

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980226

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000307

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000308

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030221

Start annual number: 4

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060227

Start annual number: 7

End annual number: 9

FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee