KR100253934B1

KR100253934B1 - 반도체 집적회로

Info

Publication number: KR100253934B1
Application number: KR1019970012891A
Authority: KR
Inventors: 유키 아리마; 미츠구 사토우
Original assignee: 다니구찌 이찌로오; 미쓰비시덴키 가부시키가이샤; 기타오카 다카시
Priority date: 1996-10-30
Filing date: 1997-04-08
Publication date: 2000-04-15
Anticipated expiration: 2017-04-08
Also published as: DE19718120A1; KR19980032078A; TW380225B; CN1099640C; JPH10134025A; DE19718120C2; US6226753B1; CN1181546A

Abstract

소비전력을 억제하는 반도체 집적회로를 얻는다.

출력 제어회로10는, 내부신호를 외부에서 모니터하는 필요가 있는 경우, 외부단자P1∼P5로부터 내부신호와 같은 값을 출력한다. 한편, 통상의 유저가 사용하는 때와같이, 내부신호를 모니터하는 필요가 없는 경우, 외부단자P1∼P5로부터 변화하지 않은 값을 출력한다. 이와 같이, 내부신호를 모니터하는 필요가 없는 경우, 변화하지 않은 값이 외부로 출력되기 때문에, 소비전력을 억제할 수 있다.

Description

반도체 집적회로

본 발명은 메모리 및 마이크로 프로세서를 내장한 반도체 집적회로(데이터 처리장치)에 관한 것으로, 특히 소비전력을 억제하는 반도체 집적회로에 관한 것이다.

최근, 반도체 집적회로의 미세화가 급속히 진행하여, 현재로는, 1칩내에 메모리와 마이크로 프로세서를 내장할 수 있는 데에 달하고 있다.

메모리와 마이크로 프로세서를 1칩에 내장할 수 없는 시대에서는 메모리의 칩과 마이크로 프로세서의 칩을 배선하고 있었다.

이 시대에 있어서, 메모리와 마이크로 프로세서 사이에 흐르는 신호를 관측하기 위해서는, 상술의 배선에 흐르는 신호를 관측하면 되었다.

또한, 메모리와 마이크로 프로세서 사이에 흐르는 신호를 항상 관측할 수도 있었다.

그런데, 1칩내에 메모리와 마이크로 프로세서를 내장했기 때문에, 메모리와 마이크로 프로세서 사이에 흐르는 신호(이하「내부신호」라고 칭한다)를 관측하기 어렵게 되었다고 하는 문제가 발생되었다.

그래서, 내부신호를 관측하기 쉽게하기 위해서, 도 9에 나타낸 것같은 반도체 집적회로가 고려 되었다.

동일한 도면은 1칩내에 메모리와 마이크로 프로세서를 내장한 종래의 반도체 집적회로(200)의 예를 나타내는 블록도이다.

내부신호에는, 어드레스정보, 메모리에 입출력하는 데이터, DRAM 액세스 제어신호가 있다.

DRAM 액세스 제어신호에는, 버스 상태신호, 바이트 제어신호, 판독/기록신호가 있다.

P1은 버스 상태신호를 출력하는 외부단자, P2는 바이트 제어신호를 입출력하는 외부단자, P3는 판독/기록신호를 입출력하는 외부단자, P4는 어드레스 정보를 입출력하는 외부단자, P5는 데이터를 입출력하는 외부단자이다.

S6는 DRAM(2), 캐시 메모리(3) 및 메모리 제어기(4)를 통해 마이크로 프로세서(1)를 서로 접속하여, 어드레스 정보가 흐르는 신호선(어드레스 버스)이다.

S7은 마이크로 프로세서(1)와 DRAM(2) 및 캐시 메모리(3)를 접속하고, 데이터가 흐르는 신호선(데이터 버스) 이다.

외부 버스 인터페이스(51)는 상술한 어드레스 정보, 데이터, DRAM 액세스 제어신호의 출력을 제어한다.

S1∼S5는 각각 외부 버스 인터페이스(51)와 외부단자(P1∼P5)를 접속하는 신호선이다.

반도체 집적회로(200)의 동작의 특징은 아래와 같다.

외부단자(P1∼P5)에는, 내부신호가 항상 출력 되어 있다.

따라서, 외부단자(P1∼P5)에 있어서의 신호를 관측함으로써 용이하게 내부신호를 관측할 수 있다.

요컨대, 메모리와 마이크로 프로세서가 공통으로 내장할 수 없는 칩과 동일하게, 메모리와 마이크로 프로세서 간의 신호를 항상 관측할 수 있다.

또한, 반도체 집적회로(200)의 마이크로 프로세서(1)는 외부의 메모리에도 액세스할 수 있다.

그 때문에, 필요한 신호의 교환은 상기의 외부단자(P1∼P5)를 사용하여 행 한다.

도10는 반도체 집적회로(200)와 외부의 메모리인 DRAM(300)를 접속한 전체도이다.

외부단자(P1∼P5)는 각각 DRAM(300)의 외부단자(Q1∼Q5)(이것들의 기능은 각각 외부단자(P1∼P5)의 기능과 대응하고 있다)에 접속되어 있다.

반도체 집적회로(200)의 테스트시에는, 그 내부의 동작을 모니터하기 위해서 외부단자(P1∼P5)로부터 내부신호를 출력할 필요가 있지만, 통상의 유저가 사용할 때는 출력할 필요가 없다.

그렇지만, 종래에서는, 이러한 필요가 없는 경우만으로도, 외부단자(P1∼P5)로부터 내부신호를 출력한다.

일반적으로, 출력하는 신호의 값이 변화할 때에 전력이 소비된다.

따라서, 반도체 집적회로(200)에서는 외부로 내부신호를 출력할 필요가 없는 데도 불구하고 외부로 내부신호를 출력하기 때문에, 이 출력에 의해서 소비전력이 증가한다고 하는 문제점이 있다.

본 발명은, 이 문제점을 해결하기 위해서 이루어진 것으로, 출력을 제어함에 의해, 소비전력을 억제하는 반도체 집적회로를 얻는 것을 목적으로 한다.

본 발명의 청구항 1에 관한 과제 해결수단은 데이터의 처리를 하기 위한 데이터 처리부와, 상기 데이터를 격납하는 메모리와, 외부단자와, 제 1의 상태에서는 상기 처리에 사용되는 내부신호를, 상기 제 1의 상태와 다른 제 2의 상태에서는 정상치를, 각각 상기 외부단자에 제공하는 출력제어부를 구비한다.

본 발명의 청구항 2에 관한 과제 해결수단에 있어서, 상기 출력 제어부는, 상기 내부신호와, 상기 제 1 및 제 2의 상태의 어느 한쪽을 나타내는 출력 제어신호를 받고, 상기 제 1의 상태에서는 상기 반도체 집적회로의 내부의 동작을 모니터 하고, 상기 제 2의 상태에서는 상기 반도체 집적회로의 내부의 동작을 모니터할 필요가 없는 경우이다.

본 발명의 청구항 3에 관한 과제 해결수단은, 상기 출력 제어신호를 상기 반도체 집적회로의 외부로부터 입력하기 위한 외부 입력 단자를 더 구비한다.

도 1은 본 발명의 반도체 집적회로를 나타내는 블록도.

도 2는 출력 제어회로의 일례를 나타내는 회로도.

도 3은 출력 제어회로의 다른 예를 나타내는 회로도.

도 4는 본 발명의 실시의 형태 1에 있어서의 반도체 집적회로를 나타내는 블록도.

도 5는 본 발명의 실시의 형태 2에 있어서의 반도체 집적회로를 나타내는 블록도.

도 6는 본 발명의 실시의 형태 3에 있어서의 반도체 집적회로를 나타내는 블록도.

도 7은 본 발명의 실시의 형태 4에 있어서의 반도체 집적회로를 나타내는 블록도.

도 8은 출력 제어신호 생성부의 예를 나타내는 회로도.

도 9는 종래의 반도체 집적회로를 나타내는 블록도.

도 10는 반도체 집적회로와 외부 메모리의 접속을 나타내는 구성도.

* 도면의 주요부분에 대한 부호의 설명 *

P1∼P5 : 외부단자 P6,P7 : 외부입력단자

FC : 출력제어신호 생성회로

도 1은 메모리와 마이크로 프로세서를 1칩내에 내장한 본 발명의 반도체 집적회로(100)를 나타내는 블록도이다.

동일한 도면에 있어서, 1은 데이터를 처리하는 데이터 처리부인 RISC 형의 마이크로 프로세서(CPU), 2는 DRAM, 3은 SRAM으로 구성되어 있는 캐시 메모리, 4는 메모리를 제어하기 위한 메모리 제어기, 5는 신호의 입출력을 제어하는 외부 버스 인터페이스이다.

내부신호에는 메모리에 액세스할 때의 어드레스 정보, 메모리에 기록된 데이터 또는 메모리로부터 판독된 데이터, 마이크로 프로세서(1)가 DRAM(2)를 제어하기 위한 DRAM 액세스 제어신호가 있다.

DRAM 액세스 제어신호에는 버스 사이클이 명령 페치 액세스인지 오퍼랜드 액세스인지를 식별하기 위한 버스 상태신호, 데이터를 메모리에 기록할 때에 어드레스 정보로 나타낸 복수의 바이트 중, 특정한 바이트를 지정하는 바이트 제어신호 및 데이터 기록 또는 판독을 식별하기 위한 판독/기록신호가 있다.

S6는 DRAM(2), 캐시 메모리(3) 및 메모리 제어기(4)를 통해 마이크로 프로세서(1)를 서로 접속하여, 어드레스정보가 흐르는 신호선(어드레스 버스)이다.

S7는 마이크로 프로세서(1)와 DRAM(2) 및 캐시 메모리(3)를 접속하여, 데이터가 흐르는 신호선(데이터 버스)이다.

외부 버스 인터페이스(5)는 상술한 어드레스 정보, 데이터, DRAM 액세스 제어신호의 출력을 제어한다.

S1∼S5는 각각 외부 버스 인터페이스(5)와 외부단자(P1∼P5)를 접속하는 신호선이다.

신호선(S1∼S7)은 각각 1개, 2개, 1개, 23개, 16개, 24개, 128개의 비트선을 포함한다.

외부단자(P1∼P5)는 각 비트선 마다 설치 되어있다.

즉, 외부단자(P1∼P5)는 각각 1개, 2개, 1개, 23개, 16개의 외부단자를 포함한다.

반도체 집적회로(100)는 그 외부에 설치된 메모리에서도 액세스할 수 있다.

이 경우의 접속은, 도 10에 있어서의 반도체 집적회로(200)를 반도체 집적회로(100)로 대체한 경우와 동일한다.

또한, 외부에서 DRAM(2)로 액세스를 행할 수 있다.

예를 들면, 외부에서 DRAM(2)로 프로그램등의 데이터를 기록하는 경우, 외부에서 외부단자(P2)에 바이트 제어신호를 입력하고, 외부에서 외부단자(P3)로 판독/기록신호를 입력하며, 외부에서 외부단자(P4)로 어드레스정보를 입력하고, 외부에서 외부단자(P5)로 데이터를 입력한다.

이와 같이, 외부단자(P2∼P5)는 입력단자로서의 역할도 달성한다.

또한, 도 1에서, 10은 외부 버스 인터페이스(5)내에 내장되어, 내부에서만 내부신호를 처리하고 있는 동안에, 외부단자(P1∼P5)로부터 불변값(정상값)을 출력시키고, 또한, 반도체 집적회로(100)의 테스트시에는, 외부단자(P1∼P5)로부터 내부신호의 값을 그대로 출력시키는 출력 제어회로(출력제어부)이다.

단, 반도체 집적회로(100)가 외부의 메모리에 액세스하는 경우에 있어서, 외부단자(P1∼P5 )로의 출력에 관한 제어에 대해서는 출력제어회로(10)는 관여하지 않는다.

출력 제어회로(10)의 2개의 예를 각각 도 2및 도 3에 나타낸다.

양도면에 나타낸 회로가 신호선(S1∼S5)의 각 비트선마다 설치된다.

양도면에 있어서, 단자(P)는 비트선에 접속되고, 단자(S)는 내부 신호를 받으며, 단자(C)는 내부에서만 내부신호를 처리하는 상태 또는 그렇지 않은 상태의 어느 한쪽을 나타내는 출력 제어신호를 받는다.

다음에, 도 2에 나타낸 회로의 동작을 설명한다.

출력 제어신호가 "H" 레벨인 경우, 단자(S)가 받는 내부신호와 같은 값을 단자(P)로 출력한다.

한편, 출력 제어신호가 "L" 레벨인 경우, 단자(P)는 하이임피이던스로 된다.

요컨대, 외부단자에 제공되는 값은 고정된 정상치가 된다.

다음에, 도 3에 나타낸 회로의 동작을 설명한다.

출력 제어신호가 "H" 레벨인 경우, 단자(S)가 받는 내부신호를 그대로 단자(P)에 출력한다.

한편, 출력제어신호가 "L" 레벨인 경우, 출력 제어신호가 "L" 레벨로 변화하기 직전의 값(이하 「이전 값(前値)」)라고 칭하다)을 외부단자로 출력한다.

요컨데 외부단자에 제공되는 값은 고정된 정상치로 된다.

또, 이전 값을 기억하기 위한 인버터(INV1) 및 인버터(INV2)에 있어서, 인버터(INV2)의 구동능력은 인버터(INV1)의 구동능력보다 작다.

도 2, 도 3에 있어서, 단자(P)의 출력을 받는 논리회로(도시하지 않음)가 접속되어 있는 경우를 생각한다.

단자(P)의 출력이 변화하면, 논리회로내에 전원으로부터 접지로 관통전류가 흘러 전력이 소비된다.

그러나, 단자(P)의 출력이 하이 임피던스 또는 유지하고 있는 이전 값인 경우, 논리회로내에 관통전류가 흐르는 것을 억제할 수 있기 때문에, 소비전력을 억제할 수 있다.

다음에 반도체 집적회로(100)의 동작에 관해서 설명한다.

반도체 집적회로(100)의 테스트시에는, 내부의 동작을 모니터하기 위해서, 외부단자P1∼P5로부터 내부신호를 출력하는 필요가 있다.

이와 같이 내부신호를 외부에서 모니터하는 필요가 있는 경우, 출력제어신호를 "H" 레벨로 한다.

한편, 통상의 유저가 사용하는 경우와같이, 외부단자(P1∼P5)로부터 내부신호를 출력하는 필요가 없는 경우, 출력제어신호를 "L" 레벨로 한다.

출력제어회로(10)는 "H" 레벨의 출력제어신호를 받고 있는 경우, 외부단자(P1∼P5)로부터 내부신호와 같은 값을 출력한다.

한편, 출력제어회로(10)는 "L" 레벨의 출력제어신호를 받고 있는 경우, 외부단자(P1∼P5)로부터 변화하지 않은 값(하이임피던스 또는 이전값)을 출력한다.

본 발명에 있어서의 효과는 다음과 같다.

(1) 내부만으로 내부신호를 처리하고 있는 동안에는, 변화하지 않은 값이 외부로 출력되기 때문에, 소비전력을 억제할 수 있다.

이 출력제어신호가 제공하는 방법에 의해서, 여러가지 예가 고려된다.

이하, 본 발명이 바람직한 실시예 (1∼4)를 설명한다.

(실시예 1)

도4는 본 발명의 실시예 1에 있어서의 반도체 집적회로(101)를 나타내는 블록도이다.

동 도면에 있어서, P6는 출력제어신호를 외부에서 입력하기 위한 외부입력단자, 그 밖의 부호는 도1중의 부호에 대응하고 있다.

여기서, 출력제어회로(10)에는 도2 또는 도3에 나타내는 회로가 사용되고 있다.

다음에 반도체 집적회로(101)의 동작을 설명한다.

여기서, 동장치(101)를 테스트하는 경우에 관해서 생각한다.

테스트시에 있어서, 동장치(101)의 내부의 동작을 모니터하는 경우는, "H" 레벨의 출력제어신호를 외부입력단자(P6)로 입력한다.

한편, 통상의 유저가 사용하는 것 같은 경우, "L" 레벨의 출력제어신호를 외부입력단자(P6)로 입력한다.

그 밖의 동작은 발명의 원리에 있어서의 설명과 마찬가지이다.

또, 테스트가 종료하여 정상으로 동작하는 것이 확인된 후는, 「외부입력단자(P6)는 그라운드핀이다」라고 설명하여 반도체 집적회로(101)를 통상의 유저에 제공하면 좋다.

본 실시예에 있어서의 효과는, (1)에 더하여, 다음과 같다.

(2) 외부입력단자(P6)를 구비한 것에 의해, 외부에서 외부단자(P1∼P5)의 출력을 제어할 수 있다.

(실시예 2)

도 5는 본 발명의 실시예2 에 있어서의 반도체 집적회로(102)를 나타내는 블록도이다.

동 도면에 있어서, FR는 격납되어 있는 값을 출력 제어신호로서 출력하는 플래그 레지스터(출력제어신호격납부), S8는 플래그 레지스터 FR에서 출력제어회로(10)로 출력제어신호를 전송하기 위한 신호선, 그 밖의 부호는 도1 중의 부호에 대응하고 있다.

다음에 반도체 집적회로(102)의 동작을 설명한다.

반도체 집적회로(102)의 동작은 테스트모드의 경우와 정상모드의 경우로 대별 된다. 마이크로 프로세서(1)는 DRAM2 내에 기록되고 있는 프로그램을 실행한다.

반도체 집적회로(102)의 테스트시에는 내부의 동작의 개시와 모니터의 종료에 대응한 플래그 레지스터 FR의 설정명령을 포함하는 프로그램을 DRAM2 내에 미리 기록하여 놓는다.

반도체 집적회로(102)의 기동직후에서는 플래그 레지스터 FR에 기록되고 있는 값은 "L" 레벨이다.

테스트모드에 있어서는 우선 마이크로 프로세서(1)가 플래그 레지스터 설정명령을 실행하여, "H" 레벨의 값을 플래그 레지스터 FR에 기록한다.

테스트가 종료하면, "L" 레벨의 값을 플래그 레지스터 FR에 기록한다.

플래그 레지스터 FR는 기록되고 있는 값을 출력 제어신호로서 출력한다.

그 밖의 동작은 발명의 원리에서의 설명과 마찬가지이다.

본 실시예에 있어서의 효과는, (1)에 더하면, 다음과 같다.

(3) 플래그 레지스터 FR를 사용하는 것에 의해, 도4등에 나타내는 외부입력단자(P6)가 필요 없다.

(4) 프로그램에 의해서, 외부단자 (P1∼P5)의 출력을 제어함에 의해, 소비전력을 억제할 수 있다.

(실시예 3)

도 6은 본 발명의 실시예 3에 있어서의 반도체 집적회로(103)를 나타내는 블록도이다.

동 도면에 있어서, P7는 플래그 레지스터 FR에의 값의 기록을 허가하기 위한 허가신호를 외부에서 입력하기 위한 외부입력단자, 그 밖의 부호는 도 5중의 부호에 대응하고 있다.

다음에 반도체 집적회로(103)의 동작을 설명한다.

반도체 집적회로(103)의 동작은 반도체 집적회로(102)의 동작과 주로 동일 하지만, 플래그 레지스터 FR의 동작이 다르다.

마이크로 프로세서(1)는 외부 입력단자(P7)에 허가신호가 제공 되고있는 경우만, 플래그 레지스터 FR에 값을 기록할 수 있다.

다음에 외부입력단자(P7)의 하나의 사용예를 설명한다.

상술의 허가신호는 "L" 레벨의 신호인 것으로 한다.

우선, 반도체 집적회로(103)를 통상의 유저에 제공하기 전에는, 동장치(103)의 내부의 동작을 모니터하기 위해서 외부 입력단자(P7)에 "L" 레벨의 신호를 제공하여 테스트를 행하여 놓는다.

테스트가 종료하여 정상으로 동작하는 것이 확인된 후는, 「외부입력단자(P7)는 전원핀이다」라고설명하여 반도체 집적회로(103)를 제공하면 좋다.

가령, 통상의 유저가 잘못된 프로그램을 기록하였다고 해도, 테스트모드가 되는 일은 없다.

본 실시예 에 있어서의 효과는, (1),(3) 및 (4)에 더하여. 다음과 같다.

(5) 외부입력단자(P7)에 허가신호가 제공되고 있지 않은한, 가령 통상의 유저가 잘 못하여 외부단자의 값의 변동을 허용하는 프로그램을 사용하였다고해도, (1)의 효과를 손상하는 일이 없다.

(실시예 4)

도 7은 본 발명의 실시예 4에 있어서의 반도체 집적회로(104)를 나타내는 블록도이다.

동 도면에 있어서, FC는 퓨즈를 포함하는 출력 제어신호 생성회로(출력제어신호 생성부), Sl0은 출력 제어신호 생성회로FC에서 출력 제어회로(10)로 출력 제어신호를 전송하기 위한 신호선, 그 밖의 부호는 도 1 중의 부호에 대응하고 있다.

그 밖의 부호는 도 1 중의 부호에 대응하고 있다.

도 8은 출력제어신호 생성회로FC의 예를 게시하는 회로도면이다.

p 채널의 트랜지스터 pTr, 퓨즈 FU 및 트랜지스터 pTr보다 구동능력이 작은 n 채널의 트랜지스터 nTr가 직렬로 전원, 그라운드 사이에 접속되어 있다.

트랜지스터 pTr의 게이트 전극은 그라운드에 접속되어 있다.

트랜지스터 nTr의 게이트 전극은 전원에 접속되어 있다.

다음에 반도체 집적회로(104)의 동작을 설명한다.

여기서, 동장치(104)를 테스트하는 경우에 관해서 생각한다.

테스트시에 있어서, 동장치(104)의 내부의 동작을 모니터하는 경우는, 도8의 퓨즈 FU를 절단 하지 않는다.

한편, 내부신호를 내부만으로 처리하는 경우(예컨데, 마이크로 프로세서(1)가 내부의 메모리를 액세스 하고, 또 동장치(104)의 내부의 동작을 모니터 하지 않은 경우)는, 도 8의 퓨즈 FU를 절단한다.

퓨즈 FU를 절단하지않고 있는 상태에서는, 출력 제어신호 생성회로FC는 전원측의 레벨인 "H" 레벨의 출력 제어신호를 출력 제어회로(10)로 출력한다.

한편, 퓨즈 FU를 절단한 상태에서는 출력 제어신호 생성회로FC는 그라운드측의 레벨인 "L" 레벨의 출력 제어신호를 출력 제어회로(10)로 출력한다.

출력 제어신호 생성회로FC의 하나의 사용예를 설명한다.

우선, 반도체 집적회로(104)를 통상의 유저에 제공하기 전의 테스트에서는 동장치(104)의 내부의 동작을 모니터하기 위해서 퓨즈 FU를 절단하지 않는다.

테스트가 종료하여 정상으로 동작하는 것이 확인된 후는, 퓨즈 FU를 절단하여. 반도체 집적회로(104)를 통상의 유저에 제공하면 좋다.

제공된 반도체 집적회로(104)는, 외부에서 외부단자의 출력을 제어할 수 없다.

본 실시의 형태에 있어서의 효과는, (1)에 더하여, 다음과 같다.

(6) 출력 제어신호 생성회로FC를 구비한 것에 의해, 퓨즈 FU의 절단후에는 외부에서 외부단자의 출력을 제어할 수 없기 때문에, 통상의 유저의 잘못 사용에 의한 불필요한 전력소비를 억제한다.

본 발명 청구항1에 의하면, 내부신호가 외부단자에 제공되는 경우를 제 1의 상태에서만 한정하기 때문에, 소비전력을 억제할 수 있다고 하는 효과를 얻는다.

본 발명 청구항2에 의하면, 내부신호를 내부만으로 처리하고 있는 제 2의 상태에 있는지 아닌지를 나타내는 출력 제어신호를 사용하기 때문에, 출력 제어신호와 내부신호를 입력하는 간단한 회로에서 출력제어부를 실현 된다고 하는 효과를 얻는다. 본 발명 청구항3에 의하면, 출력 제어신호를 외부에서 입력하기 위한 외부입력단자를 구비한 것에 의해, 외부에서 반도체 집적회로의 내부신호를 모니터하는지 아닌지를 제어할 수 있다고 하는 효과를 얻는다.

Claims

데이터의 처리를하기 위한 데이터 처리부와,

상기 데이터를 격납하는 메모리와,

외부단자와,

제 1의 상태에서는 상기 처리에 사용되는 내부신호를, 상기 제 1의 상태와 다른 제 2의 상태에서는 정상치를 각각 상기 외부단자로 제공하는 출력제어부를 구비한 반도체 집적회로.
제 1 항에 있어서,

상기 출력제어부는 상기 내부신호와, 상기 제 1및 제 2의 상태의 어느쪽인지를 나타내는 출력 제어신호를 받고,

상기 제 1의 상태란 상기 반도체 집적회로의 내부의 동작을 모니터하는 경우 이고, 상기 제 2의 상태란 상기 반도체 집적회로의 내부의 동작을 모니터할 필요가 없는 경우인 반도체 집적회로.
제 2 항에 있어서,

상기 출력 제어신호를 상기 반도체 집적회로의 외부에서 입력하기 위한 외부입력단자를 더 구비한 반도체 집적회로.