[go: up one dir, main page]

KR100253708B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100253708B1
KR100253708B1 KR1019970061003A KR19970061003A KR100253708B1 KR 100253708 B1 KR100253708 B1 KR 100253708B1 KR 1019970061003 A KR1019970061003 A KR 1019970061003A KR 19970061003 A KR19970061003 A KR 19970061003A KR 100253708 B1 KR100253708 B1 KR 100253708B1
Authority
KR
South Korea
Prior art keywords
chip
lead
polymer
semiconductor package
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970061003A
Other languages
English (en)
Other versions
KR19990040559A (ko
Inventor
박상욱
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970061003A priority Critical patent/KR100253708B1/ko
Publication of KR19990040559A publication Critical patent/KR19990040559A/ko
Application granted granted Critical
Publication of KR100253708B1 publication Critical patent/KR100253708B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 칩 사이즈 패키지 및 그 제조방법에 관한 것으로, 특히 보다 간단한 공정으로 경박단소형의 반도체 패키지를 제공한다. 이러한 본 발명은 적어도 하나의 반도체 칩, 상기 칩의 외부로의 신호 전달 경로를 이루는 다수개의 리드 및 상기 리드와 칩의 패드를 전기적으로 연결하는 금속 와이어를 포함하여 이루어지며, 상기 반도체 칩은 그의 액티브 영역의 가장자리를 따라 소정 높이의 돌출부가 형성되고, 액티브 영역에는 다수의 패드가 배열되며, 상기 액티브 영역의 패드에 인접하게 리드의 일단부가 위치되어 금속 와이어에 의해 칩의 패드와 연결되고, 상기 리드의 타단부는 칩의 돌출부 높이까지 연장되며, 상기 칩의 돌출부에 의해 형성된 함몰부에 폴리머 중합체가 충진된 것을 특징으로 한다.

Description

반도체 패키지 및 그 제조방법
본 발명은 반도체 패키지, 예컨대 칩 사이즈 패키지(CSP) 및 이러한 패키지 제조에 적합한 반도체 패키지 제조방법에 관한 것이다.
일반적인 반도체 패키지는 도 1a 및 1b에 나타낸 바와 같은 구조를 하고 있다.
도 1a은 널리 공지된 일반적인 반도체 패키지의 구조도 이며, 1b는 리드 온 칩 패키지의 구조도이다.
도시된 바와 같이, 일반적인 반도체 패키지는 리드 프레임(1)이라는 구조물의 다이 패들(2) 위에 반도체 칩(3)이 탑재되어 있고, 이 칩(3)과 리드 프레임의 인너 리드(4)가 수개의 골드 와이어(5)에 의해 전기적으로 연결되어 있으며, 상기 칩(3)과 리드 프레임의 인너리드(4)를 포함하는 일정 면적이 에폭시 몰딩 컴파운드에 의해 몰딩되어 패키지 몸체(6)를 형성하고 있다.
한편, 리드 온 칩 패키지는 리드 프레임(1)이라는 구조물에 다이 패들이 제거되어 있고, 이와 같은 리드 프레임의 인너 리드(4)에 칩(3)이 지지되어 있다. 그리고 여기서도 칩의 외부로의 전기적인 접속 경로는 골드 와이어(5)를 사용하고 있으며, 칩을 둘러싸는 패키지 몸체(6)를 가지고 있다. 이와 같은 구조의 반도체 패키지는 도 1a의 패키지보다 두께를 얇게 가져갈 수 있다는 잇점이 있다.
상기와 같은 구조를 갖는 종래의 반도체 패키지는, 웨이퍼 상태에서 소정의 단위 공정을 거쳐 완성된 개개의 칩을 분리하는 다이 본딩 공정, 분리된 하나의 칩을 리드 프레임이라는 구조물의 다이 패들에 부착하는 다이 본딩 공정, 상기 칩과 리드 프레임의 인너리드를 골드 와이어로 연결하여 전기적인 접속 경로를 이루는 와이어 본딩 공정, 와이어 본딩된 칩과 리드 프레임의 인너 리드를 포함하는 일정면적을 에폭시 몰딩 컴파운드 등과 같은 폴리머 중합체로 밀봉하는 몰딩 공정 및 리드 프레임의 타이 바와 댐바를 절단하여 단위 패키지로 분리함과 아울러 리드 프레임의 아웃리드를 절곡, 형성하는 포밍 공정 등을 포함하여 제조된다.
그러나, 상기한 바와 같은 일반적인 반도체 패키지는, 반도체 칩과 리드 프레임의 다이 패들 또는 리드가 적층되는 구조로써, 패키지의 두께를 줄이는데 한계가 있다. 예컨대 칩 사이즈는 점점 커져가는 반면에 패키지 사이즈는 경박단소형화가 요구되는 현재의 추세에서 패키지 제작상의 신뢰성을 만족시키지 못하는 경우가 발생되고 있다.
또한, 종래의 반도체 패키지는 반도체 칩이 에폭시 몰딩 컴파운드에 의해 둘러싸이는 구조로써 열 방출 특성이 좋지 않을 뿐만 아니라 패키지의 상,하부가 대칭을 이루지 못함으로써 워피지 불량 및 몰딩시 보이드가 발생되는 등의 문제가 있었고, 또 패키지 제조의 조립 공수가 많고 복잡하여 조립 비용의 증가를 가져온다는 문제도 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 크기가 큰 반도체 칩의 경우에도 경박단소형화를 구현할 수 있는 반도체 패키지 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은, 보다 간단한 공정으로 고신뢰성의 반도체 패키지를 얻을 수 있는 반도체 패키지 및 그 제조방법을 제공하는데 있다.
도 1a는 종래 반도체 패키지의 한 예를 보인 단면도.
도 1a는 종래 반도체 패키지의 다른 예를 보인 단면도.
도 2는 본 발명의 일 실시예에 의한 반도체 패키지의 구조 및 기판 실장 상태를 보인 단면도.
도 3a 및 도 3b는 본 발명의 일실시예에 의한 반도체 칩의 캐비티 및 절단홈부를 보인 부분 확대 평면도 및 A-A선 단면도.
도 4는 본 발명에 사용되는 리드 프레임의 사시도.
도 5는 반도체 칩에 리드 프레임을 부착한 상태의 단면도.
도 6은 칩과 리드 프레임을 와이어 본딩한 후 몰딩 한 상태의 단면도.
도 7은 몰딩 후 단위 패키지로 분리한 상태의 단면도.
도 8은 리드 프레임의 노출 단부에 솔더 볼을 부착한 상태의 확대 단면도.
도 9는 본 발명의 다른 실시예에 의한 반도체 패키지의 구조를 보인 확대 단면도.
도 10은 본 발명의 또 다른 실시예를 보인 단면도.
도 11은 본 발명의 또 다른 실시예를 보인 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10;반도체 칩 11;돌출부
11';돌출부재 12;패드
13;절단홈부 15;접착 테이프
20;리드 21;리드 프레임의 평판
23,23';접착 테이프 30;금속 와이어
40;폴리머 중합체 50;솔더 볼
70;마킹 필름
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 패키지는, 적어도 하나이 반도체 칩, 상기 칩의 외부로의 신호 전달 경로를 이루는 다수개의 리드 및 상기 리드와 칩의 패드를 전기적으로 연결하는 금속 와이어를 포함하여 이루어지는 패키지로서, 상기 반도체 칩은 그의 액티브 영역의 가장자리를 따라 소정 높이의 돌출부가 형성되고, 액티브 영역에는 다수의 패드가 배열되며, 상기 액티브 영역의 패드에 인접하게 리드의 일단부가 위치되어 금속 와이어에 의해 칩의 패드와 연결되고, 상기 리드의 타단부는 칩의 돌출부 높이까지 연장되며, 상기 칩의 돌출부에 의해 형성된 함몰부에 폴리머 중합체가 충진된 것을 특징으로 한다.
또한, 본 발명의 목적을 달성하기 위한 반도체 패키지 제조방법은, 웨이퍼 상태에서 각각의 다이가 형성될 위치에 소정 깊이의 함몰부를 형성함과 아울러 이웃하는 함몰부와 경계를 이루는 돌출부에 함몰부의 깊이보다 깊은 절단홈부를 형성한 후, 소자 제조 공정을 거쳐 상기 함몰부에 다이를 형성하는 단계; 이웃하는 다이의 경계를 이루는 돌출부에 리드 프레임의 평판을 부착하여 양쪽 다이의 패드에 인접하게 리드 프레임의 리드가 배치되도록 하는 단계; 상기 리드와 다이의 패드를 금속 와이어로 연결하는 단계; 상기 함몰부에 폴리머 중합체를 돔 형태로 충진하는 단계; 및 상기 폴리모 중합체의 상부 및 하부로부터 돌출부의 절단홈부까지 그라인딩하여 리드를 노출시킴과 동시에 각각의 단위 패키지로 분리하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
첨부한 도 2는 본 발명의 일 실시예에 의한 반도체 패키지의 구조 및 기판 실장 상태를 보인 단면이다.
도면에서 참조 부호 10은 반도체 칩, 20은 리드, 30은 금속 와이어, 40은 폴리머 중합체, 50은 솔더 볼, 60은 기판이다.
도시된 바와 같이, 상기 반도체 칩(10)은 액티브 영역의 가장자리를 따라 형성된 돌출부(11)를 가지고 있으며, 이러한 돌출부(11)에 의해 칩(10)의 액티브 영역은 칩의 표면으로부터 일정 깊이로 함몰된 위치에 자리하고 있다.
상기와 같이 함몰된 액티브 영역의 중앙에는 외부연결단자인 수개의 패드(12)가 배열되어 있고, 이 패드(12)의 양옆에는 리드(20)가 위치되어 있다.
상기 리드(20)는 대략 L자 형태로 이루어져 있고, 금속 와이어(30)에 의해 칩의 패드(12)와 전기적으로 연결되어 있으며, 리드(20)의 타단부는 칩(10)의 표면에 위치되어 있다.
또한, 상기 칩의 함몰부에는 칩의 액티브 영역과 리드 및 금속 와이어를 외부 환경으로부터 보호하기 위한 폴리머 중합체(40)가 채워져 있으며, 이 폴리머 중합체(40)의 표면으로 리드(20)의 단부가 노출되어 있고, 이와 같이 노출된 리드(20)에는 솔더 볼(50)이 부착되어 기판(60)에 실장할 수 있도록 되어 있다.
도면에서 미설명 부호 70은 마킹된 필름으로, 이는 칩의 정보 등을 마킹하여 다이 뒷면에 부착한 것이다.
한편, 도시예에서는 솔더 볼(50)을 갖는 반도체 패키지를 나타내고 있으나, 상기한 솔더 볼의 형성 없이 리드(20)의 단부를 기판에 솔더링 하는 것에 의해 실장할 수도 있다.
상기에서 반도체 칩(10)의 액티브 영역 가장자리를 따라 돌출부(11)를 형성함에 있어서는, 다이의 액티브 영역을 소정 깊이로 에칭하는 것에 의하여 형성할 수 있는 바, 이 때 웨이퍼 상태에서 각각의 다이를 동시에 에칭하여 형성하며, 건식 및 습식 에칭으로 할 수 있다.
이러한 돌출부(11)의 형성 예가 도 3a 및 3b에 나타나 있다. 도시된 바와 같이, 각 다이의 액티브 영역의 가장자리를 따라 소정 높이의 돌출부(11)가 형성되어 있으며, 이와 같은 돌출부(11)를 갖는 각 다이의 경계부에는 소정 깊이의 절단홈부(13)가 각각 형성되어 있다.
상기와 같이 액티브 영역을 에칭하여 돌출부(11)를 형성하는 방법 이외에도 도 11에 나타낸 바와 같이, 별도의 돌출 부재(11')를 접착제 또는 접착 테이프(15)로 부착하여 형성할 수도 있다. 이 때 돌출 부재(11')로는 금속, 세라믹 또는 폴리머를 이용할 수 있다.
상기한 절단홈부(13)는 패키지의 몰딩 후 단위 패키지로 분리하기 위하여 형성하는 것으로, 칩의 액티브 영역의 깊이보다 깊은 깊이로 형성되며, 통상은 에칭에 의해 형성되나, 이를 꼭 한정하는 것은 아니며 다이아몬드 소오 등으로 웨이퍼의 절반 정도 두께의 깊이로 잘라 줌으로써 절단홈을 대신하게 할 수도 있다.
상기한 리드(20)는 도 4에 나타낸 바와 같이, 리드 프레임이라는 구조물에 일체로 형성되어 있는 바, 평판(21)의 양측 가장자리를 따라 리드(20)가 일정 간격으로 부착되어 리드 프레임을 구성하고 있다. 이러한 리드 프레임은 동 합금이나 니켈+철 합금으로 형성할 수 있으며, 또한 와이어 본딩성을 향상시키기 위하여 리드(20)에 니켈이나 납 등을 도금할 수도 있다.
상기와 같은 리드 프레임은 각 다이의 상부에 도 5에 나타낸 바와 같이, 접착 테이프(23) 등에 의해 부착되는 바, 그의 평판(21)이 다이의 돌출부(11) 상부에 위치하도록 얹혀진다. 따라서 리드 프레임의 리드(20)는 다이의 패드(12) 양측에 위치되게 된다.
도 6은 칩과 리드 프레임을 와이어 본딩한 후 몰딩 한 상태의 단면도로서, 도시된 바와 같이, 폴리머 중합체(40)는 리드 프레임의 평판(21) 양측을 덮도록 몰딩되어 형성되어 있다. 여기서 상기 폴리머 중합체(40)는 열경화성 수지 또는 열가소성 수지로, 특히 에폭시 몰딩 컴파운드를 사용함이 바람직하다. 그리고 몰딩은 수지를 다이에 뿌려주는 드롭 방식으로 할 수 있고, 또 몰드 캐비티에서 수지를 인젝션시켜 성형하는 통상의 방법을 이용할 수 있다.
도면에서 2개의 일점쇄선은 그라인딩 기준선으로서, 이 그라인딩 기준선까지 칩의 상,하부를 그라인딩하면, 각각의 다이가 절단홈부(13)에 의해 분리되게 된다.
상기한 그라인딩 공정은, 먼저 칩의 상단부를 그라인딩 한 다음, 상단 표면에 테이프를 부착하고, 하단부를 그라인딩한다. 그런 다음 상단부의 테이프에 자외선을 쬐면 접착력을 잃어 테이프를 쉽게 제거할 수 있다. 이와 같은 방법에 의해 단위 패키지로 분리된 상태가 도 7에 나타나 있다.
도 8은 단위 패키지로 분리된 패키지의 몸체로 노출된 리드(20)에 솔더볼(50)을 부착하여 실장이 편하도록 한 패키지의 단면도이다.
이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 패키지는 웨이퍼 상태에서 여러개의 다이에 대하여 동시에 공정을 진행하여 한 번의 공정으로 여러개의 반도체 패키지를 얻을 수 있으며, 또 경박단소형된 반도체 패키지를 얻을 수 있다.
한편, 첨부한 도 9는 본 발명의 다른 실시예에 의한 반도체 패키지의 구조를 보인 확대 단면도이다.
도시된 바와 같은 본 발명에 의한 반도체 패키지의 다른 실시예에서는 리드 프레임의 리드(20)가 칩의 액티브 영역 바닥면에 테이프(23')에 의해 부착되어 있는 것을 볼 수 있다. 따라서 리드의 평탄도를 좋게 유지시킬 수 있고, 리드가 칩의 표면과 완전하게 붙어 있으므로 와이어 본딩시 리드가 칩의 표면에서 들뜸으로써 야기될 수 있는 본딩 불량을 방지할 수 있다. 그외 다른 구성은 상술한 일 실시예의 경우와 동일 하므로 같은 번호를 부여하여 중복 설명을 생략한다.
도 10은 본 발명의 또 다른 실시예를 보인 단면도로서, 패키지 제조공정의 다른 예를 나타낸다.
도시된 바와 같이, 본 발명의 또 다른 실시예에서는 웨이퍼 상태의 각 다이의 경계부(이는 다이의 액티브 영역을 에칭하는 것에 의하여 형성된 것으로, 이는 전술한 일 실시예의 경우와 같다)에 별도의 절단홈부를 만들지 않고, 리드 프레임 어태치, 와이어 본딩 및 몰딩 공정을 수행한 후에 상부의 그라인딩 기준선을 중심으로 그라인딩한 다음 다이 사이의 돌출부를 중심으로 소잉하여 최종적으로 단위 패키지로 분리하는 공정으로 이루어진다.
이와 같은 제조공정을 이용하는 경우에도 최종적으로 제조되는 패키지의 구조는 전술한 실시예들과 같다. 그러므로 도면에서는 동일 부호를 부여하여 도시하며, 동일 구조에 대한 설명은 생략한다.
상기한 바와 같은 본 발명의 다른 실시예에 의한 제조방법에 의하면, 웨이퍼 상태에서 각 다이 사이의 돌출부에 절단홈부를 형성할 필요가 없다. 따라서 공정의 간소화를 도모할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 패키지 및 그 제조방법은, 웨이퍼 상태에서 각 다이에 대하여 동시에 공정을 진행하여 여러개의 패키지를 제조할 수 있고, 또 그라인딩을 통하여 최종적인 패키지가 얻어지므로 리드 프레임 트림 및 포옴등의 공정을 제거할 수 있다. 따라서 보다 간단한 공정으로 경박단소형의 반도체 패키지를 얻을 수 있다.
또한, 본 발명은 몰딩 후 백 그라인딩을 실시하므로 패키지가 휘는 워피지 불량을 방지할 수 있고, 다이 뒷면이 노출되어 있으므로 열방출이 좋아지므로 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 기존의 패키지 제조에 이용되는 장비를 응용하므로 새로운 장비를 제작할 필요없이 기존의 장비로 경박단소형의 반도체 패키지를 제조할 수 있다는 효과도 있다.
이상에서는 본 발명에 의한 반도체 패키지 및 그 제조방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (14)

  1. 적어도 하나의 반도체 칩, 상기 칩의 외부로의 신호 전달 경로를 이루는 다수개의 리드 및 상기 리드와 칩의 패드를 전기적으로 연결하는 금속 와이어를 포함하여 이루어지는 패키지로서,
    상기 반도체 칩은 그의 액티브 영역의 가장자리를 따라 소정 높이의 돌출부가 형성되고, 액티브 영역에는 다수의 패드가 배열되며, 상기 액티브 영역의 패드에 인접하게 리드의 일단부가 위치되어 금속 와이어에 의해 칩의 패드와 연결되고, 상기 리드의 타단부는 칩의 돌출부 높이까지 연장되며, 상기 칩의 돌출부에 의해 형성된 함몰부에 폴리머 중합체가 충진된 것을 특징으로 하는 리드 노출형 반도체 패키지.
  2. 제 1 항에 있어서, 상기 반도체 칩의 액티브 영역 가장자리를 따라 형성되는 돌출부는 액티브 영역을 소정 깊이로 에칭하는 것에 의하여 칩과 일체로 형성된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 반도체 칩의 액티브 영역 가장자리를 따라 형성되는 돌출부는 돌출부재를 접착제 또는 접착 테이프로 부착하는 것에 의하여 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서, 상기 돌출부재는 금속, 세라믹 또는 폴리머인 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 리드가 접착 테이프에 의해 칩의 액티브 영역에 부착, 지지된 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서, 상기 접착 테이프는 열경화성 수지 또는 열가소성 수지로 폴리머 중합체인 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 폴리머 중합체는 열경화성 수지 또는 열가소성 수지계열의 에폭시 몰딩 컴파운드인 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 폴리머 중합체의 표면으로 노출된 리드에는 실장을 위한 솔더 볼이 부착된 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서, 반도체 칩의 백면에는 칩의 정보를 마킹할 수 있는 마킹 필름이 부착된 것을 특징으로 하는 반도체 패키지.
  10. a) 웨이퍼 상태에서 각각의 다이가 형성될 위치에 소정 깊이의 함몰부를 형성한 후, 소자 제조 공정을 거쳐 상기 함몰부에 다이를 형성하는 단계;
    b) 이웃하는 다이의 경계를 이루는 돌출부에 리드 프레임의 평판을 부착하여 양쪽 다이의 패드에 인접하게 리드 프레임의 리드가 배치되도록 하는 단계;
    c) 상기 리드와 다이의 패드를 금속 와이어로 연결하는 단계;
    d) 상기 함몰부에 폴리머 중합체를 돔 형태로 충진하는 단계; 및
    e) 상기 폴리모 중합체의 상부로부터 리드 프레임의 평판 하부까지 그라인딩하여 리드 프레임의 리드 단부를 노출시킨 후, 각 다이의 돌출부를 경계로 소잉하여 단위 패키지로 분리하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  11. 제 10 항에 있어서, e)단계 후 폴리머 중합체의 표면으로 노출된 리드에 실장을 위한 솔더 볼을 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  12. 제 11 항에 있어서, a)단계에서 함몰부는 다이 형성 위치를 건식 또는 습식 에칭하여 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  13. 제 11 항에 있어서, a)단계에서 함몰부는 다이 형성 위치의 가장자리를 따라 소정 높이의 돌출부재를 접착제로 부착하여 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  14. 제 11 항에 있어서, a)단계에서 함몰부의 형성과 동시에 이웃하는 함몰부와 경계를 이루는 돌출부에 함몰부의 깊이보다 깊은 절단홈부를 형성하여 폴리머 중합체의 그라인딩시 각각의 단위 패키지로 분리되도록 한 것을 특징으로 하는 반도체 패키지 제조방법.
KR1019970061003A 1997-11-19 1997-11-19 반도체 패키지 및 그 제조방법 Expired - Fee Related KR100253708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970061003A KR100253708B1 (ko) 1997-11-19 1997-11-19 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970061003A KR100253708B1 (ko) 1997-11-19 1997-11-19 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990040559A KR19990040559A (ko) 1999-06-05
KR100253708B1 true KR100253708B1 (ko) 2000-04-15

Family

ID=19525043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970061003A Expired - Fee Related KR100253708B1 (ko) 1997-11-19 1997-11-19 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100253708B1 (ko)

Also Published As

Publication number Publication date
KR19990040559A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
EP1187202A2 (en) Semiconductor package
US20050139982A1 (en) Method of manufacturing a semiconductor device
JPH0730046A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
KR100369907B1 (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR101160694B1 (ko) 반도체장치의 제조 방법
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP3877409B2 (ja) 半導体装置の製造方法
JPH11191562A (ja) 半導体装置の製造方法
KR20210000777U (ko) 반도체 패키지
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
JP4784945B2 (ja) 半導体装置の製造方法
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
JP4887346B2 (ja) 半導体装置
KR100940760B1 (ko) 반도체 패키지
KR100279252B1 (ko) 세라믹패키지
JP5086315B2 (ja) 半導体装置の製造方法
KR100290783B1 (ko) 반도체 패키지
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
KR100575859B1 (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971119

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971119

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000126

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee