[go: up one dir, main page]

KR100251889B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100251889B1
KR100251889B1 KR1019970018551A KR19970018551A KR100251889B1 KR 100251889 B1 KR100251889 B1 KR 100251889B1 KR 1019970018551 A KR1019970018551 A KR 1019970018551A KR 19970018551 A KR19970018551 A KR 19970018551A KR 100251889 B1 KR100251889 B1 KR 100251889B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
chip
heat sink
heat
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970018551A
Other languages
English (en)
Other versions
KR19980083301A (ko
Inventor
표우열
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970018551A priority Critical patent/KR100251889B1/ko
Publication of KR19980083301A publication Critical patent/KR19980083301A/ko
Application granted granted Critical
Publication of KR100251889B1 publication Critical patent/KR100251889B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 반도체 패키지에서 발생하는 열의 대부분이 방출되는 경로인 칩 상부에 열전도성이 뛰어난 방열부재를 부착하여 패키지내의 열을 효과적으로 방출할 수 있도록 함으로써, 반도체 패키지의 성능 향상을 도모할 수 있게 한 것이다.
[색인어]
반도체 패키지, 방열판

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로서, 특히 구조 개선을 통해 방열효과를 한층 높인 볼 그리드 어레이 타입의 반도체 패키지에 관한 것이다.
일반적으로 보다 많은 수의 입출력 단자를 확보할 수 있는 볼 그리드 어레이 타입(Ball grid array type)의 패키지는 리드 피치의 한계를 극복할 수 있는 장점 때문에 오늘날 많이 사용되고 있는 추세이며, 이러한 볼 그리드 어레이 패키지는 첨부한 도 2에 도시한 바와 같이, 저면에 구리재질의 방열판(10)이 부착되어 있는 인쇄회로기판(11)과, 와이어(12)에 의하여 인쇄회로기판(11)의 회로패턴(도시되지 않음)과 연결되어 있는 반도체 칩(13)과, 반도체 칩(13) 및 와이어(12)를 보호하기 위해 덮어주는 몰딩 컴파운드 수지로 몰딩된 인캡슐레이션(14)과, 칩의 신호를 입출력하도록 미세한 볼로 이루어진다수의 인출단자(15)로 구성되어 있다.
그러나, 상기 볼 그리드 어레이 패키지 뿐만아니라 기존 대부분의 패키지들은 반도체 칩(13)에서 발생하는 상당량의 열 때문에 성능저하 등 많음 문제점을 갖게 되는데, 특히 볼 그리드 어레이 패키지는 발생열의 약 80% 정도가 방출되는 칩 윗면이 메인 기판(16)쪽을 향한 상태로 장착되어 다른 패키지들 보다 더 많은 열적 부하를 받게 되므로 이에 대한 개선의 필요성이 더욱 절실히 요구되어 왔다.
따라서, 본 발명은 이와 같은 문제점을 감안하여 안출한 것으로서, 반도체 패키지에서 발생하는 열의 대부분이 방출되는 경로인 칩 상부에 열전도성이 뛰어난 방열부재를 부착하여 패키지내의 열을 효과적으로 방출할 수 있도록 함으로써, 반도체 패키지의 성능 향상을 도모할 수 있게 하는데 그 안출의 목적이 있는 것이다.
제1a도, 제1b도는 본 발명에 따른 반도체 패키지를 나타내는 단면도,
제2도는 종래의 반도체 패키지를 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10,17 : 방열판
11 : 인쇄회로기판(인쇄회로기판:Printed circuit board)
12 : 와이어 13 : 반도체 칩
14 : 인캡슐레이션(Encapsulation) 15 : 솔더 볼(Solder ball)
16 : 메인기관
이하, 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
본 발명은 칩탑재영역을 갖는 방열판(10)이 저면에 부착된 인쇄회로기판(11)와, 와이어(12)에 의하여 상기 인쇄회로기판(11)와 연결되는 반도체 칩(13)과, 반도체 칩(13) 및 와이어(12)을 덮어주는 인캡슐레이션(14) 및 다수의 인출단자(15)를 포함하는 반도체 패키지에 있어서, 상기 반도체 칩(13)의 상부에 소정의 면적을 갖는 또 다른 방열판(17)을 부착한 구조로 이루어진 것을 특징으로 한다.
특히, 상기 방열판(17)은 한쪽 면이 외부로 노출되는 동시에 다른 한쪽면과 테두리 전체가 인캡슐레이션(14)에 의해 일체 밀폐된 구조로 부착된 것을 특징으로 한다.
또한,상기 방열판(17)은 적어도 칩 면적의 약 2/3 정도를 덮을 수 있는 크기로 성형되고, 니켈, 팔라디움(Pd:Paladium) 또는 폴리이미드(Polyimde)로 표면처리된다.
이를 좀 더 상세히 설명하면 다음과 같다.
첨부한 도 1a,1b는 본 발명에 따른 반도체 패키지 즉, 볼 그리드 어레이 반도체 패키지의 구조를 나타내는 단면도이다.
본 발명의 볼 그리드 어레이 반도체 패키지는 반도체 칩(13)을 얹기 위한 칩탑재판의 역할 및 칩의 열 방출 효과를 높여줄 수 있도록 한 방열판(10)과, 이 방열판(10)의 상면에 부착되는 인쇄회로기판(11)과, 와이어(12)을 매개로 하여 인쇄회로기판(11) 상의 회로패턴과 연결되는 반도체 칩(13)과, 와이어(12)과 반도체 칩을 보호하기 위해 그 상부에 씌워지는 인캡슐레이션(14)과, 인쇄회로기판(11)의 회로패턴과 연결되면서 칩에 대한 출력단 역할을 하는 다수의 인출단자(15)로 이루어진 반도체 패키지에서, 상기 반도체 칩(13)의 윗면 중심부에 접착수단 예를들면, 비전도성 접착테이프나 비전도성 에폭시등을 도포하고, 그위에 소정의 면적을 갖는 박형의 방열판(17)을 부착한 구조로 이루어져 있다.
상기 방열판(17)은 사각형 또는 원형 등 그 형상에 제한을 받지 않으며, 적어도 칩 면적의 약 2/3 이상을 덮을 수 있는 크기를 갖는다.
이때의 방열판(17)의 크기는 와이어 본딩을 필요로 하는 최소한의 면적을 제외한 전체 면적을 덮을 수 있는 크기가 바람직하다.
즉, 와이어 본딩영역을 침범하지 않는 범위내에서 방열판을 가능한 크게 할수록 방열효과를 높일 수 있다.
또한, 접착수단을 통해 반도체 칩(13)의 윗면에 부착되어 있는 방열판(17)은 와이어(12)과 반도체 칩(13)의 상부가 인캡슐레이션(14)될 때, 함께 덮혀져서 일체형으로 고정될 수 있게 된다.
이때, 방열판(17)의 밑면을 포함하는 테두리 부위만 인캡슐레이션(14)으로 덮혀지게 하고, 윗면은 외부로 노출되게 하면, 윗면까지 완전히 덮혀지게 하는 경우에 비해 한층 향상된 방열효과를 얻을 수 있다.
특히, 상기 방열판(17)은 외부로 노출되는 표면을 니켈 도금하거나 팔리디움(Paladium)처리, 폴리이미드 필름(Polyimde film) 처리 등을 하여, 상기 방열판(17)에 부식이 발생하는 것을 막을 수 있게 하는 것이 바람직하다.
또한, 메인 기관(16)상에 패키지를 장착할때, 대부분의 패키지들이 칩을 윗쪽으로 하여 장착되는 것과는 달리 본 발명의 볼 그리드 어레이 패키지는 첨부한 도 1에서 볼 수 있듯이 칩을 아랫쪽으로 하여 즉, 패키지 전체를 뒤집어 솔더볼이라 불리는 인출단자(15)가 아랫쪽을 향하게 하여 메인 기판(16)상에 장착된다.
한편, 메인 기판(16)상에 장착된 패키지는 사용시 칩에서 발생하는 열을 윗쪽으로 약 20% 정도 방출하고, 아랫쪽으로 약 80% 정도 방출하게 되는데, 발생열의 대부분이 방출되는 아랫쪽에 방열판(17)이 갖추어져 있는 본 발명의 볼 그리드 어레이 패키지에서는 방열판(17)이 발휘하는 열전도 특성에 의해 신속한 열방출 작용이 이루어지게 되고, 이에따라 칩을 포함하는 패키지 전체가 받는 열적 부하를 줄일 수 있게 되므로 열을 제대로 방출하지 못해 발생하는 패키지의 성능저하를 막을 수 있게 된다.
이상에서와 같이 본 발명은 볼 그리드 어레이 타입의 반도체 패키지의 칩 윗쪽에 방열부재를 부착하여 칩에서 발생하는 열을 효과적으로 방출할 수 있게 함으로써, 볼 그리드 어레이 타입의 반도체 패키지의 성능 향상을 도모할 수 있는 장점이 있다.

Claims (2)

  1. 칩탑재영역을 갖는 방열판(10)이 저면에 부착되면서 그 중앙내부는 개방되어 있는 인쇄회로기판(11)과, 상기 인쇄회로기판(11)의 중앙내부 개방부에 실장되어 와이어(12)에 의하여 상기 인쇄회로기판(11)의 회로패턴과 연결되는 반도체 칩(13)과, 상기 반도체 칩(13) 및 와이어(12)등을 덮어주는 인캡슐레이션(14) 및 다수의 인출단자(15)를 포함하는 반도체 패키지에 있어서,
    상기 반도체 칩(13)의 상부에 소정의 면적을 갖는 또 다른 방열판(17)을 부착하여 일면이 노출되도록 한 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 방열판(17)은 한쪽 면이 외부로 돌출되는 동시에 다른 한쪽면과 테두리 전체가 인캡슐레이션(14)에 의해 일체 밀폐된 구조로 부착된 것을 특징으로 하는 반도체 패키지.
KR1019970018551A 1997-05-13 1997-05-13 반도체 패키지 Expired - Fee Related KR100251889B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018551A KR100251889B1 (ko) 1997-05-13 1997-05-13 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018551A KR100251889B1 (ko) 1997-05-13 1997-05-13 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980083301A KR19980083301A (ko) 1998-12-05
KR100251889B1 true KR100251889B1 (ko) 2000-04-15

Family

ID=19505770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018551A Expired - Fee Related KR100251889B1 (ko) 1997-05-13 1997-05-13 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100251889B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481926B1 (ko) * 1997-10-31 2005-08-29 삼성전자주식회사 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH07302866A (ja) * 1994-04-28 1995-11-14 Nippon Steel Corp 半導体装置および該装置用ヒートスプレッダー

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH07302866A (ja) * 1994-04-28 1995-11-14 Nippon Steel Corp 半導体装置および該装置用ヒートスプレッダー

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481926B1 (ko) * 1997-10-31 2005-08-29 삼성전자주식회사 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법

Also Published As

Publication number Publication date
KR19980083301A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100201380B1 (ko) Bga 반도체 패키지의 열방출 구조
US6777819B2 (en) Semiconductor package with flash-proof device
US5293301A (en) Semiconductor device and lead frame used therein
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US6657296B2 (en) Semicondctor package
US5703399A (en) Semiconductor power module
US4943843A (en) Semiconductor device
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
US5598321A (en) Ball grid array with heat sink
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
US6396699B1 (en) Heat sink with chip die EMC ground interconnect
US6122172A (en) Polymer stud grid array
JP3764214B2 (ja) プリント回路基板およびこれを備えた電子機器
KR100251889B1 (ko) 반도체 패키지
EP0436126A2 (en) Resin-encapsulated semiconductor device
KR100186759B1 (ko) 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조
KR100474193B1 (ko) 비지에이패키지및그제조방법
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
JP2772986B2 (ja) 半導体装置
KR940011796B1 (ko) 반도체장치
KR20040061860A (ko) 티이씨에스피
KR20050061646A (ko) 이. 엠. 아이 차폐 및 열 방출 기능을 갖는 집적회로 패키지
KR20020088300A (ko) 냉매를 방열재로 사용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970513

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970513

Comment text: Request for Examination of Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990517

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990524

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991222

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030109

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040107

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050110

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060103

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070103

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080108

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090114

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100107

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110110

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20120110

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130108

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20140106

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20150106

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20160105

Start annual number: 17

End annual number: 17

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee