[go: up one dir, main page]

KR100250594B1 - 광시각특성을 가진 액정표시장치 - Google Patents

광시각특성을 가진 액정표시장치 Download PDF

Info

Publication number
KR100250594B1
KR100250594B1 KR1019960012826A KR19960012826A KR100250594B1 KR 100250594 B1 KR100250594 B1 KR 100250594B1 KR 1019960012826 A KR1019960012826 A KR 1019960012826A KR 19960012826 A KR19960012826 A KR 19960012826A KR 100250594 B1 KR100250594 B1 KR 100250594B1
Authority
KR
South Korea
Prior art keywords
common electrode
liquid crystal
thin film
common
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019960012826A
Other languages
English (en)
Other versions
KR960038469A (ko
Inventor
신이치 이와사키
히로시 쿠리하라
야스유키 미시마
마사유키 오오타
Original Assignee
나시모토 류조
히다찌디바이스엔지니어링 가부시키가이샤
가나이 쓰도무
가부시키가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10124095A external-priority patent/JPH08298638A/ja
Priority claimed from JP16984095A external-priority patent/JP3351660B2/ja
Application filed by 나시모토 류조, 히다찌디바이스엔지니어링 가부시키가이샤, 가나이 쓰도무, 가부시키가이샤 히다치 세이사꾸쇼 filed Critical 나시모토 류조
Publication of KR960038469A publication Critical patent/KR960038469A/ko
Application granted granted Critical
Publication of KR100250594B1 publication Critical patent/KR100250594B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 기판면에 대해서 거의 평행한 전계에 의해서 액정을 구동하는 액정표시장치에 있어서, 짝수행의 공통전극배선(5)에 홀수행의 공통전극배선(6)과는 위상이 1/2주기 어긋난 전압파형을 따로따로 인가함으로써, 극성반전시에 발생하는 액정표시장치내의 배선간 기생용량으로의 충방전을 감소시켜서 소비전력을 저감한다. 또, 박막트랜지스터 액정표시패널에서의 공통전극구동신호의 둔화를 작게 하기 때문에, 공통전극구동회로는, 미분신호를 생성하고, 상기 미분신호를 상기 공통전극구동신호에 중첩하는 미분신호중첩수단을 구비한 것을 특징으로 한 것이다.

Description

광시각특성을 가진 액정표시장치
제1도는 본 발명에 의한 액정표시장치의 실시예 1의 구성을 설명하는 개면도.
제2도는 본 발명에 의한 액정표시장치의 실시예 1에 있어서의 화소의 등가회로.
제3(a)도 및 제3(b)도는 본 발명에 의한 액정표시장치의 실시예 1에 있어서의 1화소부분의 구조도.
제4(a)도 내지 제4(c)도는 본 발명에 의한 액정표시장치의 실시예 1에 있어서의 공통전극과 공통버스라인의 접속부의 구조의 설명도.
제5(a)도 내지 제5(d)도는 본 발명에 의한 액정표시장치에 있어서의 홀수행 및 짝수행의 화소를 구동할 때의 구동전압파형도의 일례.
제6도는 본 발명에 의한 액정표시장치의 실시예 2를 설명하는 개념도.
제7도는 실시예 2에 있어서의 게이트구동 IC와 게이트배선이 접속되어 있는 쪽의 짝수행공통전극배선과 짝수행공통버스라인의 접속부의 설명도.
제8도는 본 발명에 의한 소비전력저감효과를 종래기술과 비교한 설명도.
제9(a)도 내지 제9(d)도는 본 발명의 액정표시장치에 있어서의 구동원리의 설명도.
제10(a)도 내지 제10(d)도는 본 발명에 의한 액정표시장치에 있어서의 액정으로의 전압인가방법을 종래의 전압인가방법과 비교한 설명도.
제11도는 본 발명의 실시예 3의 액정표시장치의 개략구성을 표시한 블록도.
제12도는 실시예 3의 공통전극구동회로의 개략구성을 표시한 회로도.
제13도는 실시예 3의 공통전극구동회로의 출력을 표시한 도면.
제14도는 종래의 공통전극구동회로와 실시예 3의 공통전극구동회로의 박막트랜지스터 액정표시장치상에서의 공통전극구동신호를 계측한 도면.
제15도는 실시예 3의 액정표시장치에 있어서의 가로스미어의 발생비율 및 콘트라스트비와, 공통전극구동신호의 구동주파수와의 관계를 표시한 그래프.
제16도는 실시예 4의 공통전극구동회로의 개략구성을 표시한 회로도.
제17도는 실시예 5의 액정표시장치의 개략구성을 표시한 블록도.
제18도는 종래의 종전계방식의 박막트랜지스터 액정표시패널 및 제11도 및 제17도에 표시한 횡전계방식의 박막트랜지스터 액정표시패널에 있어서의 부스트전압과 가로스미어의 발생비율과의 관계를 표시한 그래프.
제19도는 종래의 TFT액정표시장치의 개략구성을 설명하는 블록도.
제20도는 종래의 TFT액정표시장치의 드레인드라이버의 개략구성을 설명하는 블록도.
제21도는 종래의 TFT액정표시장치의 드레인드라이버의 출력전압발생회로의 회로구성도.
제22도는 종래의 계조기준전압과 출력전압과의 관계의 설명도.
제23도는 종래의 액정표시장치의 공통전극구동회로의 개략구성을 표시한 회로도.
제24도는 종래의 액정표시모듈의 각 구성부품을 표시한 분해사시도.
* 도면의 주요부분에 대한 부호의 설명
1-1,1-2 : 드레인구동회로 2-1,2-2 : 드레인배선기판
3-1,3-2 : 드레인구동 IC 4 : 타이밍콘트롤러
5 : 짝수행공통전극배선 6 : 홀수행공통전극배선
7 : 영상신호선 9 : 게이트구동회로
10 : 화소 11 : 게이트배선기판
12 : 게이트구동 IC 13 : 게이트배선
14 : 드레인배선 49 : 홀수행공통버스라인
50 : 짝수행공통버스라인 60 : 대향기판
62 : 매트릭스기판 64 : 전원회로
101,603,701 : TFT액정표시패널 102 : 드레인드라이버
103 : 게이트드라이버 104 : 콘트롤러
105,705 : 공통전극구동회로 106 : 박막트랜지스터
108 : 드레인선 109 : 게이트선
110,706 : 공통전극배선 111,702 : 녹색화소
112,703 : 청색화소 113,704 : 적색화소
201,208,209,215,216 : 저항 202,211 : 연산증폭기
203∼206 : 다이오드 207,210,214,217 : 콘덴서
212 : NPN트랜지스터 213 : PNP트랜지스터
218 : 이방성도전막 219 : 공통전극구동전압발생회로
220,602,1001 : 공통전극드라이버 221 : 적분회로
601 : 귀환단자
본 발명은 액정표시장치에 관한 것으로서, 특히 공통전압의 교류화구동법에 의해서 전극에 전압을 인가하는 경우에, 저소비전력구동이고 표시불균일이 없는 고화질의 광시각특성을 가진 액정표시장치에 관한 것이다.
종래의 박막트랜지스터형 액정표시장치에서는, 액정층을 구동하는 전극으로서는 2매의 기판계면 상에 형성하고, 대향시킨 투명전극을 사용하고, 액정에 인가하는 전계의 방향을 기판계면에 거의 수직의 방향으로 함으로써 동작하는 트위스티드 네마틱표시방식으로 대표되는 표시방식을 채용하고 있다.
한편, 액정에 인가하는 전계의 방향을 기판계면에 거의 평행한 방향으로 하는 방식으로서, 빗살전극쌍을 사용한 방식이, 예를 들면 일본국 특공소 63-21907호 공보에 의해 제안되고 있으나, 표시장치로서는 실용화되고 있지 않다.
또, 종래의 TFT액정표시장치의 구동방법으로서는 공통전극과 화소전극의 전위를 변화시키고, 이 전위를 상호로 중첩 및 상쇄시켜서 액정을 구동하는 방식이 일본국 특개평 2-913호 공보에 의해 제안되고 있으나, 전계극성에 의한 액정인가전압파형의 비대칭성으로부터 발생하는 플리커를 저감하기 위하여, 1수평기간마다 극성을 반전시킬 필요가 있다.
제19도는 종래의 TFT액정표시장치의 개략구성을 설명하는 블록도이고, (70)은 액정표시패널(TFT-LCD), (71)은 표시제어장치, (72)는 게이트드라이버, (73-1) 및 (73-2)는 드레인드라이버이다.
동도면에 있어서, 액정표시패널(70)은 예를 들면 640×3×480화소를 구성되고, 액정표시패널(70)의 상하에 드레인드라이버(73-1),(73-2)가 배치되고, 이 드레인드라이버(73-1),(73-2)를 교호로 박막트랜지스터(TFT)의 드레인선(D)에 접속하고, TFT에 액정을 구동하기 위한 전압을 공급한다.
또, TFT의 게이트선(G)에는, 표시패널(70)의 측면에 배치된 게이트드라이버(72)를 접속하고, 1수평동작시간에 TFT의 게이트에 전압을 공급한다. 1개의 반도체집적회로로 구성되는 표시제어장치(71)는 본체 컴퓨터로부터의 표시용데이터와 표시제어신호를 받아들이고, 이것을 토대로 드레인드라이버(73-1),(73-2), 게이트드라이버(72)를 구동한다.
이 경우에, 본체 컴퓨터로부터의 표시용 데이터는 1화소단위, 즉 적(R), 녹(G), 청(B)의 각 데이터를 1개의 조로 해서 단위시간마다 전송한다.
여기서, 표시용데이터는, 각 색마다 4비트인 12비트, 또는 각 색마다 6비트인 18비트로 구성되어 있다.
또, 드레인드라이버(73-1),(73-2)는 액정패널(70)의 상하에 배치되어 있으므로, 표시제어장치(71)로부터 드레인드라이버(73-1),(73-2)를 구동하는 출력은 제어신호 및 표시용 데이터버스 모두 2계통을 가지고 있다.
제20도는 종래의 TFT액정표시장치의 드레인드라이버의 개략구성을 설명하는 블록도이고, (73)은 드레인드라이버, (74)는 데이터래치부, (75)는 출력전압발생회로이다.
도시한 바와 같이, 드레인드라이버(73)는 표시용 데이터의 데이터래치부(74)와 출력전압발생회로(75)로 구성된다.
또한, 드레인드라이버(73)에서는, 6비트의 표시용 데이터와 9치의 계조기준 전압이 외부로부터 입력되고, 64레벨의 출력전압치가 얻어진다.
데이터래치부(74)는, 표시데이터래치용 클럭신호(CLI)에 동기해서 표시데이터를 출력개수분만큼 도입하고, 출력전압발생회로(75)는 외부로부터 입력된 계조기준전압으로부터 생성되는 64계조의 출력전압중, 데이터래치부(74)로부터의 표시데이터에 대응하는 출력전압을 선택해서 드레인신호선에 출력한다. 제21도는 종래의 TFT액정표시장치의 드레인드라이버의 출력전압발생회로의 회로구성도이고, (76)은 디코더이다.
동도면은 드레인신호선의 총수분 만큼 형성되는 출력전압발생회로중의 1회로분의 회로구성을 표시한다.
동도면에 표시한 바와 같이, 출력전압발생회로는 외부로부터 입력되는 9치의 계조기준전압(V0∼V8)사이를 8등분한 전압치(VO0∼VO64)를 생성하고, 그것을 디코더(76)에서 선택해서 출력한다.
제22도는 제21도에 있어서의 계조기준전압과 출력전압과의 관계의 설명도이다.
동도면에서는, 전부 65의 출력전압치가 얻어지나, 이중, 예를 들면 V8과 동일한 VO64는 사용하지 않는다.
또, TFT액정표시장치의 공통전극구동법으로서, 공통전극에 인가하는 전압을 교류화하는 공통전압교류화구동법을 채용함으로써, 저내전압의 드레인드라이버를 사용할 수 있는 것이 알려져 있다.
또, 액정의 공통전극-화소전극사이에 인가하는 전압을 변화시킴으로써, 시각 조정을 행할 수 있는 것도 알려져 있고, 종래의 TFT액정표시장치에 있어서는, 드레인신호선에 인가하는 전압을 변화시켜서 시각조정을 행하고 있었다.
TFT액정표시장치의 구동회로에 있어서는 차동증폭기타입의 레벨시프트회로가 다용되고 있다.
제24도는 종래의 액정표시모듈(MDL)의 각 구성부품을 표시한 분해사시도이다. SHD는 금속판으로 이루어진 프레임형상의 시일드케이스(메탈케이스), LCW는 그 표시창, PNL은 액정표시패널, SPB는 광확산판, LCB는 도체광, RM은 반사판, BL은 백라이트, LCA는 백라이트 케이스이고, 도면에 도시한 바와 같은 상하의 배치관계에서 각 부재가 겹쳐 쌓여서 모듈 MDL이 조립된다.
모듈 MDL은 시일드케이스 SHD에 설치된 클릭과 훅에 의해서 전체가 고정되도록 되어 있다.
구동회로기판 PCB1은, 액정구동용 IC칩이 테이프·오토메이티드·본딩법(TAB)에 의해 실장된 테이브캐리어패키지(TCP)나 콘덴서 등이 실장된 구동회로기판으로서, 영상신호구동회로용(드레인드라이버)과 주사신호구동회로용(게이트드라이버)의 2개의 분할되어 있다.
구동회로기판 PCB2는, IC, 콘덴서, 저항 등의 전자부품이 탑재되어 있다.
이 구동회로기판 PCB2에는, 액정표시패널 PNL의 공통전극구동회로, 1개의 전압원으로부터 복수의 분압한 안정화된 전압원을 얻기 위한 전원회로, 호스트(상위 연산처리장치)로부터의 CRT(음극선관)용 정보를 박막트랜지스터 액정표시장치용 정보로 변환하는 회로들을 포함하는 회로가 탑재되어 있다. 또, 이 구동회로기판 PCB2에는 외부와 접속하기 위한 도시하지 않은 커넥터접속부가 있다.
백라이트케이스LCA는 백라이트형광관BL, 광확산판SPB, 도광체LCB, 반사판 RM을 수납하는 형상으로 되어 있고, 도광체LCB의 측면에 배치된 백라이트형광관 BL의 광을 도광체LCB, 반사판RM, 광확산판SPB에 의해 표시면에서 일정한 백라이트로 하고, 액정표시패널PNL쪽으로 출사한다.
제23도는 종래의 공통전극구동회로의 개략 구성을 표시한 회로도이고, 공통전극구동전압발생회로(219)와 공통전극드라이버(1001)로 이루어진다.
공통전극구동전압발생회로(219)는, 각각 직렬로 접속되는 다이오드(203),(204)의 순방향전압의 합계와 다이오드(205),(206)의 순방향전압의 합계를 합계한 2.8V의 진폭을 가진 사다리꼴파를, 기준전압인 VOP를 중심으로 해서 출력한다.
한편, 공통전극드라이버(1001)는, 공통전극구동전압발생회로(219)의 출력을 저항 R1(208)과 저항 R2(209)에 의해서 설정되는 증폭률, 즉, 대략 R2A(ω)/(R1+R2+R1A(ω))이고, 기준전압인 VOP를 중심으로 해서 증폭한 사다리꼴파를 출력하고, 박막트랜지스터와 대향하는 전극에 공통전극구동전압을 공급하고 있었다.
단, ω는 공통전극구동신호의 각 주파수, A(ω)는 각 주파수 ω의 신호가 입력되었을 때의 연산증폭기의 이득을 각각 표시한다.
또, 박막트랜지스터 액정표시패널(101)은, 박막트랜지스터쪽 유리기판상에 형성된 공통전극단자에, 공통전극드라이버(1001)의 출력을, 이방성도전막(218)을 사용하여 접속하고 있었다.
본 발명이 해결하려고 하는 제1과제는 이하와 같다.
상기 종래기술의 액정표시장치에 있어서는, 시각방향을 변화시켰을 때의 휘도변화가 현저하고, 특히 중간조표시를 행한 경우, 시각방향에 의해 계조레벨이 반전해버리는 등 실용상 문제였다.
이에 대하여, 빗살전극쌍을 사용해서 액정에 인가하는 전계의 방향을 기판계면에 거의 평행한 방향으로 하는 방식으로 채용하면, 밝기의 시각의존성이 거의 없어지는 것이 이하의 문헌에 명확하게 표시되어 있다.
R.Kiefer, B.Veber,F.Windscheid, and G.Baur, :“In-plane Switching of Nematic Liquid Crystals.” in Proceedings of the Twelfth International Display Research Conference of Japan Display 1992, pp.547-550.
그러나, 상기 문헌에 있어서는, 박막트랜지스터(TFT)의 구조와 이 방식에 적합한 구동방법에 대한 기술은 없다.
또, 여기서 표시된 구성에 있어서는, 충분한 광투과율과 콘트라스트비를 유지하기 위해서는 예를 들면 8V이상의 높은 전압을 인가할 필요가 있고, 제조코스트나 소비전력이 높은 고내압의 구동 IC를 사용하지 않으면 안된다.
한편, 일본국 특공소 63-21907호 공보에는 상호로 맞물리는 빗살전극쌍을 박막트랜지스터와 접속한 구조가 제안되고 있으나, 여기서는 빗살전극을 1화소내에 17개나 도입하고 있고, 충분한 화소개구율(예를 들면 30%이상)을 유지하기 위해서는 빗살전극의 전극폭을 1∼2㎛정도이하로 매우 좁게 할 필요가 있다.
개구율을 실용레벨까지 확대하고, 또한 고전계를 인가하기 위해서는 매우 좁은 폭의 전극을 다수개 도입하고, 쌍의 전극사이 갭을 가능한 한 좁게할 필요가 있다.
그러나, 대형기판의 전체면에 걸쳐서 세선을 균일하게 또한 단선이 없도록 형성하는 것은 매우 곤란하다.
또, 제2과제로서, 일본국 특개평2-913호 공보에 개시된 구동방법에 대해서는, 공통전극에 인가하는 펄스전압파형은, 1수평기간마다 극성을 반전시킬 필요가 있고, 그 때마다 기판내의 기생용량에 전하의 충방전을 반복하기 때문에, 소비전력이 크다는 문제가 있었다.
또, 제3과제로서, 극성반전시간을 1수평기간마다 필요하게 되기 때문에, 그만큼 화상정보에 따라서 변화하는 전압파형을 화소전극에 인가하는 시간이 감소하기 때문에, 박막트랜지스터의 소자성능을 향상시킬 필요가 있었다.
또, 제4과제로서, 극성반전의 시간을 짧게 하기 위해서는 반전순간에 발생하는 순간전류에 대응해서 펄스발생회로의 규모가 커지는 문제가 발생했다.
또, 제5과제로서, 종래의 액정표시장치에서는, 1개의 공통전극드라이버(1001)에 의해서 박막트랜지스터 액정표시패널(101)의 모든 화소를 구동하고 있으므로, 공통전극구동신호는 공통전극구동회로의 출력으로부터 박막트랜지스터 액정표시패널까지의 신호선의 배선저항, 이방성도전막(218)의 접속저항, 및 공통전극배선의 배선저항과, 공통전극배선에 접속되는 화소의 용량 및 부유용량에 의해, 공통전극신호가 감소되어 변형하는 소위 「파형둔화」가 발생하고 있었다.
이 때문에, 드레인전극과 공통전극의 전압차가 소정치보다 작아짐에 따른 기록률의 저하에 의해서 콘트라스트비가 저하하는 동시에, 특히 가로스미어라고 호칭되는 화면의 좌우방향의 크로스토크에 의한 줄무늬형상의 영상이 나타나는 것과 같은 현상이 발생하고, 액정표시장치의 시인성이 저하해버린다는 문제가 있었다.
본원에 있어서, 개시되는 발명중, 대표적인 것의 개요를 간단히 설명하면, 이하와 같다.
상기한 과제를 해결하는 수단을 이하에 표시한다.
수단1은, 적어도 한쪽이 투명한 1쌍의 기판인 2매의 기판사이에 액정이 봉입되고, 기판의 한쪽에 박막트랜지스터소자와 박막트랜지스터의 소스전극과 접속된 화소전극 및 공통전극으로 구성된 매트릭스형상으로 배열된 화소, 각 행마다 인접하는 박막트랜지스터의 게이트전극에 접속된 게이트배선, 각 열마다 인접하는 박막트랜지스터의 드레인전극에 접속된 드레인배선, 각 홀수행의 공통전극에 접속된 홀수행공통전극배선, 각 짝수행의 공통전극에 접속된 짝수행공통전극배선, 각 홀수행 공통전극배선이 접속된 홀수행공통버스라인, 각 짝수행공통전극배선이 접속된 짝수행공통버스라인 및 상기 화소전극과 공통전극의 사이에 전압신호파형을 인가하는 구동전압인가수단을 가진 액정표시장치에 있어서, 화소전극과 공통전극은, 구동전압인가수단에 의해 화소전극과 공통전극과의 사이에서, 또한, 기판면에 평행한 성분을 가진 전계를 인가하도록 배치되고, 화소전극에는 화상정보에 따라서 변화하는 전압파형을 인가하고, 공통전극에는 2치의 진폭레벨을 가진 펄스파형을 인가함으로써 평행한 전계성분을 발생시켜서 양 전극간의 액정의 구동을 행하는 동시에, 구동전압인가수단에 의해 홀수행공통전극배선과 짝수행공통전극배선에 인가하는 전압파형은 위상이 반전한 파형인 것을 특징으로 한다.
또, 수단2는, 수단1에 있어서, 홀수행공통전극배선과 짝수행공통전극배선에 인가되는 펄스파형의 주기가 1수평기간의 2배의 시간보다 큰 것을 특징으로 한다.
또, 수단3은, 수단1에 있어서, 홀수행공통버스라인과 짝수행공통버스라인이 게이트배선을 구성하는 게이트배선재료와 드레인배선을 구성하는 드레인배선재료에 의해 구성되어 있는 것을 특징으로 한다.
또, 수단4는, 수단1에 있어서, 홀수행공통전극배선 및 짝수행공통전극배선은 각각 화소가 매트릭스형상으로 배치된 화소영역내에서는 게이트배선과 거의 평행하게 배치되고, 영역외에는 상기 홀수행공통전극배선 및 짝수행공통전극배선은 각가 1개로 묶어서 홀수행공통버스라인과 짝수행공통버스라인에 접속해서 이루어진 것을 특징으로 한다.
또, 수단5는, 수단4에 있어서, 홀수행공통전극배선 및 짝수행공통전극배선은 각각 1개로 묶어서 홀수행공통전극배선과 짝수행공통전극배선에 접속되는 접속부의 배치가, 게이트배선의 배선단부 바깥쪽에서, 또한 홀수행, 짝수행의 공통전극배선이 각각 다른 게이트배선단부에서 접속해서 이루어진 것을 특징으로 한다.
또, 수단6은, 매트릭스형상으로 설치된 복수의 박막트랜지스터를 가진 박막트랜지스터 액정표시패널과, 박막트랜지스터 액정표시패널의 공통전극배선을 구동하는 공통전극구동신호를 출력하는 공통전극구동회로를 적어도 구비하는 박막트랜지스터 액정표시장치에 있어서, 공통전극구동회로는, 미분신호를 생성하고, 미분신호를 공통전극구동신호에 중첩하는 미분신호중첩수단을 구비하는 것을 특징으로 한다.
또, 수단7은, 수단1에 있어서, 구동전압인가수단은, 박막트랜지스터 액정표시패널의 공통전극배선을 구동하는 공통전극구동신호를 출력하는 공통전극구동회로를 적어도 구비하고, 공통전극구동회로는, 미분신호를 생성하고, 미분신호를 공통전극구동신호에 중첩하는 미분신호중첩수단을 구비하는 것을 특징으로 한다.
또, 수단8은, 수단7에 있어서, 구동전압인가수단을 구성하는 공통전극구동회로는, 1수평기간의 2배의 시간보다 큰 주기에서, 미분신호를 생성하고, 미분신호를 공통전극구동신호에 중첩하는 미분신호중첩수단을 구비하는 것을 특징으로 한다.
또, 수단9는, 수단6, 수단7 또는 수단8에 있어서, 공통전극구동회로는 귀환증폭기를 구비하고, 미분신호중첩수단은, 귀환증폭기의 귀환루프에 삽입되는 저항 및 콘덴서로 이루어진 적분회로인 것을 특징으로 한다.
또, 수단10은, 수단6, 수단7 또는 수단8에 있어서, 공통전극구동회로는 귀환증폭기를 구비하고, 미분신호중첩수단은, 귀환증폭기의 귀환루프에 삽입되는 저항 및 콘덴서로 이루어진 회로에 있어서, 저항의 일부는, 공통전극구동회로의 출력으로부터 박막트랜지스터 액정표시패널까지의 신호선의 배선저항 및 공통전극배선의 배선저항이고, 또, 콘덴서의 일부는, 상기 공통전극구동회로의 출력으로부터 박막트랜지스터 액정표시패널까지의 신호선 및 공통전극배선의 부유용량인 것을 특징으로 한다.
상기한 수단1로부터 수단5에 표시한 구성에 의하면, 이하의 효과를 나타낸다.
제9(a)도 내지 제9(d)도는 본 발명의 액정표시장치에 있어서의 구동원리의 설명도이고, 제9(a)도는 구동전압을 인가하지 않을 때의 화소의 단면의 일부를 표시한 모식도, 제9(b)도는 제9(a)도의 평면모식도, 제9(c)도는 구동전압을 인가했을 때의 화소의 단면의 일부를 표시한 모식도, 제9(d)도는 제9(c)도의 평면모식도이다.
동도면에 있어서, (17)은 화소전극, (25)는 공통전극, (28)은 액정, (3))은 알루미늄막, (31)은 크롬막, (32)는 게이트절연막, (33)은 산화알루미늄, (35)는 보호막, (60)은 1쌍의 기판중의 한쪽의 기판(이하, 대향기판), (61-1),(61-2)는 배향막, (62)는 1쌍의 기판중 다른 쪽의 기판(이하, 매트릭스기판), (63)은 전계이다.
제9(a)도 및 제9(b)도에 있어서, 매트릭스기판(62)(하기판)과 대향기판(60)(상기판)의 사이에 봉입된 액정(28)은, 상하기판(60)과 (62)의 각각에 배치된 배향막(61-1),(61-2)에 의해서, 전압무인가시에는 화소전극(17), 공통전극(25)의 긴쪽방향에 대해서 약간의 각도, 즉 45°≤|øLC|〈90°를 가지도록 배향되어 있다.
상하의 배향막(61-1),(61-2)계면상에서의 액정의 배향방향은, 상기 판쪽의 배향방향을 øLC1, 하기판쪽의 배향방향을 øLC2로 했을 때, 바람직한 일례로서 평행, 즉 øLC1=øLC2가 되고 있다. 액정(28)의 유전이방성은 정을 상정하고 있다.
여기서, 제9(c)도, 제9(d)도에 있어서, 알루미늄막(30)과 크롬막(31)으로 구성되는 화소전극(17)과 알루미늄막으로 구성되는 공통전극(25)의 각각에 다른 전위를 부여하고, 이들 사이에 전위차를 부여해서 액정(28)에 전계(63)를 인가하면, 액정이 가진 유전이방성과 전계(63)와의 상호작용에 의해 액정(28)이 반응해서 전계방향으로 그 방향을 바꾼다.
이때, 액정(28)의 굴절률이방성과 기판외면에 설치한 도시하지 않은 편광판과의 상호작용에 의해 밝기가 바뀐다. 이 밝기는, 특히 전계(63)에 의존하고, 약간의 전계강도의 차에 의해서 변화하고, 액정에 인가하는 전압의 극성에 따라서도 밝기가 다르다.
그 때문에, 매트릭스형상의 액정표시장치로서 사용할 경우, 상기 본 발명의 구성에 의해, 1행마다 액정의 인가전압의 극성을 반전시킴으로써, 인가전압의 극성에 의한 밝기의 차이에 의한 플리커링이 완화된다.
제10(a)도 내지 제10(d)도는 본 발명에 의한 액정표시장치에 있어서의 액정에의 전압인가방법을 종래의 전압인가방법과 비교한 설명도이고, 제10(a)도는 종래의 인가전압의 파형도, 제10(b)도는 그 홀짝행과 인가전압과의 관계를 표시한 개념도, 제10(c)도는 본 발명의 인가전압의 파형도, 제10(b)도는 그 홀짝행과 인가전압과의 관계를 표시한 개념도이다.
제10(a)도 및 제10(b)도에 표시한 바와 같이, 전계강도를 증대하기 위해서는, 화소전극(17)과 공통전극(25)에는 위상이 반전한 화소전압 Vd와 공통전압 Vcom의 전압파형을 인가하는 경우, 그 반전은, 제10(b)도에 표시한 m행으로부터 +4행에 대해서, 어느쪽도 1행의 선택시간마다 행하지 않으면 안된다.
이에 대해서, 본 발명에서는, 제10(c)도, 제10(d)도에 표시한 바와 같이, 홀수행의 공통전극과 짝수행의 공통전극의 전압파형을 각각 Vcom1, Vcom2로서 따로 따로 함으로써, 각각 일정한 전압레벨을 공통전극에 인가해도, 액정의 인가전압 V1c의 극성을 반전시킬 수 있다. 이와 같이, 본 발명에 의하면, 액정에의 인가전압의 극성반전주기를 길게 함으로써, 전압의 반전시에 발생하는 액정표시장치내의 배선간의 기생용량에의 충반전을 감소시키고, 소비전력이 저감한다.
상기한 수단6으로부터 수단10에 표시한 구성에 의하면, 이하의 효과를 나타낸다.
미분신호중첩수단에 의해, 미분신호를 공통전극구동신호에 중첩하도록 했으므로, 공통전극구동회로의 출력으로부터 박막트랜지스터 액정표시패널까지의 신호선의 배선저항 및 공통전극배선의 배선저항과, 공통전극배선에 접속되는 화소의 용량 및 부유용량에 의해, 공통전극구동신호가 감쇠되어도, 공통전극에는 소정의 구동신호를 인가하는 것이 가능하게 된다. 이 결과, 콘트라스트비의 저하 또는 가로스미어의 발생의 원인이 되는 공통전극과 드레인전극에 인가되는 전위차가 소정치보다 작아지는 것에 따른 기록률의 저하를 방지할 수 있다.
또, 홀수행공통전극배선과 짝수행공통전극배선에 인가하는 전압파형의 위상이 반전한 파형의 주기를 1수평기간의 2배의 시간보다 큰 주기로 해서, 미분신호중첩수단에 의해, 미분신호를 인가함으로써, 콘트라스트비의 저하 또는 가로스미어의 발생을 방지하고, 또, 저소비전력화가 달성가능하게 된다.
또, 공통전극구동회로를, 귀환증폭기와, 귀환증폭기의 귀환루프에 삽입되는 저항 및 콘덴서로 이루어진 적분회로로 구성하도록 했으므로, 공통전극구동회로의 출력파형은, 입력저항에 인가되는 입력파형을 증폭한 출력파형에, 파형둔화를 없애는 상기 적분회로의 미분파형이 인가된 출력파형이 된다.
즉, 적분회로의 시정수를, 공통전극구동회로의 출력으로부터 액정표시패널까지의 신호배선의 배선저항 및 공통전극배선의 배선저항과, 공통전극배선에 접속되는 화소의 용량, 및 부유용량과 거의 동등한 값으로 함으로써, 공통전극에는 소정의 구동신호가 인가된다.
이와 같이, 귀환증폭기의 공통전극구동회로의 귀환저항에 인가되는 귀환전압을 적분회로에 의해서 둔화시킴으로써 공통전극구동회로출력에 미분파형을 가산한 공통전극구동신호를 발생시키고, 이 구동신호에 의해서 박막트랜지스터 액정표시패널의 공통전극을 구동함으로써, 박막트랜지스터 액정표시패널내에서 공통전극구동신호가 소정의 구동파형으로부터 둔화됨에 따른 기록률의 저하에 따른 액정표시장치의 콘트라스트비의 저하 및 가로스미어의 발생을 방지할 수 있다.
또, 귀환증폭기의 귀환루프에 삽입되는 적분회로를, 상기 공통전극구동회로의 출력으로부터 액정표시패널까지의 신호배선의 배선저항 및 공통전극배선의 배선저항과, 상기 공통전극구동회로의 출력으로부터 액정표시패널까지의 신호 및 공통전극배선의 부유용량으로 구성하도록 했으므로, 특별한 회로를 추가하지 않고, 액정표시패널마다 다른 공통전극구동신호의 파형둔화를 없애는 것이 가능하게 된다.
본 발명의 상기한 것 및 기타 목적, 이점, 작동수단과 새로운 특징은 첨부한 도면을 참조하면서 후술하는 상세한 설명으로부터 이해될 것이다.
이하, 본 발명의 실시예에 대해서, 도면을 참조해서 상세하게 설명한다.
[실시예 1]
제1도는 본 발명에 의한 액정표시장치의 일실시예의 구성을 설명하는 개념도이고, (1-1),(1-2)는 드레인구동회로, (2-1),(2-2)는 드레인배선기판, (3-1),(3-2)는 드레인구동 IC, (4)는 타이밍콘트롤러, (5)는 짝수행공통전극배선, (6)은 홀수행공통전극배선, (7)은 영상신호원, (9)는 게이트구동회로, (10)은 화소, (11)은 게이트배선기판, (12)는 게이트구동 IC, (13)은 게이트배선, (14)는 드레인배선, (49)는 짝수행공통버스라인, (50)은 홀수행공통버스라인, (60)은 대향기판, (62)는 매트릭스기판, (64)는 전원회로이다.
도시한 액정표시장치는, 화소(10)가 매트릭스형상으로 구성된 매트릭스기판(62), 대향기판(60), 타이밍콘트롤러(4), 드레인구동회로(1-1),(1-2), 게이트구동회로(9), 전원회로(64), 또 도시하지 않고 있으나, 매트릭스기판(62)과 대향기판(60)의 사이에 봉입된 액정 등의 요소로 구성되어 있다.
또, 매트릭스기판(62)에는 화소를 구동하는데 필요한 구동전압을 공급하는 드레인배선(14)과 게이트배선(13)이 화소(10)를 둘러싸도록 서로 직교해서 비치되어 있다.
그리고, 드레인배선(14)은 드레인구동회로(1-1),(1-2)와 접속되고, 게이트배선(13)은 게이트구동회로(9)와 각각 접속되어 있다. 또, 홀수행의 화소에는 홀수행공통전극배선(6)이, 짝수행의 화소에는 짝수행공통전극배선(5)이 접속되고, 또 상기 홀수행공통전극배선(6)은 홀수행 공통버스라인(50)을, 짝수행공통전극배선(5)은 짝수행공통버스라인(49)을 개재해서 각각 전원회로(64)에 접속되어 있다. 또한, 본 예에서는 최상행은 더미행이고, 표시에 기여하지 않는다.
이와 같이 구성함으로써, 홀수행과 짝수행의 화소에 각각 다른 구동전압을 공급하도록 하고 있다.
또, 드레인구동회로(1-1),(1-2)는 드레인구동IC(3-1),(3-2)와 드레인배선기판(2-1),(2-2)으로 구성되고, 전원회로(64) 및 타이밍콘트롤러(4)와 접속되어 있다.
타이밍콘트롤러(4)는, 외부의 영상신호원(7)으로부터 영상신호 및 타이밍신호를 도입하고, 드레인구동 IC(3-1),(3-2)용의 영상신호와 그 타이밍신호로 변환해서 드레인배선기판(2-1),(2-2)을 개재해서 드레인구동 드레인구동 IC(3-1),(3-2)에 공급한다.
드레인구동 IC(3-1),(3-2)내부에서 영상신호에 대응한 구동전압을 발생시키고, 타이밍신호에 따라서 드레인배선(14)에 공급한다.
게이트구동회로(9)는 게이트구동IC(12)와 게이트배선기판(11)으로 구성되고, 전원회로(64) 및 타이밍콘트롤러(4)와 접속되고, 게이트구동 IC(12)는, 게이트배선기판(11)을 개재해서 타이밍콘트롤러(4)로부터 공급되는 타이밍신호를 도입하고, 타이밍신호에 대응한 구동전압을 발생시키고, 게이트배선(13)에 공급한다.
이 결과, 매트릭스기판(62)내의 화소(10)에 영상신호에 따른 드레인전압을 화소내에 순차인가하는 것이 가능하게 된다.
다음에, 상기한 액정표시장치를 구성하는 화소(10)의 구조에 대해서 설명한다.
제2도는 본 발명에 의한 액정표시장치의 일실시예에 있어서의 화소의 등가회로이고, (13)은 게이트배선, (14)는 드레인배선, (15)는 축적용량, (16)은 기생용량(Cgd), (17)은 화소전극, (19)는 기생용량(Cgs), (21)은 드레인전극, (22)는 소스전극, (23)은 게이트전극, (24)는 게이트드레인교차용량, (25)는 공통전극, (26)은 박막트랜지스터(TFT), (27)은 공통·드레이교차용량, (28)은 액정, (29)은 공통전극배선이다.
동도면에 있어서, 화소(10)는 박막트랜지스터(26), 화소전극(17), 공통전극(25), 축적용량(15), 또 화소전극(17)과 공통전극(25)사이의 액정(28)으로 구성되어 있다.
박막트랜지스터(26)의 게이트전극(23), 드레인전극(21), 및 소스전극(22)은 각각, 게이트배선(13), 드레인배선(14), 화소전극(17)과 접속되어 있다.
또, 공통전극(25)은 공통전극배선(29)과 접속되고, 또 공통전극(25)과 화소전극(17)사이에 축적용량(15)이 형성되고, 이에 더하여, 제1도에서 설명한 매트릭스기판(62)과 대향기판(60)사이에 봉입되고, 또한 공통전극(25)과 화소전극(17)사이에 배치된 액정(28)으로 구성되어 있다.
또, 게이트배선(13)과 드레인배선(14), 및 공통전극배선(29)과 드레인배선(14)의 교차부에는, 각각 게이트·드레인교차용량(24), 공통·드레인교차용량(27)이 형성된다. 또, 박막트랜지스터(26)에는 기생용량(Cgs)(16)과 기생용량(Cgd)(19)이 형성된다.
제3(a)도 및 제3(b)도는 본 발명에 의한 액정표시장치의 실시예 1에 있어서의 1화소부분의 구조도이고, 제3(a)도는 평면도, 제3(b)도는 제3(a)도의 선(A-A′)을 따른 단면도이다.
동도면에 있어서, (6)은 홀수행공통전극배선, (13)은 게이트배선, (14)는 드레인배선, (15)는 축적용량, (17)은 화소전극, (21)은 드레인전극, (22)는 소스전극, (23)은 게이트전극, (25)는 공통전극, (30)은 알루미늄막, (31)은 크롬막, (32)는 게이트절연막, (33)은 산화알루미늄, (35)는 보호막, (61-2)는 배향막, (62)는 매트릭스기판, (65)는 반도체층, (66a), (66b)는 저항층이다.
동도면에 있어서, 매트릭스기판(62)에 게이트전극(23)과 공통전극(25)을 예를 들면 알루미늄을 사용해서 형성한다. 또, 게이트배선(13) 및 홀수행공통전극배선(6)도 동시에 형성하고, 게이트전극(23)과 게이트배선(13) 및 공통전극(25)가 홀수행공통전극배선(6)은 각각 전기적으로 접속되어 있다.
다음에, 양극산화를 사용해서, 산화알루미늄(33)을 형성한 후, 게이트절연막(32)을 예를 들면 질화실리콘등으로 형성한다. 그리고, 게이트절연막(32)의 게이트전극(23)에 대향하는 부분에는 예를 들면 수소화 비정질실리콘으로 이루어진 반도체층(65)을 형성하고, 또, 반도체층(65)위에는 서로 전기적으로 분리된 N형 수소화 비정질실리콘으로 이루어진 저항층(66a),(66b)을 형성한다.
그리고, 소스전극(22), 드레인전극(21), 화소전극(17) 및 드레인배선(14)을 동시에, 예를 들면 크롬막(31), 알루미늄막(30)의 2층으로 형성하고, 소스전극(22)과 화소전극(17) 및 드레인전극(21)과 드레인배선(14)은 각각 전기적으로 접속하고 있다.
이때, 예를 들면 공통전극(25)은 3개, 화소전극(17)은 2개의 빗살을 가지고, 서로 빗살을 교호로 등간격으로, 거의 드레인배선(14)과 거의 평행하게 화소(10)내에 배치한다.
또, 공통배선(6)과 화소전극(17)의 교차부에는, 게이트절연막(32)을 개재해서 축적용량(15)을 형성한다. 또, 질화실리콘 등의 보호막(35), 폴리이미드계의 배향막(61-2)을 형성한다.
또, 동도면은 홀수행에 있어서의 화소(10)의 구조에 대해서 표시했으나, 짝수행에 있어서의 화소(10)는 공통전극(25)과 홀수행공통전극배선(6)의 대신에 짝수행공통전극배선(5)(제1도 참조)과 접속하는 이외에는 마찬가지의 구조를 하고 있다.
본 실시예에서는, 액티브소자로서 비정질실리콘 박막트랜지스터(26)(제2도)를 형성하고 있으나, 그밖에 폴리실리콘 박막트랜지스터, 실리콘웨이퍼를 위의 MOS형 트랜지스터, 또는 MIM(Metal-Insulator-Metal)다이오드 등의 2단자소자를 사용해도 된다.
또, 각 전극 및 각 배선에는 특히 재료로서의 제약은 없으나, 구동회로와의 접속단자부에서의 부식을 고려하면, 내부식성이 강한 금속을 사용하는 것이 바람직하다.
또, 본 실시예에 있어서는, 1화소에 1개의 박막트랜지스터를 사용했으나, 용장용으로서 2개 또는 그 이상의 박막트랜지스터를 형성해도 된다.
또한, 본 실시예에서는 공통전극(25)과 화소전극(17)의 빗살의 개수는 각각 3개와 2개로 했으나, 그 개수는 개구율 등을 고려해 넣으면 적은 편이 바람직하다.
제4(a)도 내지 제4(c)도는 본 발명에 의한 액정표시장치의 일실시예에 있어서의 공통전극과 공통버스라인의 접속부의 구조의 설명도이고, 제4(a)도는 평면도, 제4(b)도는 제4(a)도의 B-B′선을 따른 단면도, 제4(c)도는 마찬가지의 C-C′선을 따른 단면도이다.
본 실시예에서는, 게이트배선(13)의 게이트구동 IC(12)를 접속하고 있지 않은 쪽의 배선단부에 있어서의 홀수행공통전극배선(6), 짝수행공통전극배선(5)의 구조를 표시한다.
동도면에 있어서, 각 홀수행공통전극배선(6)은 전부 홀수행공통버스라인(50)에 접속되고, 또 각 짝수행공통전극배선(5)은 전부 짝수행공통버스라인(49)에 전기적으로 접속되고, 각 버스라인(49),(50)은 전원회로(64)(제1도)에 접속되어 있다.
홀수행공통버스라인(50)은 홀수행공통전극배선(6)을 알루미늄막으로 동시에 형성하고, 그 후에 양극산화를 행하여 산화알루미늄막(33)을 형성한다.
한편, 짝수행공통전극배선(5)의 단부는 양극산화전에, 도시하지 않은 레지스트막으로 피복하고, 산화알루미늄막(33)이 형성되는 것을 막는다.
다음에, 게이트절연막(32)을 짝수행공통전극배선(5)의 단부를 제외하고 형성한다. 그리고 크롬막(31)과 알루미늄막(30)을 사용해서 드레인배선(14)을 형성하는 동시에 짝수행공통버스라인(49)을 형성한다.
그때, 짝수행공통버스라인(49)은 짝수행공통전극배선(5)의 단부를 피복하도록 배치함으로써, 짝수행공통버스라인(49)은 짝수행공통전극배선(5)에 전기적으로 접속된다. 최후에 보호막(35)을 형성한다.
본 실시예에 있어서는, 짝수행공통버스라인(49)은 드레인배선(14)과 마찬가지로 크롬막과 알루미늄막을 사용해서 형성했으나, 게이트배선(13)의 배선재료(34)도 드레인배선(14)과 마찬가지의 재료를 사용해서 형성해도 상관없다.
또, 짝수행, 홀수행 버스라인(49),(50)이 서로 교체되어 형성해도 상관없다.
제5(a)도 내지 제5(d)도는 본 발명에 의한 액정표시장치에 있어서의 홀수행 및 짝수행의 화소를 구동할 때의 구동전압파형도이고, 제5(a)도, 제5(b)도는 홀수행의 액정(28)에 전계를 부여하는 경우의 구동전압파형도, 제5(c)도, 제5(d)도는 짝수행의 액정(28)에 전계를 부여하는 경우의 구동전압파형도이다.
또한, (37)은 전계를 인가할 때의 홀수행드레인전압, (38)은 전계를 인가하지 않을 때의 홀수행드레인전압, (39)는 홀수행공통전압, (40)은 홀수행게이트전압, (41)은 전계를 인가할 때의 홀수행화소전압, (42)는 전계를 인가하지 않을 때의 홀수행화소전압, 또(43)은 전계를 인가하지 않을 때의 짝수행드레인전압, (44)는 전계를 인가할 때의 짝수행드레인전압, (45)는 짝수행공통전압, (46)은 짝수행게이트전압, (47)은 전계를 인가하지 않을 때의 짝수행화소전압, (48)은 전계를 인가할 때의 짝수행화소전압이다.
제5(a)도 및 제5(b)도에 있어서, 홀수행의 액정(28)에 전계를 인가할 경우, 게이트전극(23), 드레인전극(21), 공통전극(25)에는 각각, 게이트전압(40), 드레인전압(37), 홀수행공통전압(39)을 인가한다.
게이트전압(40)이 홀수프레임기간에서 Vglh로부터 Vgh로 변화하면, 박막트랜지스터(26)가 ON상태로 되고 소스전극(22)을 개재해서 화소전극(17)에 드레인전압(37)의 Vdl가 인가되고, 공통전압(39)의 Vcomh와 Vdl의 차전압이 액정(28)에 인가된다.
게이트전압Vgh로부터 Vglh로 변화하고, 박막트랜지스터(26)가 OFF상태가 되면, 홀수행화소전압(41)은 박막트랜지스터(26)의 기생용량(Cgs)(19), 축적용량(Cstg)(15), 액정(28)의 용량성분(Clc)의 결합용량에 의한 전압강하 △V만큼 Vdl로부터 강하하고, 박막트랜지스터(25)가 OFF상태의 기간중, 화소전압레벨Vdl-△V과 Vcomh과의 차전압이 액정(28)에 계속 인가된다.
짝수프레임기간이 되면, 홀수행공통전압(29)은 극성반전해서 Vcomh로부터 Vcoml로 변화한다. 동시에 개이트전압(40)도 Vglh로부터 Vgll로 변화시킨다. 게이트전압(40)의 변화량(Vglh-Vgll)과 홀수행공통전압의 전압변화량(Vcomh-Vcoml)을 동등하게 하고, 액정인가전압은 변화하지 않도록 않다.
짝수프레임기간에서는, 게이트전압(40)은 Vgll로부터 Vgh로 변화시켜서, 박막트랜지스터를 ON상태로 하고, 화소전극(17)에 홀수프레임과는 다른 드레인전압(37)의 Vdh를 인가시키고, 액정(28)에 Vdh와 Vcoml의 차전압을 부여한다.
또, 게이트전압(40)을 Vgh로부터 Vgll로 변화시킨 박막트랜지스터(26)의 OFF상태의 기간에서는, Vdh-△V와 Vcoml의 차전압이 액정(28)에 인가된다.
이 결과, 액정(28)은 박막트랜지스터(26)의 OFF상태의 기간은, ON상태의 기간에 비해서 충분히 길기 때문에, OFF상태로 인가하고 있는 전압에 의해서 발생하는 전계에 의해서 구동된다.
또, 제5(a)도 및 제5(b)도에 있어서, 홀수행의 액정(28)에 전계를 인가하지 않는 경우에는, 드레인전압(38)을 인가한다. 홀수프레임기간에서 드레인전압(38)의 전압레벨로서 Vdh를 화소전극(17)에 인가하고, 짝수프레임기간에서는 드레인전압으로서 Vdl을 화소전극(17)에 인가한다.
그 결과, 공통전압(39)과 화소전압(42)과의 차전압은 감소하기 때문에, 액정(28)에는 전계가 인가되지 않게 된다.
제5(c)도 및 제5(d)에 있어서, 짝수행의 액정(28)에 전계를 인가하는 경우, 게이트전극(23), 드레인전극(21), 공통전극(25)에는 각각, 게이트전압(46), 드레인전압(43), 짝수행공통전압(45)을 인가한다.
게이트전압(46)과 게이트전압(40), 드레인전압(43)과 드레인전압(37), 홀수행공통전압(39)과 짝수행공통전압(45), 홀수행화소전압(41)과 짝수행화소전압(47)은 각각 홀수프레임기간과 짝수프레임기간의 전압파형이 교체되었을 뿐이고, 그 이외에는 액정(28)에 전계를 인가하는 수법은 마찬가지이다.
또, 제5(c)도 및 제5(d)도에 있어서, 짝수행의 액정(28)에 전계를 인가하지 않는 경우에는, 드레인전압(44)을 인가한다. 드레인전압(44)과 드레인전압(38)도 홀수프레임기간과 짝수프레임기간의 전압파형이 교체되었을 뿐이고, 그 이외에는 액정(28)에 전계를 인가시키지 않는 수법은 마찬가지이다.
그 결과, 본 실시예에 있어서의 기판구성과 구동방법을 사용함으로써, 공통전극에 인가하는 공통전압의 반전주기를 길게해도 플리커링이 적은 액정표시장치를 얻을 수 있다.
[실시예 2]
제6도는 본 발명에 의한 액정표시장치의 다른 실시예를 설명하는 개념도이고, (49)는 짝수행공통버스라인, (50)은 홀수행공통버스라인, 제1도와 동일부호는 동일부분에 대응한다.
본 실시예는, 이하에 설명하는 이외에는 상기 실시예 1과 마찬가지이다.
동도면에 있어서, 짝수행공통전극배선(5)을 게이트IC(12)의 접속하고 있지 않은 쪽의 배선단자를 짝수행공통버스라인(49)과 접속하고, 홀수행공통전극배선(6)을 게이트IC(12)의 접속하고 있는 W고의 배선단자를 홀수행공통버스라인(50)과 접속한다. 홀수행공통버스라인(50)은 게이트구동회로(9), 또는 드레인구동회로(1-1),(1-2)를 개재해서 전원회로(64)에 접속되어 있다.
제7도는 제6도에서 설명한 실시예 2에 있어서의 게이트구동IC와 게이트배선이 접속되어 있는 쪽의 홀수행공통전극배선(6)과 홀수행공통버스라인(50)의 접속부의 설명도이고, (11)은 게이트배선기판, (12)는 게이트구동IC, (50)은 홀수행공통버스라인, (54)는 게이트IC출력단자, (52)는 TCP(테이프캐리어패키지), (53)은 게이트배선, (51)은 접속단자, (57)은 게이트IC입력단자이다. 동도면에 있어서, 각 게이트배선(53)의 단부에는 접속단자(51)가 각각 형성되고, 테이프형상의 베이스필름의 위에 게이트IC(12)와 그 전극패턴을 형성한 TCP(52)의 IC출력단자(54)와 ACF(Anisotropic conductive film) 등을 사용해서 접속하고 있다.
또, TCP(52)의 IC입력단자(57)는 게이트배선기판(11)과 납땜을 행하고, 게이트배선기판(11)으로부터 각 신호를 공급하고 있다.
또, 각 홀수행공통전극배선(6)은 게이트단자(51)사이를 통해서, 홀수행공통버스라인(50)과 접속되어 있다. 이 홀수행공통버스라인(50) 및 홀수행공통전극배선(6)은, 상기한 실시예 1에 있어서의 짝수행공통전극배선 및 짝수행공통버스라인과 동일한 배선재료를 사용해서 동시에 형성한다.
따라서, 본 실시예를 사용함으로써, 홀수행공통버스라인과 홀수행공통전극배선을 동시에 형성할 수 있기 때문에, 홀수행공통버스라인과 홀수행공통전극배선의 접속불량을 현저하게 저감할 수 있다.
또, 짝수행공통전극배선(5)과 홀수행공통버스라인(50)과의 교차부에 발생하는 기생용량을 없앨 수 있다.
[실시예 3]
먼저, 실시예 3의 공통전극구동회로수단을 제11도에 표시한 박막트랜지스터 액정표시장치에 적용한 경우를 표시한다.
제11도에 있어서, (101)은 박막트랜지스터 액정표시패널(TFT-LCD), (102)는 드레인드라이버, (103)은 게이트드라이버, (104)는 콘트롤러(표시제어장치), (105)는 공통전극구동회로, (106)은 박막트랜지스터(TFT), (108)은 드레인선, (109)는 게이트선, (110)은 공통전극배선, (111)은 녹색의 화소, (112)는 청색의 화소, (114)는 적색의 화소를 표시한다.
제11도에 표시한 바와 같이, 종래의 박막트랜지스터 액정표시장치는, 박막트랜지스터 액정표시패널(101)의 위쪽에 드레인구동회로가 탑재되는 드레인드라이버(102), 측면부에 게이트구동회로가 탑재되는 게이트드라이버(103), 그 게이트드라이버(103)의 반대쪽의 측면부에는 콘트롤러(104) 및 공통전극구동회로(105)가 배치된다. 드레인드라이버(102), 게이트드라이버(103), 콘트롤러(104) 및 공통전극구동회로(105)는 각각 전용의 프린트기판에 실장된다.
드레인드라이버(102)의 출력은, 박막트랜지스터(106)의 드레인단자에 접속되는 드레인선(108)에 접속되고, 한편, 게이트드라이버(103)의 출력은, 박막트랜지스터(106)의 게이트단자에 접속되는 게이트선(109)에 접속된다.
도시하지 않은 정보처리장치로부터 콘트롤러(104)에 입력되는 제어신호에 의거해서, 박막트랜지스터(106)의 「ON」, 「OFF」를 제어함으로써, 화소(111), (113)에 계조전압을 인가한다.
또, 공통전극구동회로(105)의 출력은, 먼저, 드레인드라이버(102)와 박막트랜지스터 액정표시패널(101)을 접속하는 플랫케이블의 일부를 사용함으로써, 박막트랜지스터쪽 유리기판에 접속된다.
다음에, 공통전극구동회로(105)의 출력은, 박막트랜지스터쪽 유리기판에 형성된 공통전극배선(110)에, 도시하지 않은 이방성도전막을 개재함으로써 접속된다.
또, 박막트랜지스터 액정표시패널(101)은, 640×3×480화소로 구성된다.
제12도는 실시예 3의 공통전극구동회로(105)의 개략구성을 표시한 회로도이고, (201),(208),(209),(215),(216)은 저항, (202),(211)은 연산증폭기, (203)∼(206)은 다이오드, (207),(210),(214),(217)은 콘덴서, (212)는 NPN트랜지스터, (213)은 PNP트랜지스터, (218)은 이방성도전막, (219)는 공통전극구동전압발생회로, (220)은 공통전극드라이버, (221)은 적분회로(미분신호중첩수단)를 표시한다.
제12도에 있어서, 공통전극구동전압발생회로(219)는, M신호단자(교류화신호입력단자)로부터 High레벨의 사각형파가 입력(인가)되면, 저항(201) 및 콘덴서(207)을 개재해서 전류가 흐르고, 콘덴서(207)가 충전됨으로써, 그 출력전압(연산증폭기(202)의 출력전압)은 서서히 저하하고, 콘덴서(207)의 양단부의 전위차가 이 콘덴서(207)와 병렬로 접속되어 있는 직렬접속의 다이오드(203),(204)의 준방향전압을 넘으면, 이 다이오드(203),(204)가 도통하게 되고, 출력전압은 저전위쪽의 일정한 전압치가 된다.
한편, M신호단자에 Low레벨의 사각형파가 입력되면, 저항(201) 및 콘덴서(207)를 개재해서 상기 High레벨일 때와는 반대방향으로 전류가 흐르고, 콘덴서(207)가 상기와 반대의 극성으로 충전됨으로써, 출력전압이 서서히 상승하고, 콘덴서(207)의 양단부의 전위차가 이 콘덴서(207)와 병렬로 접속되어 있는 직렬접속의 다이오드(205),(206)의 준방향전압을 넘으면, 다이오드(205),(206)가 도통하게 되고, 출력전압은 고전위쪽의 일정한 전압치가 된다.
이상의 동작을 반복함으로써, 기준전압인 VOP를 진폭의 중심레벨로 하는 사다리꼴파의 교류화신호가 출력되고, 저항(208)에 사다리꼴파의 교류화신호가 인가된다.
공통전극드라이버(220)는, 저항(208),(209)과, 연산증폭기(211)와, NPN트랜지스터(212) 및 PNP트랜지스터(213)로 이루어진 출력버퍼를 기본구성으로 하는 부귀한 증폭기이고, 공통전극구동전압발생회로(219)의 출력전압으로부터, 박막트랜지스터 액정표시패널(101)의 공통전극을 구동하기 위하여 필요한 공통전극구동신호를 생성한다.
또, 이 공통전극드라이버(220)의 출력은 저항(215)의 저항치가 저항(209)의 저항치와 비교해서 충분히 작은 경우에는, 그 출력전압Eout은 이하에 표시하는 식①에 의해 계산된다.
단, Ein는 공통전극구동전압발생회로의 출력, ω는 Ein의 각 주파수, A(ω)는 각 주파수ω일 때의 연산증폭기(211)의 이득, R1은 저항(208)의 저항치, R2는 저항(209)의 저항치를 표시한다.
이때, 적분회로(221)는 상기 출력버퍼에 접속되는 저항(209)(이하, 「귀환저항(209)」라고 기록)에 인가되는 공통전극드라이버(220)의 출력파형을 둔화시킴으로써, 저항(215),(216)과 콘덴서(217)로 이루어진 시정수의 미분파형의 신호를 가산한 공통전극구동신호가 출력된다.
즉, 공통전극드라이버(220)의 출력이 High가 되면, 저항(215),(216) 및 콘덴서(217)를 개재해서 전류가 흐르기 때문에, 귀환저항(209)에 인가되는 전압은 공통전극드라이버(220)의 출력전압을 저항(215),(216)에 의해서 분할한 전압이 되므로, 공통전극드라이버(220)의 출력전압은, 상기 분할한 전압이 식①로부터 계산되는 전압이 된다.
콘덴서(217)의 충전이 진행하고, A점의 전위가 상승하면, 저항(215)에 흐르는 전류가 적어지고, 이에 따라서 귀환저항(209)에 인가되는 전압이 공통전극드라이버(220)의 출력전압에 가까워지므로, 출력전압이 식①에서 계산되는 값에 가까워지고, 콘덴서(217)의 충전완료에서 출력전압도 일정치가 된다.
한편, 공통전극드라이버(220)의 출력전압이 Low가 되면, 콘덴서(217)에 충전되고 있는 High일 때의 전하가 방전됨으로써, A점의 전위가 식①에 의해 계산되는 전압치가 된다.
이때, 귀환저항(209)에 인가되는 전압은, 상기 High일 경우와 마찬가지로, 저항(215),(216)에 의해서 분할되는 전압이 되므로, 이 순간의 공통전극드라이버(220)의 출력전압은 상기 분할된 전압이 식①에서 계산되는 전압치가 된다.
콘덴서(217)의 방전이 진행하고, A점의 전위가 저하하면, 이에 따라서 귀환저항(209)에 인가되는 전압도 공통전극드라이버(220)의 출력전압에 가까워지므로, 출력전압은 식①로부터 계산되는 전압치가 가까워지고, 콘덴서(217)의 방전의 종료에서 출력전압도 일정치가 된다.
이와 같이, 공통전극드라이버(220)의 출력이 Low로부터 High레벨 또는 High로부터 Low레벨로 변화하면, 저항(215),(216) 및 콘덴서(217)를 개재해서 전류가 흐르고, 콘덴서(217)가 충방전됨으로써, 귀환저항(209)에 인가되는 전압이 지수적으로 상승 또는 하강하게 되므로, 공통전극드라이버(220)(NPN트랜지스터(212)와 PNP트랜지스터(213))의 출력파형은, 제13도에 표시한 바와 같이, 본래 출력되는 사다리꼴파에, 저항(215),(216), 콘덴서(217)로 이루어진 적분회로에 의한 귀환전압의 지연에 상당하는 전압(미분파형)이 가산된 출력파형(301)이 된다.
이 출력(301)의 미분파형의 부분이, 공통전극구동회로(105)로부터 박막트랜지스터 액정표시패널(101)에 이르기까지의 배선저항, 이방성도전막(218), 및 공통전극배선(110)의 배선저항과, 공통전극배선(110)에 접속되는 녹·청·적의 화소(111)∼(113)의 용량 및, 부유용량에 의한 시정수에 의해서 감쇠되므로, 박막트랜지스터 액정표시패널(101)의 공통전극에는 미분파형의 부분이 적분된 사다리꼴파가 인가된다.
이 출력(301)의 공통전극구동회로(105)에 의해서 박막트랜지스터 액정표시패널(101)의 공통전극을 구동했을 때, 그 공통전극에 인가되고 있는 공통전극구동신호를 계측한 결과가 제14도이고, (401)은 종래의 공통전극구동회로에 의한 공통전극구동신호파형, (402)는 실시예 3의 공통전극구동회로(105)에 의한 공통전극구동파형이다.
이 제14도로부터 명백한 바와 같이, 공통전극구동신호의 상승, 하강시의 파형의 둔화가 개선된다.
제15도는, 제12도에 표시한 공통전극구동회로를 사용해서, 가로스미어발생비율 및 콘트라스트비와, 공통전극구동신호의 구동주파수와의 관계를 표시한 그래프이다.
구동주파수가 높아짐에 따라서, 공통전극에 인가되는 미분신호를 중첩한 전압(이하, 「부스트전압」이라고 기록)에 의한 효과가 현저해지고, 특히 콘트라스트비에 있어서는, 구동주파수가 20㎒이상의 영역에 있어서 그 효과가 커지므로, 대화면화·다계조화해가는 박막트랜지스터 액정표시패널에 있어서는 액정의 구동주파수를 크게 할 필요가 있으므로, 특히 그 효과가 커진다.
이상 설명한 바와 같이, 공통전극드라이버(220)의 부귀환저항부분에, 공통전극배선의 부유용량, 배선저항, 및 공통전극드라이버(220)와 박막트랜지스터 액정표시패널(101)을 접속하기 위한 이방성도전막의 접속저항에 상당하는 시정수의 적분회로(221)를 미리 설정해둠으로써, 공통전극드라이버의 출력은 공통전극배선의 부유용량 및 배선저항으로 이루어진 시정수에 의해서 그 출력파형이 둔화되는 만큼과 동등한 전압을 가미한 출력으로 함으로써, 상기 시정수에 의한 공통전극구동신호의 둔화를 보정할 수 있으므로, 박막트랜지스터 액정표시패널에서 공통전극구동신호가 소정전압보다 둔화됨에 따른 기록률의 저하에 따른 액정표시장치의 콘트라스트의 저하 및 가로스미어의 발생을 방지할 수 있다.
[실시예 4]
제16도는 실시예 4의 공통전극구동회로의 개략구성을 표시한 회로도이고, (201),(208),(209)는 저항, (202),(211)은 연산증폭기, (203)∼(206)은 다이오드, (207),(210),(214)는 콘덴서, (212)는 NPN트랜지스터, (213)은 PNP트랜지스터, (218)은 이방성도전막, (219)는 공통전극구동전압발생회로, (601)은 귀환단자, (602)는 공통전극드라이버이다.
제16도에 있어서, 공통전극구동전압발생회로(218)는 실시예 3과 동일한 구성이 되므로 설명은 생략한다.
공통전극드라이버(602)는, 저항(208),(209)과, 연산증폭기(211)와, NPN트랜지스터(212) 및 PNP트랜지스터(213)로 이루어진 출력버퍼를 기본구성으로 하는 부귀한 증폭기이지만, 연산증폭기(211)의 귀환전압을 공통전극드라이버(602)의 출력으로부터 직접 귀환시키는 것이 아니라, 박막트랜지스터 액정표시패널(603)에 설치한 귀환단자(601)로부터 귀환을 행하는 구성으로 한다.
이때, 공통전극드라이버(602)의 출력은 박막트랜지스터 액정표시패널(603)과 공통전극구동회로(105)를 접속하기 위한 이방성도전막의 저항, 박막트랜지스터 액정표시패널(603)에서의 공통전극배선의 저항, 및 공통전극배선의 부유용량에 의한 공통전극신호의 둔화가 귀환단자(601)로부터 공통전극드라이버(602)의 귀환저항(209)에 귀환되고, 그 귀환전압에 의거해서 출력이 식①로 표시하는 전압치가 되므로, 귀환단자(601)의 점에서의 공통전극구동신호는 연산증폭기(202)의 출력을 식①에 의해 산출한 전압치의 사다리꼴파가 된다.
이상 설명한 바와 같이, 공통전극드라이버(602)의 귀환저항(209)에 인가시키는 전압을 그 출력으로부터 작용시키는 것이 아니고, 박막트랜지스터 액정표시패널(603)의 공통전극배선에 설치한 소정의 장소로부터 작용시킴으로써, 박막트랜지스터 액정표시패널(603)에서의 공통전극구동신호의 둔화를 보정한다.
즉, 박막트랜지스터 액정표시패널(603)과 공통전극드라이버(602)의 출력을 접속하기 위한 이방성도전막의 접속저항, 이 이방성도전막으로부터 귀환단자(601)까지의 공통전극배선의 배선저항, 및 그들의 부유용량을 고려한 출력을 공통전극드라이버(602)의 귀환증폭기에 귀환시킴으로써, 박막트랜지스터 액정표시패널(603)에서의 공통전극구동신호의 둔화를 보정한다.
상기한 구성으로 함으로써, 사용하는 부품점수를 증가시키지 않고, 공통전극구동신호의 둔화에 의한 콘트라스트비의 저하 및 가로스미어의 발생을 방지할 수 있다.
또한, 사용하는 부품점수를 증가시키지 않으므로, 종래의 액정표시장치와 동일한 드라이버면적에서 공통전극드라이버(602)를 구성할 수 있다.
또한, 본 실시예 4의 귀환단자(601)는, 종래의 공통전극구동신호를 입력하기 위한 단자의 일부를 사용해서 귀환단자(601)로 했으나, 투명전극 등을 사용해서 박막트랜지스터 액정표시패널(603)의 공통전극배선에 의한 부유용량치가 패널내의 중간이 되는 위치로부터 귀환신호를 취함으로써, 더욱 콘트라스트비의 저하 및 가로스미어의 발생을 방지할 수 있는 것은 말할 나위도 없다.
[실시예 5]
제17도는 실시예 5의 액정표시장치의 개략구성을 표시한 블록도이다.
제17도에 있어서, (701)은 횡전계방식의 박막트랜지스터 액정표시패널(TFT-LCD), (102)는 드레인드라이버, (103)은 게이트드라이버, (104)는 콘트롤러(표시제어장치), (705)는 공통전극구동회로, (106)은 박막트랜지스터(TFT), (108)은 드레인선, (109)는 게이트선, (706)은 공통전극배선, (702)는 녹색의 화소, (703)은 청색의 화소, (704)는 적색의 화소를 표시한다.
제17도에 표시한 바와 같이, 실시예 5의 액정표시장치는, 횡전계방식의 박막트랜지스터 액정표시패널(701)의 위쪽에 도시하지 않은 드레인구동회로가 탑재되는 드레인드라이버(102), 측면부에 도시하지 않은 게이트구동회로가 탑재되는 게이트드라이버(103), 그 게이트드라이버(103)의 반대쪽의 측면부에는 콘트롤러(104) 및 공통전극구동회로(705)가 배치된다.
드레인드라이버(102), 게이트드라이버(103), 콘트롤러(104) 및 공통전극구동회로(705)는, 각각 전용의 프린트기판에 실장된다.
드레인드라이버(102)의 출력은, 박막트랜지스터(106)의 드레인단자에 접속되는 드레인선(108)에 접속된다.
게이트드라이버(103)의 출력은, 박막트랜지스터(106)의 게이트단자에 접속되는 게이트선(109)에 접속되고, 도시하지 않은 정보처리장치로부터 콘트롤러(104)에 입력되는 제어신호에 의거해서, 박막트랜지스터(106)의 「ON」, 「OFF」를 제어하므로써, 화소(702)∼(704)에 계조전압을 인가한다.
또한 공통전극구동회로(705)는 상기 실시예 3에 표시한 공통전극구동회로(105)와 동일한 회로구성이다.
공통전극배선(706)은 빗살형상으로 형성되어 있고, 배선저항 및 그 부유용량이 큰, 즉 파형둔화의 원인이 되는 적부시정수가 특히 크므로, 공통전극구동회로(705)에서의 효과는 커진다.
제18도는 종래의 종전계방식의 박막트랜지스터 액정표시패널 및 제11도 및 제17도에 표시한 횡전계방식의 박막트랜지스터 액정표시패널에 있어서의 부스트전압과 가로스미어의 발생비율과의 관계를 표시한 그래프이다.
종래의 액정표시장치의 경우에는, 부스트전압이 3∼5V정도일 때에 가로스미어의 발생비율은 낮고, 약 3.8V에서 최저가 되고, 이 전압보다 높은 또는 낮은 값이어도 가로스미어의 발생비율은 증가한다.
한편, 횡전계방식의 액정표시장치의 경우에는, 부스트전압이 2.4∼3V정도일때에 가로스미어의 발생비율은 0, 즉 완전히 가로스미어가 없어지고, 이 전압보다 높은 또는 낮은 경우에도 가로스미어의 발생비율은 증가한다.
이 도면으로부터 명백한 바와 같이, 박막트랜지스터 액정표시패널의 구동방식의 차이에 관계없이, 콘트라스트비 및 가로스미어의 발생비율이 개선된다는 것을 알 수 있다.
특히, 실시예 5에 표시한 횡전계방식의 박막트랜지스터 액정표시패널에 있어서는, 구조상, 공통전극 및 공통전극배선이 빗살형상으로 구성되어 있으므로, 그 결과는 크고, 특히 부스트전압이 3V부근에 있어서 가로스미어가 완전히 없어지는 것을 알 수 있다.
또, 구동방식에 관계없이, 상기한 부스트전압 이외에서는 가로스미어의 발생비율이 증가하고 있는 것으로부터 명백한 바와 같이, 최적의 부스트전압이 존재하는 것을 알 수 있다.
또한, 본 실시예의 횡전계방식의 박막트랜지스터 액정표시패널의 상세한 것에 대해서는, 동일출원인에 관한 일본국 특원평7-105862를 참조하기 바란다.
또, 박막트랜지스터 액정표시패널의 중심부의 전압을 귀환전압으로 함으로써, 신호보정의 효과는 더욱 큰 것이 된다.
또, 이상에 표시한 실시예에 있어서는, 귀환증폭기에 부귀환증폭기를 사용했으나, 정귀환증폭기에서도 적용가능한 것은 말할 나이도 없다.
이상 설명한 바와 같이, 본 발명에 의하면, 기판에 거의 평행한 전계를 사용해서 액정을 구동하는 소위 횡전계방식의 액정표시장치에 있어서, 2개의 다른 공통전압을 사용함으로써, 공통전압의 극성반전주기를 1프레임기간으로 내려도 플리커링이 적은 표시를 행하는 것이 가능하게 된다.
그 결과, 예를 들면, 제8도에 표시한 바와 같이, 1개의 공통전압을 사용하는 경우에 비하면, 패널에 기인하는 소비전력은 대폭으로 저감된다.
즉, 제8도는 본 발명에 의한 소비전력저감효과를 종래기술과 비교한 설명도이고, 도시한 바와 같이, 게이트선의 충방전에 의한 부분은 양자 모두 동일하지만, 본 발명에서는 공통전압의 교류화에 따른 기생용량의 충방전에 기인하는 전력소비가 현저하게 저감되고 있는 것을 알 수 있다.
또한, 본 발명에서는, 공통전압을 발생시키는 구동회로가 최대 2배로 증가하기 때문에, 구동회로의 DC성분에 의한 손실이 증가하나, 공통전압의 극성반전의 주파수가 1행마다로부터 1프레임마다로 저감되기 때문에, 공통전압의 교류화에 따른 기생용량의 충방전의 소비전력이 VGA사양의 액정표시장치에서 약 1/500가 되고, 액정표시장치 전체의 소비전력은 저감한다.
또, 2개의 공통전압을 화소에 공급하는 배선의 배치를 패널의 양단부에 각각 배치함으로써 그 배선간의 기생용량을 저감시키고, 또, 소비전력의 저감을 행할 수 있다.
또, 공통전극구동파형이, 공통전극구동회로로부터 박막트랜지스터 액정표시패널에 이르기까지의 배선저항 및 부유용량에 의해서 적분됨으로써 구동파형이 둔화되는 만큼을, 미리 상기 공통전극구동신호에 중첩시켜서 출력하므로써, 공통전극 액정표시패널내에서의 공통전극구동파형의 둔화를 작게 할 수 있다. 이 때문에, 공통전극구동신호가 소정전압보다 둔화됨에 따른 기록률의 저하에 따른 액정표시장치의 콘트라스트의 저하, 및 가로스미어의 발생을 방지할 수 있다.
이상, 상시 실시예에 의거해서 구체적으로 설명했으나, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에 있어서 여러가지 변경가능한 것은 물론이다.

Claims (11)

  1. 적어도 한쪽이 투명한 한쌍의 기판사이에 봉입된 액정과; 상기 기판중 한쪽상에 매트릭스형상으로 배치되고, 박막트랜지스터소자, 상기 박막트랜지스터의 소스전극에 접속된 화소전극 및 공통전극을 가지는 화소와; 각 행에 인접하는 박막트랜지스터의 게이트전극에 접속된 게이트선과; 각 열에 인접하는 박막트랜지스터의 드레인전극에 접속된 드레인선과; 개개의 홀수행에 있는 상기 공통전극에 접속된 홀수행공통전극선과; 개개의 짝수행에 있는 상기 공통전극에 접속된 짝수행공통전극배선과; 상기 홀수행공통전극선에 접속된 홀수행공통버스선과; 상기 짝수행공통전극선에 접속된 짝수행공통버스선과; 상기 화소전극과 상기 공통전극사이에 전압신호파형을 인가하는 구동전압인가수단과를 구비한 액정표시장치에 있어서, 상기 화소전극과 상기 공통전극은, 기판면에 평행한 성분을 가지는 전계를 상기 화소전극과 상기 공통전극 사이에 상기 구동전압인가수단에 의해 인가하도록 배치되고, 상기 평행한 전계성분은, 상기 화소전극에 영상데이터에 따라 변화하는 전압파형을 인가하고, 상기 공통전극에 2개값의 진폭레벨을 가지는 펄스파형을 인가함으로써, 상기 화소전극과 상기 공통전극사이의 액정을 구동하고, 상기 구동전압인가수단에 의해 상기 홀수행공통전극선과 상기 짝수행공통전극선에 인가된 파형은 서로 반전된 위상을 가지고, 상기 홀수행공통전극선과 상기 짝수행공통전극선에 인가될 펄스파형은 수평간격의 2배보다 긴 주기를 가지는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 홀수행공통버스선과 상기 짝수행공통버스선은 상기 게이트선의 게이트배선재료와 상기 드레인선의 드레인배선재료로 이루어진 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 홀수행공통전극선과 상기 짝수행공통전극선은 화소영역내의 상기 게이트선과 평행하게 배치되고, 상기 홀수행공통전극선과 상기 짝수행공통전극선은 상기 영역의 외부에서 각각 집속되고, 홀수행공통버스선과 짝수행공통버스선에 각각 접속된 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서, 상기 홀수행공통전극선과 상기 짝수행공통전극선이 홀수행공통버스선과 짝수행공통버스선에 각각 접속되는 접속부는 상기 게이트선의 단부의 외부에 배치되고, 각각 상이한 게이트선단부에 있는 것을 특징으로 하는 액정표시장치.
  5. 적어도 한쪽이 투명한 한쌍의 기판사이에 봉입된 액정과; 상기 기판중 한쪽상에 매트릭스형상으로 배치되고, 박막트랜지스터소자, 상기 박막트랜지스터의 소스전극에 접속된 화소전극 및 공통전극을 가지는 화소와; 각 행에 인접하는 박막트랜지스터의 게이트전극에 접속된 게이트선과; 각 열에 인접하는 박막트랜지스터의 드레인전극에 접속된 드레인선과; 개개의 홀수행에 있는 상기 공통전극에 접속된 홀수행공통전극선과; 개개의 짝수행에 있는 상기 공통전극에 접속된 짝수행공통전극배선과; 상기 홀수행공통전극선에 접속된 홀수행공통버스선과; 상기 짝수행공통전극선에 접속된 짝수행공통버스선과; 상기 화소전극과 상기 공통전극사이에 전압신호파형을 인가하는 구동전압인가수단과를 구비한 액정표시장치에 있어서, 상기 화소전극과 상기 공통전극은, 기판면에 평행한 성분을 가지는 전계를 상기 화소전극과 상기 공통전극 사이에 상기 구동전압인가수단에 의해 인가하도록 배치되고, 상기 평행한 전계성분은, 상기 화소전극에 영상데이터에 따라 변화하는 전압파형을 인가하고, 상기 공통전극에 2개값의 진폭레벨을 가지는 펄스파형을 인가함으로써, 상기 화소전극과 상기 공통전극사이의 액정을 구동하고, 상기 구동전압인가수단에 의해 상기 홀수행공통전극선과 상기 짝수행공통전극선에 인가된 파형은 서로 반전된 위상을 가지고, 상기 구동전압인가수단은 상기 박막트랜지스터 액정표시패널의 상기 공통전극선을 구동하는 공통전극구동신호를 출력하기 위한 공통전극구동유닛을 포함하고, 상기 공통전극구동유닛은 미분신호를 발생하여 이것을 상기 공통전극구동신호에 중첩하는 미분신호중첩수단을 포함하고, 상기 미분신호중첩수단은 수평간격의 적어도 2배보다 긴 주기동안 미분신호를 발생하고, 상기 공통전극구동신호에 상기 미분신호를 중첩하는 것을 특징으로 하는 액정표시장치.
  6. 적어도 한쪽이 투명한 한쌍의 기판사이에 봉입된 액정과; 상기 기판중 한쪽상에 매트릭스형상으로 배치되고, 박막트랜지스터소자, 상기 박막트랜지스터의 소스전극에 접속된 화소전극 및 공통전극을 가지는 화소와; 상기 공통전극에 접속된 공통전극선과; 상기 박막트랜지스터 액정표시패널의 공통전극선을 구동하는 공통전극구동신호를 출력하는 공통전극구동유닛을 구비한 액정표시패널에 있어서, 상기 화소전극과 상기 공통전극사이에 인가하도록 배치되고, 상기 공통전극구동유닛은, 미분신호를 발생하여 이것을 상기 공통전극구동신호에 중첩하는 미분신호중첩수단을 포함하고, 상기 공통전극구동유닛은 피드백증폭기를 포함하고, 상기 미분신호중첩수단은 상기 피드백증폭기의 피드백루프내에 삽입된 레지스터와 커패시터를 포함하는 적분기인 것을 특징으로 하는 액정표시장치.
  7. 적어도 한쪽이 투명한 한쌍의 기판사이에 봉입된 액정과; 상기 기판중 한쪽상에 매트릭스형상으로 배치되고, 박막트랜지스터소자, 상기 박막트랜지스터의 소스전극에 접속된 화소전극 및 공통전극을 가지는 화소와; 상기 공통전극에 접속된 공통전극선과; 상기 박막트랜지스터 액정표시패널의 공통전극선을 구동하는 공통전극구동신호를 출력하는 공통전극구동유닛을 구비한 액정표시패널에 있어서, 상기 화소전극과 상기 공통전극사이에 인가하도록 배치되고, 상기 공통전극구동유닛은, 미분신호를 발생하여 이것을 상기 공통전극구동신호에 중첩하는 미분신호중첩수단을 포함하고, 상기 공통전극구동유닛은 피드백증폭기를 포함하고, 상기 미분신호중첩수단은 상기 피드백증폭기의 피드백루프내에 삽입된 레지스터와 커패시터를 포함하는 적분기이고, 상기 공통전극구동유닛은 피드백증폭기를 포함하고, 상기 미분신호중첩수단은 피드백증폭기의 피드배루프내에 삽입된 저항과 커패시터인, 상기 공통전극구동유닛의 출력으로부터 상기 박막트랜지스터 액정표시패널로의 신호선의 배선저항 및 상기 공통전극선의 배선저항과, 상기 공통전극구동유닛의 출력으로부터 상기 박막트랜지스터 액정표시패널의 신호선의 기생커패시터 및 상기 공통전극선의 기생커패시터인 커패시터와를 포함하는 적분기인 것을 특징으로 하는 액정표시장치.
  8. 적어도 한쪽이 투명한 한쌍의 기판사이에 봉입된 액정과; 상기 기판중 한쪽상에 매트릭스형상으로 배치되고, 박막트랜지스터소자, 상기 박막트랜지스터의 소스전극에 접속된 화소전극 및 공통전극을 가지는 화소와; 각 행에 인접하는 박막트랜지스터의 게이트전극에 접속된 게이트선과; 각 열에 인접하는 박막트랜지스터의 드레인전극에 접속된 드레인선과; 개개의 홀수행에 있는 상기 공통전극에 접속된 홀수행공통전극선과; 개개의 짝수행에 있는 상기 공통전극에 접속된 짝수행공통전극선과; 상기 홀수행공통전극선에 접속된 홀수행공통버스선과; 상기 짝수행공통전극선에 접속된 짝수행공통버스선과; 상기 화소전극과 상기 공통전극사이에 전압신호파형을 인가하는 구동전압인가수단과를 구비한 액정표시장치에 있어서, 상기 화소전극과 상기 공통전극은, 기판면에 평행한 성분을 가지는 전계를 상기 화소전극과 상기 공통전극 사이에 상기 구동전압인가수단에 의해 인가하도록 배치되고, 상기 평행한 전계성분은, 상기 화소전극에 영상데이터에 따라 변화하는 전압파형을 인가하고, 상기 공통전극에 2개값의 진폭레벨을 가지는 펄스파형을 인가함으로써, 상기 화소전극과 상기 공통전극사이의 액정을 구동하고, 상기 구동전압인가수단에 의해 상기 홀수행공통전극선과 상기 짝수행공통전극선에 인가된 파형은 서로 반전된 위상을 가지고; 상기 구동전압인가수단은 상기 박막트랜지스터 액정표시패널의 상기 공통전극선을 구동하기 위한 공통전극구동신호를 출력하는 공통전극구동유닛을 포함하고, 상기 공통전극구동유닛은 미분신호를 발생하여 이것을 상기 공통전극구동신호에 중첩하는 미분신호중첩수단을 포함하고; 상기 미분신호중첩수단은 수평간격의 적어도 2배보다 긴 주기동안 미분신호를 발생하여, 상기 미분신호를 상기 공통전극 구동신호에 중첩하고; 상기 공통전극구동유닛은 피드백증폭기를 포함하고, 상기 미분신호중첩수단은 상기 피드백증폭기의 피드백루프내에 삽입된 레지스터와 커패시터를 포함하는 적분기인 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서, 상기 미분신호중첩수단은 수평간격의 적어도 2배보다 긴 주기동안 미분신호를 발생하여, 상기 미분신호를 상기 공통전극구동신호에 중첩하는 것을 특징으로 하는 액정표시장치.
  10. 적어도 한쪽이 투명한 한쌍의 기판사이에 봉입된 액정과; 상기 기판중 한쪽상에 매트릭스형상으로 배치되고, 박막트랜지스터소자, 상기 박막트랜지스터의 소스전극에 접속된 화소전극 및 공통전극을 가지는 화소와; 각 행에 인접하는 박막트랜지스터의 게이트전극에 접속된 게이트선과; 각 열에 인접하는 박막트랜지스터의 드레인전극에 접속된 드레인선과; 개개의 홀수행에 있는 상기 공통전극에 접속된 홀수행공통전극선과; 개개의 짝수행에 있는 상기 공통전극에 접속된 짝수행공통전극배선과; 상기 홀수행공통전극선에 접속된 홀수행공통버스선과; 상기 짝수행공통전극선에 접속된 짝수행공통버스선과; 상기 화소전극과 상기 공통전극사이에 전압신호파형을 인가하는 구동전압인가수단과를 구비한 액정표시장치에 있어서, 상기 화소전극과 상기 공통전극은, 기판면에 평행한 성분을 가지는 전계를 상기 화소전극과 상기 공통전극 사이에 상기 구동전압인가수단에 의해 인가하도록 배치되고, 상기 평행한 전계성분은, 상기 화소전극에 영상데이터에 따라 변화하는 전압파형을 인가하고, 상기 공통전극에 2개값의 진폭레벨을 가지는 펄스파형을 인가함으로써, 상기 화소전극과 상기 공통전극사이의 액정을 구동하고, 상기 구동전압인가수단에 의해 상기 홀수행공통전극선과 상기 짝수행공통전극선에 인가된 파형은 서로 반전된 위상을 가지고; 상기 구동전압인가수단은 상기 박막트랜지스터 액정표시패널의 상기 공통전극선을 구동하기위한 공통전극구동신호를 출력하는 공통전극구동유닛을 포함하고, 상기 공통전극구동유닛은 미분신호를 발생하여 이것을 상기 공통전극구동신호에 중첩하는 미분신호중첩수단을 포함하고; 상기 공통전극구동유닛은 피드백증폭기를 포함하고, 상기 미분신호중첩수단은, 피드백증폭기의 피드백루프내에 삽입된 저항과 커패시터인, 상기 공통전극구동유닛의 출력으로부터 상기 박막트랜지스터 액정표시패널의 신호선의 배선저항 및 상기 공통전극선의 배선저항과, 상기 공통전극구동유닛의 출력으로부터 상기 박막트랜지스터 액정표시패널로의 신호선의 기생커패시터 및 상기 공통전극선의 기생커패시터인 커패시터와를 포함하는 적분기인 것을 특징으로 하는 액정표시장치.
  11. 제10항에 있어서, 상기 미분신호중첩수단은 수평간격의 적어도 2배보다 긴 주기동안 미분신호를 발생하여, 상기 미분신호를 상기 공통전극구동신호에 중첩하는 것을 특징으로 하는 액정표시장치.
KR1019960012826A 1995-04-25 1996-04-25 광시각특성을 가진 액정표시장치 Expired - Lifetime KR100250594B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP10124095A JPH08298638A (ja) 1995-04-25 1995-04-25 液晶表示装置
JP95-101240 1995-04-25
JP95-169840 1995-07-05
JP16984095A JP3351660B2 (ja) 1995-07-05 1995-07-05 液晶表示装置

Publications (2)

Publication Number Publication Date
KR960038469A KR960038469A (ko) 1996-11-21
KR100250594B1 true KR100250594B1 (ko) 2000-04-01

Family

ID=26442149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012826A Expired - Lifetime KR100250594B1 (ko) 1995-04-25 1996-04-25 광시각특성을 가진 액정표시장치

Country Status (2)

Country Link
US (1) US5774099A (ko)
KR (1) KR100250594B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923678B1 (ko) 2002-12-31 2009-10-28 엘지디스플레이 주식회사 액정 표시장치

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172881B1 (ko) * 1995-07-12 1999-03-20 구자홍 액정표시장치의 구조 및 구동방법
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
KR100272723B1 (ko) * 1996-06-06 2000-11-15 니시무로 타이죠 평면표시장치
JPH1062811A (ja) * 1996-08-20 1998-03-06 Toshiba Corp 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法
KR100271092B1 (ko) * 1997-07-23 2000-11-01 윤종용 서로 다른 공통 전압을 가지는 액정 표시 장치
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JP4054096B2 (ja) * 1997-12-24 2008-02-27 富士通株式会社 視角依存特性補正回路、補正方法、及び表示装置
JP3646650B2 (ja) * 1998-01-09 2005-05-11 株式会社日立製作所 液晶表示装置
JP3406508B2 (ja) 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
JP2000019550A (ja) * 1998-06-30 2000-01-21 Hitachi Ltd 液晶表示装置
KR100590746B1 (ko) * 1998-11-06 2006-10-04 삼성전자주식회사 서로다른공통전압을가지는액정표시장치
JP2000352722A (ja) * 1999-06-11 2000-12-19 Nec Corp 液晶表示装置
WO2001073743A1 (fr) * 2000-03-28 2001-10-04 Seiko Epson Corporation Afficheur a cristaux liquides, procede et dispositif de commande d'un afficheur a cristaux liquides, dispositif electronique
JP4667587B2 (ja) * 2000-12-01 2011-04-13 株式会社日立製作所 液晶表示装置
JP2002196352A (ja) * 2000-12-07 2002-07-12 Koninkl Philips Electronics Nv 予備配線を有する液晶表示装置
JP2002244622A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 液晶駆動回路および液晶表示装置
TW565821B (en) * 2001-05-04 2003-12-11 Hannstar Display Corp Active matrix display and its driving method
KR100767364B1 (ko) * 2001-06-19 2007-10-17 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US7508479B2 (en) * 2001-11-15 2009-03-24 Samsung Electronics Co., Ltd. Liquid crystal display
TWI267050B (en) * 2001-11-26 2006-11-21 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR100859467B1 (ko) * 2002-04-08 2008-09-23 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP4366914B2 (ja) * 2002-09-25 2009-11-18 日本電気株式会社 表示装置用駆動回路及びそれを用いた表示装置
DE10252166A1 (de) * 2002-11-09 2004-05-19 Philips Intellectual Property & Standards Gmbh Anzeigevorrichtung mit Pixelinversion
JP3896542B2 (ja) * 2002-11-29 2007-03-22 日本テキサス・インスツルメンツ株式会社 走査駆動用集積回路
KR100671515B1 (ko) * 2003-03-31 2007-01-19 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 도트반전구동방법
JP4761735B2 (ja) * 2003-08-25 2011-08-31 シャープ株式会社 液晶表示装置およびその駆動方法
KR100710164B1 (ko) * 2003-12-30 2007-04-20 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치
TWI257568B (en) * 2004-11-02 2006-07-01 Ind Tech Res Inst Multi-display system
TWI302687B (en) * 2005-02-02 2008-11-01 Gigno Technology Co Ltd Lcd panel and lcd device
JP4667904B2 (ja) * 2005-02-22 2011-04-13 株式会社 日立ディスプレイズ 表示装置
US7362293B2 (en) * 2005-03-17 2008-04-22 Himax Technologies, Inc. Low power multi-phase driving method for liquid crystal display
US8411006B2 (en) * 2005-11-04 2013-04-02 Sharp Kabushiki Kaisha Display device including scan signal line driving circuits connected via signal wiring
KR101177593B1 (ko) * 2005-12-29 2012-08-27 엘지디스플레이 주식회사 액정표시장치
KR20090006198A (ko) * 2006-04-19 2009-01-14 이그니스 이노베이션 인크. 능동형 디스플레이를 위한 안정적 구동 방식
KR101246830B1 (ko) * 2006-06-09 2013-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101375864B1 (ko) * 2006-12-11 2014-03-17 삼성디스플레이 주식회사 전압 승압 장치, 전압 승강압장치 및 액정표시장치
TWI345204B (en) * 2007-01-29 2011-07-11 Chimei Innolux Corp Liquid crystal display and driving method of the same
JP2008203627A (ja) * 2007-02-21 2008-09-04 Hitachi Displays Ltd 液晶表示装置
KR101308455B1 (ko) * 2007-03-07 2013-09-16 엘지디스플레이 주식회사 액정 표시장치
CN101311781B (zh) * 2007-05-25 2012-02-08 群康科技(深圳)有限公司 液晶显示器及其公共电压驱动方法
KR101349780B1 (ko) * 2007-06-20 2014-01-15 엘지디스플레이 주식회사 액정표시장치의 공통전압 구동회로
CN101847379B (zh) * 2009-03-27 2012-05-30 北京京东方光电科技有限公司 液晶显示器的驱动电路和驱动方法
KR20120056110A (ko) * 2010-11-24 2012-06-01 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 반전 구동 방법
CN102081917B (zh) * 2011-03-04 2012-11-14 敦泰科技(深圳)有限公司 一种tft液晶显示屏的驱动方法
JP5764665B2 (ja) * 2011-10-31 2015-08-19 シャープ株式会社 薄膜トランジスタアレイ基板及び液晶表示装置
CN106157870B (zh) * 2014-11-18 2019-04-02 深圳市华星光电技术有限公司 显示参数的调整方法、装置及液晶显示系统
CN108986756B (zh) * 2018-07-17 2020-04-28 深圳市华星光电半导体显示技术有限公司 公共电压反馈补偿电路、方法及液晶显示装置
CN111656271B (zh) * 2019-01-04 2023-05-23 京东方科技集团股份有限公司 防窥电路及其驱动方法、显示装置
CN115656267A (zh) * 2022-11-09 2023-01-31 艾欧史密斯（中国）环境电器有限公司 Tds检测装置及其控制方法、控制器和净水装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2056739B (en) * 1979-07-30 1984-03-21 Sharp Kk Segmented type liquid crystal display and driving method thereof
JPS60172131U (ja) * 1984-04-20 1985-11-14 ホシデン株式会社 カラ−液晶表示器
JPS6280626A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 液晶表示素子
US5159476A (en) * 1988-12-28 1992-10-27 Sony Corporation Liquid crystal display unit having large image area and high resolution
JP2714993B2 (ja) * 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JP2669954B2 (ja) * 1991-05-08 1997-10-29 シャープ株式会社 アクティブマトリクス表示装置
US5598180A (en) * 1992-03-05 1997-01-28 Kabushiki Kaisha Toshiba Active matrix type display apparatus
JPH05323365A (ja) * 1992-05-19 1993-12-07 Casio Comput Co Ltd アクティブマトリックス液晶表示装置
EP0916992B1 (en) * 1992-09-18 2003-11-26 Hitachi, Ltd. A liquid crystal display device
JP2872511B2 (ja) * 1992-12-28 1999-03-17 シャープ株式会社 表示装置の共通電極駆動回路
GB9314849D0 (en) * 1993-07-16 1993-09-01 Philips Electronics Uk Ltd Electronic devices
US5414283A (en) * 1993-11-19 1995-05-09 Ois Optical Imaging Systems, Inc. TFT with reduced parasitic capacitance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923678B1 (ko) 2002-12-31 2009-10-28 엘지디스플레이 주식회사 액정 표시장치

Also Published As

Publication number Publication date
US5774099A (en) 1998-06-30
KR960038469A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR100250594B1 (ko) 광시각특성을 가진 액정표시장치
JP3639830B2 (ja) 液晶表示装置
US6246385B1 (en) Liquid crystal display device and its driving method
US8362995B2 (en) Liquid crystal display
US6166714A (en) Displaying device
US8456400B2 (en) Liquid crystal device and electronic apparatus
KR101623593B1 (ko) 액정표시장치
JP3688786B2 (ja) トランジスタマトリクス装置
JP3140358B2 (ja) Ｌｃｄ駆動方式
WO1996000408A1 (fr) Afficheur a cristaux liquides de type matrice active et son procede d'activation
KR20050004661A (ko) 횡전계 방식 액정 표시 장치의 구동방법
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US7948595B2 (en) Liquid crystal display panel
US20060192744A1 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4767588B2 (ja) 液晶表示装置
US6917407B2 (en) Liquid crystal display device and method of fabricating the same
US9111503B2 (en) Display device and method for driving same
JPH08298638A (ja) 液晶表示装置
US7643121B2 (en) Liquid crystal display of line-on-glass type
JP3162332B2 (ja) 液晶パネルの駆動方法
CN100437731C (zh) 显示装置
CN101174043B (zh) 液晶显示装置
KR20040060594A (ko) 배선수를 최소화한 쿼드 타입 액정표시장치
US6842203B2 (en) Liquid crystal display of line-on-glass type
KR100898792B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960425

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960425

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990310

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991105

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000105

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030106

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040102

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041231

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060103

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070103

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080103

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090105

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100105

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20121227

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20131218

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20141230

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20151217

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term