KR100243348B1 - Selective single crystal thin film growth method without crystal defect and slope - Google Patents
Selective single crystal thin film growth method without crystal defect and slope Download PDFInfo
- Publication number
- KR100243348B1 KR100243348B1 KR1019970061587A KR19970061587A KR100243348B1 KR 100243348 B1 KR100243348 B1 KR 100243348B1 KR 1019970061587 A KR1019970061587 A KR 1019970061587A KR 19970061587 A KR19970061587 A KR 19970061587A KR 100243348 B1 KR100243348 B1 KR 100243348B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- thin film
- single crystal
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 기판상에 선택적 단결정 박막 성장 시, 단결정 박막과 산화규소막의 계면에 결정 결함(crystal defect) 및 사면(facet)이 존재하는 것을 방지할 수 있는 선택적 단결정 성장방법을 제공한다.The present invention provides a selective single crystal growth method capable of preventing the presence of crystal defects and facets at the interface between the single crystal thin film and the silicon oxide film when the selective single crystal thin film is grown on the semiconductor substrate.
본 발명에 따른 선택적 단결정 박막 성장방법은 반도체 기판상에 제 1 산화규소막, 제 1 질화규소막, 제 2 산화규소막 및 제 2 질화규소막을 차례로 도포하고, 상기 형성된 규소막들을 소정의 폭으로 제거하여 반도체 기판을 노출시키는 개구를 형성하되, 상기 제 2 산화규소막을 다른 규소막 보다 큰 폭으로 제거하여 상기 개구의 측벽이 오목부를 가지도록 형성하고, 노출된 반도체 기판상에 단결정박막을 형성한 후, 이 단결정 박막의 표면에 산화규소막을 형성하고, 제 2 질화규소막을 제거하는 동시에, 노출된 단결정 박막의 측면부를 제거한 후, 그 측면을 열산화 하여 측벽 열 산화규소막을 형성한 후, 기판의 전면에 반도체 박막을 형성하고, 단결정 박막상의 산화규소막과 제 2 산화규소막상의 반도체박막을 제거하여 표면을 평탄화한다.In the selective single crystal thin film growth method according to the present invention, a first silicon oxide film, a first silicon nitride film, a second silicon oxide film, and a second silicon nitride film are sequentially coated on a semiconductor substrate, and the formed silicon films are removed to a predetermined width. An opening for exposing the semiconductor substrate is formed, the second silicon oxide film is removed to a greater width than the other silicon film, and the sidewall of the opening is formed to have a recess, and then a single crystal thin film is formed on the exposed semiconductor substrate. A silicon oxide film was formed on the surface of the single crystal thin film, the second silicon nitride film was removed, the exposed side surface of the single crystal thin film was removed, and the side surface was thermally oxidized to form a sidewall thermal silicon oxide film. A thin film is formed, and the surface is planarized by removing the silicon oxide film on the single crystal thin film and the semiconductor thin film on the second silicon oxide film.
Description
본 발명은 선택적 단결정 성장방법에 관한 것으로, 특히 형성되는 단결정 박막과 산화규소막의 계면에 결정결함 및 사면이 없는 단결정 박막을 형성하는 방법에 관한 것이다.The present invention relates to a selective single crystal growth method, and more particularly, to a method for forming a single crystal thin film free of crystal defects and slopes at an interface between a single crystal thin film and a silicon oxide film to be formed.
선택적 단결정 성장방법은 집적회로의 집적도를 높이기 위하여 고안된 방법으로서 엔도(Endo) 등에 의하여 실험적으로 그 가능성이 증명되었다(참조: Endo et al., Novel Device Isolation Technology with Selective Epitaxial Growth, IEEE Trans. Elect. Devices, vol. ED-31, No. 9, pp. 1283-1288, 1984). 그러나, 이러한 단결정 박막성장 공정 시, 측면의 절연막과 성장되는 반도체 박막과의 계면에는 많은 양의 적층 결함(stacking fault)이 발생하여 다이오드를 제작하였을 경우 역방향 접합 누설전류(reverse junction leakage current)가 증가되어 소자의 특성을 저하시키는 문제점을 안고 있었다.The selective single crystal growth method has been proved experimentally by Endo et al., Which is designed to increase the density of integrated circuits (see Endo et al., Novel Device Isolation Technology with Selective Epitaxial Growth, IEEE Trans.Elect. Devices, vol. ED-31, No. 9, pp. 1283-1288, 1984). However, in this single crystal thin film growth process, a large amount of stacking fault occurs at the interface between the insulating film on the side and the growing semiconductor thin film, so that the reverse junction leakage current increases when the diode is fabricated. The problem was that the characteristics of the device were deteriorated.
또한, 패턴의 방향에 따라 차이는 있지만, 단결정 박막의 측면에서 사면(facet)이 형성되어 편평도가 저하됨으로써 소자의 제작 공정에 응용하기에는 커다란 제약이 있었다.In addition, although there is a difference depending on the direction of the pattern, there is a big limitation in that the facet is formed on the side of the single crystal thin film and the flatness is lowered, so that it is applied to the manufacturing process of the device.
도 1은 1988년에 IBM의 베이어(K. D. Beyer) 등의 미합중국 특허 USP 4,758,531호에 개시된 대표적인 종래기술을 나타낸 단면도로서, 측면의 절연막과 성장되는 반도체 박막과의 계면에 존재하는 결정 결함을 제거한 선택적 단결정 박막성장 공정을 나타낸다.1 is a cross-sectional view of a representative prior art disclosed in US Patent No. 4,758,531 to KD Beyer et al. Of IBM in 1988, wherein a selective single crystal is removed from an interface between an insulating film on a side surface and a growing semiconductor thin film. A thin film growth process is shown.
도 1에 있어서, 도면부호 1은 반도체 기판, 2는 반도체 기판(1)상의 제 1 절연막, 3은 단결정 박막, 4는 열 산화규소막을 각각 나타낸다.In Fig. 1, reference numeral 1 denotes a semiconductor substrate, 2 denotes a first insulating film on the
도 1에 도시된 구조의 선택적 단결정 박막 성장법을 수행하기 위해서는 반도체 기판(1)상에 제 1 절연막(2)을 도포한 후, 이를 선택적으로 패터닝하여 반도체 기판(1)의 소정영역을 노출시키는 개구를 형성한다. 이어서, 기판(1) 및 제 1 절연막(2)의 전면에 얇은 제 2 절연막(도시하지 않음)을 도포한 후, 에치백 공정으로 이방성 식각하여 개구의 측면에 측벽막(도시하지 않음)을 형성하는 동시에, 상 표면상의 제 2 절연막을 모두 제거한다. 이어서, 개구를 통해 노출된 반도체 기판(1)이 선택적 단결정 성장 시 핵 생성의 시발점(nucleation site)이 되도록하여, 단결정 박막(3)을 에피텍시 공정으로 성장한다. 이때, 제 2 절연막과 성장된 단결정 박막(3)과의 계면에 결정결함이 발생하게 된다. 다음에, 제 1 절연막(2)과 단결정 박막(3)사이에 측벽막으로서 형성되어 있는 제 2 절연막을 선택적으로 제거하고, 단결정 박막(3)의 상표면 및 측면을 고온의 산소(O2)분위기에서 열산화하여, 단결정 박막(3)의 상표면 및 측면에 열산화규소막(4)을 형성하여 단결정 박막(3)의 측면 영역에서의 결정 결함을 제거한다. 이후 단결정 박막(3)의 상표면에 형성된 열산화규소막(도시하지 않음)을 에치 백(etch-back) 또는 연마(polishing)하여 제거함으로써, 단결정 성장 공정을 완료한다.In order to perform the selective single crystal thin film growth method of the structure shown in FIG. 1, after coating the first
상술한 종래 기술의 단결정 성장법에 따르면, 단결정 박막(3)의 측면에 형성되는 결정 결함 영역과 이와 동시에 형성되는 사면(facet)의 폭은 성장된 단결정 박막의 두께와 비슷한 폭으로 형성된다는 사실이 보고되어 있다(참조: Ishitani et al., Silicon Epitaxial Growth and Electrical Properties of Epi/Sidewall Interfaces, Jap. J. Appl. Phys., Part 1, May, pp. 841-848, 1989).According to the above-described conventional single crystal growth method, the fact that the crystal defect region formed on the side of the single crystal
따라서, 상기한 종래기술에 있어서, 단결정 박막의 측면에 형성되는 결정 결함을 제거하기 위해서는, 매우 두꺼운 층의 단결정 박막(3)을 열산화하여야 하므로 공정의 조절이 어렵게 된다. 한편, 상기한 단결정 박막(3)의 열산화 시, 열 산화되는 부분이 곡면 혹은 직각을 가진 면(즉, 수평 및 수직의 두 방향을 가진 면)이므로 이로 인해 열산화규소막 주위에 심각한 열 응력(thermal stress)이 발생되어 이 영역에서의 누설 전류를 제거할 수 없다는 문제점을 가지고 있었다.Therefore, in the above prior art, in order to remove the crystal defects formed on the side surfaces of the single crystal thin film, it is necessary to thermally oxidize the single crystal
상기한 종래기술의 문제점을 해결하기 위한 본 발명의 목적은 반도체 기판의 결정 방향(crystallographic orientation)에 관계 없이 결정 결함과 사면이 없는 단결정 반도체 박막을 얻을 수 있으며, 열 응력 발생이 거의 수반되지 않는, 선택적 단결정 박막 성장방법을 제공함에 있다.An object of the present invention for solving the above problems of the prior art is to obtain a single crystal semiconductor thin film having no crystal defects and slopes regardless of the crystallographic orientation of the semiconductor substrate, which is rarely accompanied by thermal stress generation, The present invention provides a method for growing a single crystal thin film.
본 발명의 다른 목적은 선택적 단결정 박막의 성장과정 중에 염화수소와 같은 반응 가스에 산화규소막으로 이루어진 절연막이 식각되어 유실되더라도, 패턴 크기가 변화하지 않아, 단결정 박막을 고 신뢰도로 성장시킬 수 있는, 선택적 단결정 박막 성장방법을 제공함에 있다.Another object of the present invention is that even when an insulating film made of a silicon oxide film is etched and lost in a reaction gas such as hydrogen chloride during the growth of the selective single crystal thin film, the pattern size does not change, so that the single crystal thin film can be grown with high reliability. It is to provide a single crystal thin film growth method.
상기 목적을 달성하기 위한 본 발명에 따른 단결정 박막 성장방법은 반도체 기판상에 제 1 산화규소막, 제 1 질화규소막, 제 2 산화규소막 및 제 2 질화규소막을 도포한 후, 상기 제 2 질화규소막을 소정의 폭으로 식각하는 공정과, 상기 제 2 질화규소막을 통해 노출된 상기 제 2 산화규소막을 식각하되, 상기 제 2 질화규소막의 폭보다 넓은폭으로 식각하는 공정과, 상기 제 1 질화규소막과 제 1 산화규소막을 상기 제 2 질화막과 동일한 폭으로 식각하여 반도체 기판을 노출시키는 개구를 형성하는 공정과, 상기 개구를 통해 노출된 반도체 기판상에 단결정 박막을 형성한 후, 열산화하여 그의 표면에 열산화막을 형성하는 공정과, 상기 제 2 질화규소막을 제거하는 동시에, 상기 제 2 질화규소막의 제거에 의해 노출된 상기 단결정 박막의 측면부를 제거하여 제 1 질화규소막을 소정의 폭으로 노출시키는 공정과, 상기 단결정 박막의 노출된 측면부를 열산화하여 얇은 측벽 열 산화규소막을 형성하고, 기판의 전면에 반도체 박막을 도포한 후, 상기 반도체 박막의 표면 부분과 열산화막을 제거하여 기판의 표면을 평탄화하는 공정을 포함한다.In the single crystal thin film growth method according to the present invention for achieving the above object, after applying the first silicon oxide film, the first silicon nitride film, the second silicon oxide film and the second silicon nitride film on the semiconductor substrate, the second silicon nitride film is predetermined Etching the second silicon oxide film exposed through the second silicon nitride film, but etching the second silicon nitride film to a width wider than the width of the second silicon nitride film, and the first silicon nitride film and the first silicon oxide film. Etching the film to the same width as the second nitride film to form an opening for exposing the semiconductor substrate; forming a single crystal thin film on the semiconductor substrate exposed through the opening; and then thermally oxidizing to form a thermal oxide film on the surface thereof. And removing the second silicon nitride film, and removing side surfaces of the single crystal thin film exposed by removing the second silicon nitride film. A step of exposing the silicon nitride film to a predetermined width; and thermally oxidizing the exposed side surfaces of the single crystal thin film to form a thin sidewall thermal silicon oxide film, applying a semiconductor thin film to the entire surface of the substrate, and then And removing the thermal oxide film to planarize the surface of the substrate.
도 1은 종래 기술에 의해 제작되는 결정 결함이 없는 단결정 박막 성장 공정을 나타낸 단면도,1 is a cross-sectional view showing a single crystal thin film growth process without a crystal defect produced by the prior art;
도 2는 본 발명의 바람직한 실시예에 따른 선택적 단결정 박막 성장 공정에 의해 제조된, 결정 결함과 사면이 없는 반도체 장치의 단면도,2 is a cross-sectional view of a semiconductor device without crystal defects and slopes, which is produced by a selective single crystal thin film growth process according to a preferred embodiment of the present invention;
도 3a 내지 도 3h는 본 발명의 바람직한 실시예에 따른 선택적 단결정 박막 성장 공정을 순차적으로 나타낸 단면도.3A to 3H are cross-sectional views sequentially illustrating a selective single crystal thin film growth process according to a preferred embodiment of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
1,11 : 반도체 기판 2 : 제 1 절연막1,11 semiconductor substrate 2: first insulating film
3,16 : 단결정 박막 12 : 제 1 산화규소막3,16: single crystal thin film 12: first silicon oxide film
4,18,19 : 열산화규소막 13 : 제 1 질화규소막4,18,19: thermal silicon oxide film 13: first silicon nitride film
17 : 사면 14 : 제 2 산화규소막17 slope 14: second silicon oxide film
15 : 제 2 질화규소막 20 : 반도체 박막15: second silicon nitride film 20: semiconductor thin film
이하, 본 발명에 따른 선택적 단결정 박막 성장방법에 대한 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of the selective single crystal thin film growth method according to the present invention will be described in detail.
도 2는 본 발명의 바람직한 실시예에 따른 선택적 단결정 박막 성장 공정에 의해 제조된, 결정 결함과 사면이 없는 반도체 장치의 단면도로서, 도 2에 도시된 바와 같이, 본 발명의 선택적 단결정 박막 성장 공정에 따라 제조된 장치는, 반도체 기판(11)상에 제 1 산화규소막(12)과 제 1 질화규소막(13)과 제 2 산화규소막(14)이 차례로 적층되고, 패터닝되어 반도체 기판(11)의 소정영역이 노출되도록 형성되고 있고, 노출된 반도체 기판(11)상에 결정 결함과 사면이 없는 단결정 박막(16)이 형성되어 있으며, 패터닝된 상기 제 1 산화규소막(12)과 제 1 질화규소막(13)과 접하는 단결정 박막(16)의 측면에 수직으로 측벽을 형성하는 얇은 열산화규소막(19)이 형성되어 있고, 얇은 열산화막(19)과 제 2 산화규소막(14)사이에 반도체 박막(20)형성되어 있는 구조를 가지고 있다.FIG. 2 is a cross-sectional view of a semiconductor device without crystal defects and slopes prepared by a selective single crystal thin film growth process according to a preferred embodiment of the present invention. As shown in FIG. 2, FIG. In the device manufactured according to the present invention, the first
도 3a 내지 도 3h는 본 발명의 바람직한 실시예에 따른 선택적 단결정 박막 성장 공정을 순차적으로 나타낸 단면도로서, 이를 참조하여 본 발명에 따른 결정 결함이 없고 사면이 없는 선택적 단결정 박막 성장 공정을 상세히 설명한다.3A to 3H are cross-sectional views sequentially illustrating a selective single crystal thin film growth process according to a preferred embodiment of the present invention, with reference to this will be described in detail the selective single crystal thin film growth process without a crystal defect and no slope according to the present invention.
먼저, 도 3a에 도시된 바와 같이, 반도체 기판(11)상에 제 1 산화규소막(12), 제 1 질화규소막(13), 제 2 산화규소막(14) 및 제 2 질화규소막(15)을 차례로 적층하여형성한다.First, as shown in FIG. 3A, a first
이어서, 도 3b에 도시한 바와 같이, 선택적으로 단결정 박막을 성장하기 위한 개구를 형성하기 위하여, 상기 제 2 질화규소막(15)과 제 2 산화규소막(14)을 순차적으로 식각 한다. 이때, 제 2 산화규소막(14)은 이방성 식각 후 등방성 식각인 습식 식각법을 수행하거나 또는 등방성 식각법 만으로 식각할 수 있다. 즉 등방성 식각에 의해 제 2 질화규소막(15)아래로 선택적 측면 식각(undercut)이 이루어 지도록 수행하여야 한다. 이러한 측면 식각의 깊이는 측벽에 생기는 결정 결함과 사면의 형성 폭에 따라 작게 또는 크게 조절할 수 있는데, 이때, 제 2 질화규소막(15)에 대한 제 2 산화규소막(14)의 측면 식각 깊이가 100nm∼5000nm되도록 유지하는 것이 바람직하다.3B, the second
다음에, 도 3c에 도시한 바와 같이, 제 1 질화규소막(13)과 제 1 산화규소막(12)을 제 2 질화규소막(15)과 동일한 폭으로 식각하여 반도체 기판(1)을 노출시키는 개구를 형성한다.Next, as shown in FIG. 3C, the first
이때, 상기 제 2 산화규소막(14)이 다른막에 비하여 넓은폭으로 식각되었으므로, 개구의 측면은 중간부분에 측면으로 오목한 부분을 가지게 된다.At this time, since the second
이어서, 도 3d에 도시한 바와 같이, 개구를 통해 노출된 반도체 기판(11)이 단결정 성장 시 핵 생성의 시발점(nucleation site)이 되도록 하여, 여기에 단결정 박막(16)을 선택적으로 성장한다. 이때, 〈110〉방향의 측벽에서 발생하는 폭이 넓은 {311} 사면(17)이 형성될 수 있으므로, 형성된 사면(17)이 제 2 질화규소막(15)의 아래에 감추어 지도록 측면의 식각 깊이를 조절하여야 한다. 한편, 이 단계에서 중요한 점은 제 1 질화규소막(13)과 제 1 산화규소막(12)은 두께의 합이 작으면 선택적으로 성장된 박막과의 계면에서 발생되는 결정 결함은 거의 존재하지 않는 다는 사실이 연구되어 있다. 따라서, 초기 선택적 단결정 성장 시에는 제 1 질화규소막(13)과 제 1 산화규소막(12)이 측벽막이 되므로 성장된 단결정의 측벽에는 결정 결함이 없다. 이후의 성장 시에는 제 2 질화규소막(15)과 제 2 산화규소막(14)이 측벽막이 되며 이 경우는 통상 제 1 질화규소막(13)과 제 1 산화규소막(12)의 두께보다 크므로 이때 성장된 단결정의 측벽에는 결정 결함이 존재하게 된다.Next, as shown in FIG. 3D, the
그러나, 이 영역은 후속되는 공정에서 제거되어 결국 결정 결함과 사면이 없는 선택적 단결정 성장을 가능케 한다.However, this region is removed in a subsequent process, eventually allowing selective single crystal growth without crystal defects and slopes.
그 다음, 도 3e에 도시한 바와 같이, 제 2 질화규소막(15)에 의해 노출된 단결정 박막(16)을 고온의 산소 분위기에서 열처리하여, 열산화규소막(18)을 형성하고, 제 2 질화규소막(15)을 제거한다. 이렇게 하면, 개구의 측면의 오목한 부분에서 제 2 산화규소막(15)으로 커버되어 열산화되지 않은 단결정 박막(16)이 외부로 노출 되어 제거된다. 이때, 노출된 단결정 박막(16)은 사면(17)을 가지고 있으며, 도 3d에 자세히 언급한 것처럼 결정 결함이 집중되어 있는 영역이다.Then, as shown in FIG. 3E, the single crystal
이어서, 도 3f에 도시한 바와 같이, 제 2 산화규소막(14)과 열 산화규소막(18)을 식각 마스크로 하여 노출된 단결정 박막(16)의 측면부를 이방성 식각하여 단결정 박막(16)의 측면을 제거하므로서, 측면에 존재하는 결정 결함과 사면(17)을 물리적으로 제거하고, 제 1 질화규소막(13)의 일부분을 노출시킨다. 이때, 제 1 질화규소막(13)은 단결정 박막(16)의 이방성 식각 시 식각 정지층(etch stop layer) 역할을 하게 되며, 또한, 열 산화시 마스크 역할을 하게 된다. 본 공정은 본 발명의 핵심이 되는 공정으로서, 종래의 기술에서는 결정 결함이 존재하는 영역을 열 산화하여 열 산화규소막의 형성에 의해 결정 결함을 제거하는 방법을 사용함으로써, 결정 결함의 발생 폭 만큼 많은 부분을 열 산화해야 하고, 또한 열 산화되는 부분이 곡면 혹은 직각을 가진 면(즉, 수평 및 수직의 두 방향을 가진 면)이므로 인해 열 산화규소막 주위에 심각한 열 응력 발생의 문제점을 안고 있었지만, 본 발명에서는 결정 결함 영역에 대해 이방성 식각을 수행하여 물리적으로 제거함으로써, 상기한 문제를 해결할 수 있으며, 한편, 결함 영역의 형성 폭에 관계없이 결정 결함과 사면을 모두 완벽하게 제거할 수 있다.Subsequently, as shown in FIG. 3F, the side surfaces of the exposed single crystal
다음에, 도 3g에 도시한 바와 같이, 상기 단계에서 식각되어 노출된 상기한 단결정 박막(16)의 측벽에 50nm이하의 얇은 측벽 열산화규소막(19)을 성장하고, 반도체 박막(20)을 전면에 도포한다. 이때, 반도체 박막(20)은 다결정규소박막, 산화규소막 또는 질화규소막으로 형성할 수도 있다. 종래의 기술이 곡면 혹은 직각을 가진 면을 열 산화하는 것과는 달리, 본 공정은 단결정 박막(16)의 측벽(즉, 수직인 한 방향)에만 열 산화규소막(19)을 성장하기 때문에 열 산화에 따른 열응력 발생을 최소화할 수 있는 장점을 가지고 있다.Next, as shown in FIG. 3G, a thin sidewall thermal
마지막으로, 도 3h에 도시된 바와 같이, 상기 반도체 박막(20)과 단결정 박막(16) 상의 열 산화규소막(18)을 에치 백(etch back) 또는 연마하여 제거함으로써, 전 표면을 평탄화하여 공정을 완료한다.Finally, as shown in FIG. 3H, the entire surface is planarized by etching back or polishing the thermal
이상에서 설명한 본 발명의 선택적 단결정 박막 성장방법에 따르면, 단결정 박막의 측벽 주위의 계면에 존재하는 결정 결함 및 사면을 이방성 식각에 의해 물리적으로 제거하기 때문에, 반도체 기판의 결정 방향에 관계없이 결정 결함과 사면이 없는 단결정 박막을 얻을 수 있으며, 50nm 이하의 얇은 열산화규소막을 수직 방향으로만 성장하기 때문에 열응력 발생이 거의 수반되지 않는다는 장점이 있다.According to the selective single crystal thin film growth method of the present invention described above, since the crystal defects and the slopes present at the interface around the sidewall of the single crystal thin film are physically removed by anisotropic etching, the crystal defects are independent of the crystal direction of the semiconductor substrate. A single crystal thin film can be obtained without a slope, and since a thin thermal silicon oxide film having a thickness of 50 nm or less is grown only in the vertical direction, there is an advantage that thermal stress generation is hardly accompanied.
또한, 결정 결함 영역과 사면의 폭은 단결정 박막의 성장 두께에 의존하므로, 본 발명에 있어서, 제 2 질화규소막에 대한 제 2 산화규소막의 선택적 식각 시, 그 두께를 조절함으로써, 결정 결함과 사면을 효과적으로 제거할 수 있게 된다.In addition, since the widths of the crystal defect regions and the slopes depend on the growth thickness of the single crystal thin film, in the present invention, the crystal defects and the slopes are adjusted by controlling the thickness of the second silicon oxide film with respect to the second silicon nitride film. It can be removed effectively.
아울러 본 발명에 따르면, 비록 측면의 제 2 산화규소막이 염화수소와 같은 반응 가스에 의해 식각되어 유실된다고 하더라도, 이 반응 가스에 영향을 받지 않는 제 2 질화규소막에 의해 패턴 크기가 결정되므로, 패턴의 크기가 변화하지 않아, 단결정 박막을 고 신뢰도로 성장시킬 수 있다.Further, according to the present invention, even if the second silicon oxide film on the side is etched and lost by a reaction gas such as hydrogen chloride, the pattern size is determined by the second silicon nitride film which is not affected by the reaction gas, so that the size of the pattern Does not change, the single crystal thin film can be grown with high reliability.
따라서, 본 발명의 선택적 단결정 박막 성장방법은, 소자 격리 공정, 쌍극자 트랜지스터의 컬렉터, MOS소자 등의 제조시 효과적으로 이용될 수 있다.Therefore, the selective single crystal thin film growth method of the present invention can be effectively used in the device isolation process, the collector of the dipole transistor, the MOS device and the like.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970061587A KR100243348B1 (en) | 1997-11-20 | 1997-11-20 | Selective single crystal thin film growth method without crystal defect and slope |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970061587A KR100243348B1 (en) | 1997-11-20 | 1997-11-20 | Selective single crystal thin film growth method without crystal defect and slope |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990041056A KR19990041056A (en) | 1999-06-15 |
KR100243348B1 true KR100243348B1 (en) | 2000-02-01 |
Family
ID=19525198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970061587A Expired - Fee Related KR100243348B1 (en) | 1997-11-20 | 1997-11-20 | Selective single crystal thin film growth method without crystal defect and slope |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100243348B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100519801B1 (en) | 2004-04-26 | 2005-10-10 | 삼성전자주식회사 | Semiconductor devices having a nod contact plug surrounded by a stress buffer spacer and methods of fabricating the same |
-
1997
- 1997-11-20 KR KR1019970061587A patent/KR100243348B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19990041056A (en) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100275730B1 (en) | Trench isolating method | |
KR100192178B1 (en) | Isolation Method of Semiconductor Devices | |
JP2831745B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001160589A (en) | Trench element isolation structure, semiconductor element having the same, and trench element isolation method | |
JPH07326664A (en) | Wafer dielectric isolation trench filling method | |
US6143623A (en) | Method of forming a trench isolation for semiconductor device with lateral projections above substrate | |
EP0259098A2 (en) | Integrated circuits having stepped dielectric regions | |
KR100243348B1 (en) | Selective single crystal thin film growth method without crystal defect and slope | |
US5824594A (en) | Integrated circuit device isolating methods including silicon spacers and oxidation barrier films | |
JP3283047B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH05102292A (en) | Manufacture of isoplanar-separating type active region | |
TW200411758A (en) | Method for fabricating contact pad of semiconductor device | |
US5972779A (en) | Method for forming field oxide film of semiconductor device with silicon and nitrogen containing etching residue | |
KR100232899B1 (en) | Semiconductor element isolation film manufacturing method | |
US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
JP4350227B2 (en) | Semiconductor crystal growth method | |
US5786264A (en) | Method of forming isolation layer of semiconductor elements | |
JP2762973B2 (en) | Method for manufacturing semiconductor device | |
JPH10144784A (en) | Semiconductor device and manufacture thereof | |
KR19980043236A (en) | Selective single crystal thin film growth method without crystal defect and slope | |
KR100512173B1 (en) | Method of forming a semiconductor substrate | |
KR100203894B1 (en) | Method of forming an element isolation film in a semiconductor device | |
JP3923584B2 (en) | Method for forming element isolation film of semiconductor device | |
KR100218292B1 (en) | Method for manufacturing isolation region of semiconductor device | |
KR100303438B1 (en) | Device isolation method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 14 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 15 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 15 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20141117 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20141117 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |