[go: up one dir, main page]

KR100243021B1 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
KR100243021B1
KR100243021B1 KR1019970039805A KR19970039805A KR100243021B1 KR 100243021 B1 KR100243021 B1 KR 100243021B1 KR 1019970039805 A KR1019970039805 A KR 1019970039805A KR 19970039805 A KR19970039805 A KR 19970039805A KR 100243021 B1 KR100243021 B1 KR 100243021B1
Authority
KR
South Korea
Prior art keywords
oxide film
gate
semiconductor device
gate oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970039805A
Other languages
Korean (ko)
Other versions
KR19990017039A (en
Inventor
이계남
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970039805A priority Critical patent/KR100243021B1/en
Publication of KR19990017039A publication Critical patent/KR19990017039A/en
Application granted granted Critical
Publication of KR100243021B1 publication Critical patent/KR100243021B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 종래의 반도체 소자 제조방법은 얇은 게이트 산화막의 상부에 도핑 되지 않은 다결정실리콘을 증착한 후, 이온주입으로 결정화함으로써, 이온주입시 얇은 게이트산화막의 하부에 채널을 형성함으로써, 반도체 소자의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 얇은 게이트산화막(3)의 상부에 도핑된 다결정실리콘(4)을 증착하여 이온주입공정을 생략함으로써, 반도체 소자의 특성을 향상시키는 효과와 아울러, 공정단계를 간소화하여 제조비용을 절감하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a semiconductor device. In the related art, a method for fabricating a semiconductor device is performed by depositing undoped polycrystalline silicon on a thin gate oxide film and crystallizing by ion implantation, thereby allowing a channel under the thin gate oxide film to be implanted. Thereby, there was a problem that the characteristics of the semiconductor element deteriorated by forming a. In view of the above problems, the present invention eliminates the ion implantation process by depositing the doped polysilicon 4 on the thin gate oxide film 3, thereby improving the characteristics of the semiconductor device and simplifying the process steps. It is effective to reduce manufacturing costs.

Description

반도체 소자 제조방법Semiconductor device manufacturing method

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 동일한 칩내에 서로 다른 두께의 게이트산화막과 도핑된 게이트전극을 갖는 소자형성시, 얇은 게이트산화막의 상부에 형성되는 게이트전극으로 도핑된 다결정실리콘을 증착함으로써, 얇은 산화막을 통한 이온의 침투로 채널링되는 것을 방지하며, 공정단계를 단순화하는데 적당하도록 한 반도체 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a semiconductor device, and in particular, by forming doped polysilicon with a gate electrode formed on a thin gate oxide film, when forming a device having a gate oxide film and a doped gate electrode having a different thickness in the same chip The present invention relates to a method for manufacturing a semiconductor device, which prevents channeling by penetration of ions through a thin oxide film and makes it suitable for simplifying processing steps.

일반적으로, 모스 전계효과 트랜지스터는 게이트와 소스 및 드레인의 도핑농도 뿐만 아니라, 채널영역의 길이와 폭, 게이트산화막의 두께 등에 의해 그 특성이 결정된다. 특히 게이트산화막의 두께는 모스 트랜지스터가 동작하는 게이트전압을 결정하는 중요한 요소이며, 동일한 칩상에 다른 게이트전압에의해 동작하는 모스 트랜지스터를 제조하는 경우 얇은 게이트산화막을 증착하고, 그 상부에 도핑되지 않은 게이트전극을 증착하고, 다시 두꺼운 게이트산화막을 증착하고, 그 상부에 다결정의 게이트전극을 증착한 후, 두 게이트전극을 선택적으로 도핑시켜 제조하였다. 이와 같은 종래 반도체 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, the MOS field effect transistor is determined not only by the doping concentration of the gate, the source and the drain, but also by the length and width of the channel region, the thickness of the gate oxide film, and the like. In particular, the thickness of the gate oxide film is an important factor in determining the gate voltage at which the MOS transistor operates. When fabricating a MOS transistor operated by different gate voltages on the same chip, a thin gate oxide film is deposited and an undoped gate is formed on the gate chip. An electrode was deposited, a thick gate oxide film was further deposited, and a polycrystalline gate electrode was deposited thereon, followed by selective doping of the two gate electrodes. The conventional semiconductor device manufacturing method will be described in detail with reference to the accompanying drawings as follows.

도1a 내지 도1f는 종래 반도체 소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 트랜치구조를 형성하고, 그 트랜치구조의 내부에 열산화막을 증착하여 절연구조(2)를 형성한 후, 상기 기판(1)의 상부전면에 얇은 제 1게이트산화막(3)과 도핑되지 않은 다결정실리콘(4)을 증착하는 단계(도1a)와; 사진식각공정으로 상기 절연구조(2) 좌측 기판(1)의 상부에 증착된 제 1게이트산화막(3)과 도핑되지 않은 다결정실리콘(4)을 제외하고 식각하여 얇은 게이트산화막을 갖는 게이트를 형성하는 단계(도1b)와; 상기 도핑되지 않은 다결정실리콘(4)과 기판(1) 및 절연구조(2)의 상부에 두꺼운 제 2게이트산화막(5)과 다결정실리콘(6)을 순차적으로 증착하는 단계(도1c)와; 사진식각공정을 이용하여 절연구조(2)의 우측 기판(1)의 상부에 두꺼운 게이트산화막을 포함하는 게이트를 형성하는 단계(도1d)와; 포토레지스트(P/R1)를 도포 및 노광하여 상기 도핑되지 않은 다결정실리콘(4)을 노출시킨 다음, 그 도핑되지 않은 다결정실리콘(4)에 불순물이온을 주입하는 단계(도1e)와; 상기 포토레지스트(P/R1)를 제거하고, 포토레지스트(P/R2)를 도포 및 노광하여 상기 다결정실리콘(6)을 노출시킨 후, 불순물 이온을 주입하는 단계(도1f)로 구성된다.1A to 1F are cross-sectional views of a manufacturing process of a conventional semiconductor device. As shown in FIG. 1, a trench structure is formed on an upper portion of a substrate 1, and a thermal oxide film is deposited inside the trench structure to insulate an insulating structure 2. Forming a thin first gate oxide film (3) and undoped polysilicon (4) on the upper surface of the substrate (1); A photolithography process is performed to form a gate having a thin gate oxide film by etching except the first gate oxide film 3 and the undoped polysilicon 4 deposited on the left substrate 1 of the insulating structure 2. Step (FIG. 1B); Sequentially depositing a thick second gate oxide film 5 and polycrystalline silicon 6 on the undoped polysilicon 4, the substrate 1, and the insulating structure 2 (FIG. 1C); Forming a gate including a thick gate oxide film on the right side of the right substrate 1 of the insulating structure 2 using a photolithography process (FIG. 1D); Applying and exposing a photoresist (P / R1) to expose the undoped polysilicon (4), and then implanting impurity ions into the undoped polycrystalline silicon (4) (FIG. 1E); The photoresist P / R1 is removed, the photoresist P / R2 is applied and exposed to expose the polysilicon 6, and then impurity ions are implanted (FIG. 1F).

이하, 상기와 같이 구성된 종래 반도체 소자 제조방법을 좀더 상세히 설명하면 다음과 같다.Hereinafter, a conventional semiconductor device manufacturing method configured as described above will be described in more detail.

먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 트랜치식각을 통해 얇은 트랜치구조를 형성하고, 그 트랜치구조의 내부에 열산화막을 증착하여 분리구조(2)를 형성함으로써, 기판(1)에 반도체 소자가 형성될 영역을 정의한다. 이때 분리구조(2)는 기판(1)에 형성되는 반도체 소자간에 전기적인 영향을 방지하게 된다. 상기 분리구조(2)를 형성하여 기판(1)에 반도체 소자가 형성될 영역을 정의한 후, 기판(1)의 상부에 얇은 제 1산화막(3)과 도핑되지 않은 다결정실리콘(4)을 순차적으로 증착한다.First, as shown in FIG. 1A, a thin trench structure is formed on the substrate 1 through trench etching, and a thermal oxide film is deposited on the inside of the trench structure to form a separation structure 2. ) To define the region where the semiconductor device is to be formed. In this case, the isolation structure 2 prevents electrical influence between semiconductor elements formed on the substrate 1. After the separation structure 2 is formed to define a region in which the semiconductor device is to be formed on the substrate 1, the thin first oxide film 3 and the undoped polysilicon 4 are sequentially formed on the substrate 1. Deposit.

그 다음, 도1b에 도시한 바와 같이 상기 도핑되지 않은 다결정실리콘(4)의 상부에 포토레지스트(도면생략)를 도포 및 노광하여 패턴을 형성한 후, 식각하여 상기 절연구조(2)의 좌측 기판(1)의 상부에 게이트를 형성한다.Then, as shown in FIG. 1B, a photoresist (not shown) is applied and exposed on top of the undoped polysilicon 4 to form a pattern, and then etched to form a left substrate of the insulating structure 2. A gate is formed in the upper part of (1).

그 다음, 도1c에 도시한 바와 같이 상기 도핑되지 않은 다결정실리콘(4)과 기판(1) 및 절연구조(2)의 상부에 두꺼운 제 2게이트산화막(5)과 도핑되지 않은 다결정실리콘(6)을 순차적으로 증착한다.Next, as shown in FIG. 1C, the thick undoped polysilicon 4 and the thick second gate oxide film 5 and the undoped polycrystalline silicon 6 are disposed on the substrate 1 and the insulating structure 2. Are deposited sequentially.

그 다음, 도1d에 도시한 바와 같이 상기 도핑되지 않은 다결정실리콘(6)의 상부에 포토레지스트(도면생략)를 도포하고 노광하여 패턴을 형성한 후, 그 포토레지스트를 식각 마스크로 하여 다결정실리콘(6)의 일부와 제 2게이트산화막(5)을 식각하여 상기 절연구조(2)의 우측 기판(1) 상부에 두꺼운 게이트산화막을 포함하는 게이트를 형성한다.Then, as shown in FIG. 1D, a photoresist (not shown) is applied to the upper portion of the undoped polysilicon 6 and exposed to form a pattern, and then the photoresist is used as an etching mask to form a polysilicon ( A part of 6) and the second gate oxide film 5 are etched to form a gate including a thick gate oxide film on the right substrate 1 of the insulating structure 2.

그 다음, 도1e에 도시한 바와 같이 포토레지스트(P/R1)를 도포 및 패턴을 형성하여, 상기 도핑되지 않은 다결정실리콘(4)을 노출시키고, 불순물이온을 이온주입한다. 이때 주입하는 이온은 그 도핑되지 않는 다결정실리콘(4)을 게이트전극으로 하는 반도체 소자의 소스 및 드레인과 동일한 형의 불순물을 주입한다.Then, as shown in Fig. 1E, photoresist P / R1 is applied and formed into a pattern to expose the undoped polysilicon 4 and ion implantation of impurity ions. At this time, the implanted ions inject impurities of the same type as those of the source and the drain of the semiconductor element having the undoped polysilicon 4 as a gate electrode.

이와 같이 다결정실리콘(4)을 도핑하기 위해 이온을 주입할 때, 그 다결정실리콘(4)의 하부에 증착된 제 1게이트산화막(3)의 두께가 얇아 주입되는 이온이 그 제 1게이트산화막(3)의 하부까지 주입되거나, 제 1게이트산화막(3)에 주입되어 반도체 소자의 특성이 변화하거나, 제 1게이트산화막(3)의 하부에 채널을 형성하여 반도체 소자를 사용할 수 없는 경우가 발생하기 쉽다.As described above, when ions are implanted to dope the polysilicon 4, the first gate oxide film 3 deposited on the lower portion of the polysilicon 4 is thin so that the ions to be implanted are the first gate oxide film 3 Is injected into the lower portion of the?), Or is injected into the first gate oxide film 3 to change the characteristics of the semiconductor device, or a channel is formed below the first gate oxide film 3, and thus the semiconductor device cannot be used. .

그 다음, 도1f에 도시한 바와 같이 상기 포토레지스트(P/R1)를 제거한 후, 다시 포토레지스트(P/R2)를 도포 및 패턴을 형성하여 상기 도핑되지 않은 다결정실리콘(6)을 노출시키고, 그 다결정실리콘(6)에 불순물이온을 이온주입하여 도핑시킨다. 이와 같이 게이트전극을 도핑시키는 이유는 이후에 게이트전극에 접속되는 금속과의 접촉저항을 낮게 하기 위한 것이다.Then, after removing the photoresist (P / R1) as shown in Figure 1f, the photoresist (P / R2) is applied again and formed a pattern to expose the undoped polysilicon 6, The polysilicon 6 is doped by ion implantation of impurity ions. The reason for doping the gate electrode in this manner is to lower the contact resistance with the metal later connected to the gate electrode.

상기한 바와 같이 종래 반도체 소자 제조방법은 기판의 상부에 얇은 게이트산화막의 상부에 증착한 게이트전극을 도핑하는 경우, 불순물 이온이 얇은 게이트산화막을 통해 기판에 주입되어 채널을 형성함으로써, 반도체 소자의 특성이 열화되는 문제점이 있었다.As described above, in the conventional semiconductor device manufacturing method, when the gate electrode deposited on the thin gate oxide film is doped on the substrate, impurity ions are implanted into the substrate through the thin gate oxide film to form a channel, thereby characteristic of the semiconductor device. There was this deteriorating issue.

이와 같은 문제점을 감안한 본 발명은 게이트전극을 도핑하는 경우, 이온주입을 사용하지 않음으로써, 채널이 형성됨을 방지함과 아울러 공정단계를 단순화한 반도체 소자 제조방법의 제공에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a method for fabricating a semiconductor device in which a channel is prevented from being formed, and a process step is simplified by not using ion implantation when doping a gate electrode.

도1a 내지 도1f는 종래 반도체 소자의 제조공정 수순단면도.1A to 1F are cross-sectional views of a manufacturing process of a conventional semiconductor device.

도2a 내지 도2e는 본 발명 반도체 소자의 제조공정 수순단면도.2A to 2E are cross-sectional views of a manufacturing process of the semiconductor device of the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:기판 2:절연구조1: Substrate 2: Insulation structure

3:제 1게이트산화막 4:다결정실리콘3: first gate oxide film 4: polycrystalline silicon

5:제 2게이트산화막 6:다결정실리콘5: second gate oxide film 6: polycrystalline silicon

상기와 같은 목적은 얇은 산화막 위에 도핑된 다결정실리콘을 증착하여 이후의 공정에서 이온주입공정을 실시하지 않게 함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is achieved by depositing doped polycrystalline silicon on a thin oxide film so as not to perform an ion implantation step in a subsequent process, which will be described in detail with reference to the accompanying drawings.

도2a 내지 도2e는 본 발명 반도체 소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 트랜치구조를 형성하고, 그 트랜치구조의 내부에 열산화막을 증착하여 절연구조(2)를 형성한 후, 상기 기판(1)의 상부전면에 얇은 제 1게이트산화막(3)과 도핑된 다결정실리콘(4)을 증착하는 단계(도2a)와; 사진식각공정으로 상기 절연구조(2) 좌측 기판(1)의 상부에 증착된 제 1게이트산화막(3)과 도핑된 다결정실리콘(4)을 제외하고 식각하여 얇은 게이트산화막을 갖는 게이트를 형성하는 단계(도2b)와; 상기 도핑된 다결정실리콘(4)과 기판(1) 및 절연구조(2)의 상부에 두꺼운 제 2게이트산화막(5)과 다결정실리콘(6)을 순차적으로 증착하는 단계(도2c)와; 사진식각공정을 이용하여 절연구조(2)의 우측 기판(1)의 상부에 두꺼운 게이트산화막을 포함하는 게이트를 형성하는 단계(도2d)와; 포토레지스트(P/R1)를 도포 및 노광하여 상기 다결정실리콘(6)을 노출시킨 후, 불순물 이온을 주입하는 단계(도2e)로 구성된다.2A to 2E are cross-sectional views illustrating a process of manufacturing a semiconductor device according to the present invention. As shown in FIG. 2, a trench structure is formed on an upper portion of the substrate 1, and a thermal oxide film is deposited inside the trench structure to form an insulating structure (2). ) And depositing a thin first gate oxide film 3 and doped polysilicon 4 on the upper surface of the substrate 1 (FIG. 2A); Forming a gate having a thin gate oxide film by etching except for the first gate oxide film 3 and the doped polysilicon 4 deposited on the left substrate 1 of the insulating structure 2 by a photolithography process (Fig. 2b); Sequentially depositing a thick second gate oxide film 5 and polycrystalline silicon 6 on the doped polycrystalline silicon 4, the substrate 1, and the insulating structure 2 (FIG. 2C); Forming a gate including a thick gate oxide film on the right side of the right substrate 1 of the insulating structure 2 using a photolithography process (FIG. 2D); After the photoresist P / R1 is applied and exposed to expose the polysilicon 6, impurity ions are implanted (Fig. 2E).

이하, 상기와 같이 구성된 본 발명 반도체 소자 제조방법을 좀더 상세히 설명하면 다음과 같다.Hereinafter, the semiconductor device manufacturing method of the present invention configured as described above will be described in more detail.

먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 트랜치식각을 통해 얇은 트랜치구조를 형성하고, 그 트랜치구조의 내부에 열산화막을 증착하여 분리구조(2)를 형성한다. 그리고, 기판(1)의 상부에 얇은 제 1산화막(3)과 도핑된 다결정실리콘(4)을 순차적으로 증착한다.First, as shown in FIG. 2A, a thin trench structure is formed on the substrate 1 through trench etching, and a thermal oxide film is deposited inside the trench structure to form a separation structure 2. Then, the thin first oxide film 3 and the doped polysilicon 4 are sequentially deposited on the substrate 1.

이때, 도핑된 다결정실리콘(4)은 다결정실리콘과 소정의 불순물이온을 함께 증착하여 형성한다.At this time, the doped polysilicon 4 is formed by depositing polysilicon and predetermined impurity ions together.

그 다음, 도2b에 도시한 바와 같이 상기 도핑된 다결정실리콘(4)의 상부에 포토레지스트(도면생략)를 도포 및 노광하여 패턴을 형성한 후, 식각하여 상기 절연구조(2)의 좌측 기판(1)의 상부에 게이트를 형성한다.Next, as shown in FIG. 2B, a photoresist (not shown) is applied and exposed on top of the doped polysilicon 4 to form a pattern, followed by etching to form a substrate on the left side of the insulating structure 2 ( A gate is formed on the upper part of 1).

그 다음, 도2c에 도시한 바와 같이 상기 도핑된 다결정실리콘(4)과 기판(1) 및 절연구조(2)의 상부에 두꺼운 제 2게이트산화막(5)과 도핑되지 않은 다결정실리콘(6)을 순차적으로 증착한다.Then, as shown in FIG. 2C, a thick second gate oxide film 5 and an undoped polycrystalline silicon 6 are disposed on the doped polycrystalline silicon 4, the substrate 1, and the insulating structure 2. As shown in FIG. Deposition sequentially.

그 다음, 도2d에 도시한 바와 같이 상기 도핑되지 않은 다결정실리콘(6)의 상부에 포토레지스트(도면생략)를 도포하고 노광하여 패턴을 형성한 후, 그 포토레지스트를 식각 마스크로 하여 다결정실리콘(6)의 일부와 제 2게이트산화막(5)을 식각하여 상기 절연구조(2)의 우측 기판(1) 상부에 두꺼운 게이트산화막을 포함하는 게이트를 형성한다.Then, as shown in FIG. 2D, a photoresist (not shown) is applied to the upper portion of the undoped polycrystalline silicon 6 and exposed to form a pattern. Then, the photoresist is used as an etching mask to form a polysilicon ( A part of 6) and the second gate oxide film 5 are etched to form a gate including a thick gate oxide film on the right substrate 1 of the insulating structure 2.

그 다음, 도2e에 도시한 바와 같이 포토레지스트(P/R1)를 도포 및 패턴을 형성하여 상기 도핑되지 않은 다결정실리콘(6)을 노출시키고, 그 다결정실리콘(6)에 불순물이온을 이온주입하여 도핑시킨다.Then, as shown in Fig. 2E, photoresist P / R1 is applied and a pattern is formed to expose the undoped polysilicon 6, and ion implantation of impurity ions into the polysilicon 6 is performed. Doping

이때, 두꺼운 제 2게이트산화막(5)의 상부에 증착된 다결정실리콘(6)에 불순물 이온을 주입한 후, 식각하여 게이트를 형성하여도 동일한 효과가 있다.At this time, the impurity ions are implanted into the polysilicon 6 deposited on the thick second gate oxide film 5 and then etched to form a gate.

상기한 바와 같이 본 발명은 얇은 게이트산화막의 상부에 도핑된 다결정실리콘을 증착하여 게이트전극으로 사용함으로써, 이후에 다결정실리콘에 이온주입하여 결정화하는 단계를 사용하지 않음으로써, 얇은 게이트산화막의 하부에 채널이 형성되는 것을 방지하여 반도체 소자의 특성을 향상시키는 효과와 아울러 공정단계를 줄임으로써 제조비용을 절감하는 효과가 있다.As described above, the present invention deposits the doped polycrystalline silicon on the thin gate oxide film and uses it as a gate electrode, and then does not use the step of ion implantation into the polycrystalline silicon to crystallize the channel to the bottom of the thin gate oxide film. It is possible to prevent the formation of the semiconductor device, thereby improving the characteristics of the semiconductor device and reducing the manufacturing cost by reducing the process steps.

Claims (6)

분리구조가 형성된 기판상에 제 1절연막을 증착하는 단계와; 상기 제 1절연막상에 불순물이 도핑된 다결정실리콘을 증착하는 단계와; 상기 도핑된 다결정실리콘을 식각하여 분리구조의 좌측 또는 우측 기판상에 제 1게이트를 형성하는 단계와; 상기 제 1게이트와 기판의 상부에 제 2절연막을 증착하는 단계와; 상기 제 2절연막의 상부에 도핑되지 않은 다결정 실리콘을 증착하는 단계와; 상기 도핑되지 않은 다결정실리콘을 식각하여 분리구조의 우측 또는 좌측 기판상에 제 2게이트를 형성하는 단계와; 상기 제 2게이트에 불순물을 주입하는 단계로 이루어 진 것을 특징으로 하는 반도체 소자 제조방법.Depositing a first insulating film on the substrate on which the isolation structure is formed; Depositing polysilicon doped with impurities on the first insulating layer; Etching the doped polysilicon to form a first gate on the left or right substrate of the isolation structure; Depositing a second insulating layer on the first gate and the substrate; Depositing undoped polycrystalline silicon on top of the second insulating film; Etching the undoped polysilicon to form a second gate on the right or left side of the isolation structure; And injecting impurities into the second gate. 제 1항에 있어서, 상기 제 2절연막은 상기 제 1절연막보다 두껍게 증착하여 된 것을 특징으로 하는 반도체 소자 제조방법.The method of claim 1, wherein the second insulating layer is formed to be thicker than the first insulating layer. 제 1항에 있어서, 상기 제 1 및 제 2절연막은 산화막인 것을 특징으로 하는 반도체 소자 제조방법.The method of claim 1, wherein the first and second insulating films are oxide films. 제 1항에 있어서, 상기 제 1절연막을 증착한 후, 기판의 상부에 제 2절연막을 제 1절연막을 두껍게 형성하는 단계와; 상기 제 2절연막상에 도핑되지 않은 다결정 실리콘을 증착하는 단계와; 상기 도핑되지 않은 다결정 실리콘에 불순물을 주입하는 단계와; 상기 불순물이 주입된 다결정 실리콘을 식각하여 제 2게이트를 형성하는 단계로 이루어 진 것을 특징으로 하는 반도체 소자 제조방법.The method of claim 1, further comprising: after the deposition of the first insulating film, forming a second insulating film thickly on the substrate; Depositing undoped polycrystalline silicon on the second insulating film; Implanting impurities into the undoped polycrystalline silicon; Forming a second gate by etching the polycrystalline silicon into which the impurity has been implanted. 제 4항에 있어서, 상기 제 1 및 제 2절연막은 산화막인 것을 특징으로 하는 반도체 소자 제조방법.The method of claim 4, wherein the first and second insulating films are oxide films. 제 3항 또는 제 5항에 있어서, 산화막은 열적 산화에 의해 형성한 것을 특징으로 하는 반도체 소자 제조방법.The method of manufacturing a semiconductor device according to claim 3 or 5, wherein the oxide film is formed by thermal oxidation.
KR1019970039805A 1997-08-21 1997-08-21 Semiconductor device manufacturing method Expired - Fee Related KR100243021B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039805A KR100243021B1 (en) 1997-08-21 1997-08-21 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039805A KR100243021B1 (en) 1997-08-21 1997-08-21 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
KR19990017039A KR19990017039A (en) 1999-03-15
KR100243021B1 true KR100243021B1 (en) 2000-02-01

Family

ID=19517989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039805A Expired - Fee Related KR100243021B1 (en) 1997-08-21 1997-08-21 Semiconductor device manufacturing method

Country Status (1)

Country Link
KR (1) KR100243021B1 (en)

Also Published As

Publication number Publication date
KR19990017039A (en) 1999-03-15

Similar Documents

Publication Publication Date Title
KR0177785B1 (en) Transistor with Offset Structure and Manufacturing Method Thereof
US7176071B2 (en) Semiconductor device and fabrication method with etch stop film below active layer
US5930614A (en) Method for forming MOS device having field shield isolation
KR940007654B1 (en) Method of fabricating a nonvolatile semiconductor memory device
US5661048A (en) Method of making an insulated gate semiconductor device
US5903013A (en) Thin film transistor and method of manufacturing the same
KR19980053390A (en) METHOD FOR MANUFACTURING DUAL-GATE SEMICONDUCTOR DEVICE
US4170500A (en) Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
US20040169224A1 (en) Semiconductor device and manufacturing method therefor
KR100243021B1 (en) Semiconductor device manufacturing method
KR100223736B1 (en) Method of manufacturing semiconductor device
KR0170515B1 (en) Semiconductor device with gold structure and manufacturing method thereof
KR20000050588A (en) Method for forming dual gate of semiconductor device
KR100230821B1 (en) Method of manufacturing dual gate of semiconductor device
KR100313783B1 (en) Method for fabricating metal oxide semiconductor transistor
JPS63227059A (en) Semiconductor device and manufacture thereof
KR100357299B1 (en) Method for manufacturing thin film transistor
KR0166888B1 (en) Thin film transistor & its making method
KR100305205B1 (en) Manufacturing method of semiconductor device
KR960013945B1 (en) SOI transistor structure and manufacturing method
KR100307540B1 (en) Fabricating method of semiconductor device
KR100250686B1 (en) Semiconductor device manufacturing method
KR100281037B1 (en) Ipyrom cell manufacturing method
KR970000465B1 (en) Semiconductor device manufacturing method
KR100223918B1 (en) Structure and Manufacturing Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970821

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970821

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990827

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021018

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031017

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041018

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051019

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20071025

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20101025

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee