[go: up one dir, main page]

KR100241721B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100241721B1
KR100241721B1 KR1019960035533A KR19960035533A KR100241721B1 KR 100241721 B1 KR100241721 B1 KR 100241721B1 KR 1019960035533 A KR1019960035533 A KR 1019960035533A KR 19960035533 A KR19960035533 A KR 19960035533A KR 100241721 B1 KR100241721 B1 KR 100241721B1
Authority
KR
South Korea
Prior art keywords
layer
forming
electrode
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960035533A
Other languages
English (en)
Other versions
KR19980016027A (ko
Inventor
류기현
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019960035533A priority Critical patent/KR100241721B1/ko
Priority to US08/855,358 priority patent/US6160598A/en
Publication of KR19980016027A publication Critical patent/KR19980016027A/ko
Application granted granted Critical
Publication of KR100241721B1 publication Critical patent/KR100241721B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정표시소자는 기판과, 기판 위에 형성된 투명전극과, 투명전극 위에 형성된 양극산화층 및 비산화층과, 양극산화층 및 비산화층 위에 형성된 박막트랜지스터로 구성된다. 양극산화층은 투명한 절연층이고 차광층의 역할을 하는 비산화층은 불투명한 금속층으로서, 금속층을 적층한 후 일부 영역을 포토레지스트로 블로킹한 상태에서 양극산화하여 형성한다. 투명전극에 전압이 인가되면, 금속층이 균일하게, 또한 완전하게 양극산화되어 액정표시소자의 화질이 저하되는 것을 방지하게 된다.

Description

액정표시소자 및 그 제조방법
본 발명은 액정표시소자에 관한 것으로, 특히 금속층의 일부분을 양극산화하여 절연층인 양극산화층과 차광층인 비산화층을 형성함으로써 단차가 발생하는 것을 방지할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
현재 액정표시소자로서 주로 사용하고 있는 액티브매트릭스 액정표시소자(AM LCD)는 각 화소에 박막트랜지스터(TFT)를 형성하여, 이 TFT를 구동함으로써 LCD가 작동된다. 이러한 AM LCD은 LCD의 뒤쪽에 백라이트(back light)가 설치된 투사형 LCD로서, 실제로 화상을 제공하는 부분은 화소전극이 형성되어 있는 부분이다. 따라서, 화소전극이 형성되어 있지 않는 TFT와 주사선 및 신호선 근처로 빛이 누설되면, 화상이 선명하게 되지 않는 등 화질이 나빠지게 된다. 그러므로, 상기한 AM LCD에 있어서는 박막트랜지스터와 주사선 및 신호선 영역으로 빛이 새어 나가지 못하도록 차단할 필요가 있다.
제1도는 종래의 액정표시소자의 한 화소를 나타내는 도면이다. 도면에 나타낸 바와 같이, 화소영역은 종횡으로 배열된 주사선(1) 및 신호선(2)에 의해 정의되며, 상기한 화소영역에는 화소전극(9)이 형성되어 있다. 또한, 화소영역의 주사선(1)과 신호선(2)의 교차점에는 TFT가 형성되어, 소스/드레인전극(4)이 화소전극(9)과 전기적으로 접속되며, 주사선(1)과 신호선(2) 및 TFT 영역에는 차광층(7)이 형성되어 상기한 주사선(1), 신호선(2) 및 TFT 근처로 빛이 누설되는 것을 방지한다.
차광층(7)은 일반적으로 TFT 어레이(array) 기판, 즉 TFT의 빛이 입사되는 기판에 형성되어 있는 경우와 컬러필터(color filter layer) 기판에 형성되는 경우의 2가지 종류로 분류할 수 있다.
컬러필터 기판에 차광층이 형성되어 있는 경우에는 기판의 합착시 차광층이 TFT 어레이기판의 주사선, 신호선 및 TFT 영역을 정확히 덮지 않고 화소영역을 침범하게 되면 LCD의 개구율(aperture ratio)가 저하되기 때문에 정밀한 기판의 합착이 필요하게 되지만, 이러한 정밀한 기판의 합착은 대단히 어려운 일이다.
제2도는 제1도의 A-A′선 단면도로서, TFT 어레이 기판에 차광층이 형성된 경우의 액정표시소자를 나타낸 것이다. 이러한 구성의 LCD의 장점은 기판에 형성되는 모든 구성요소가 직접 차광층(7) 위에 형성되기 때문에 개구율이 향상된다는 것이다. 기판(10) 위에는 차광층(7)이 형성되어 있으며, 그 위에 절연층(15)이 형성되어 있다. 차광층(7)은 Cr이나 CrOx등의 금속층을 스퍼터링방법에 의해 형성한 후, 포토에칭(photoetching)에 의해 형성하며 절연층(15)은 SiNx나 SiO₂등을 플라즈마 CVD(Plasma Chemical Vapor Deposition)방법으로 적층하여 형성한다. 절연층(15)위에는 게이트전극(5)이 형성되어 있고 그 위에 게이트절연층(16)이 형성되어 있으며, 상기한 게이트절연층(16) 위에 반도체층(5) 및 소스/드레인전극(4)이 차례로 형성되어 있다. 소스/드레인전극(4)은 기판 전체에 걸쳐서 형성된 보호층(18)에 형성된 컨택트홀(contact hole)을 통해 화소영역에 형성된 화소전극(9)에 전기적으로 접속된다.
상기한 바와 같이 구조의 액정표시소자에서는 차광층(7)이 빛이 누설되는 영역인 주사선(1)과 신호선(2) 및 TFT 바로 아래에 형성되어 있으므로 차광층(7)이 화소영역을 침범하는 일이 없게 된다. 따라서, 액정표시소자의 개구율이 향상된다.
그러나, 상기한 구성의 액정표시소자에서는 차광층에 의한 단차에 의해 게이트절연층이 파괴되는 문제가 있었다. 이러한 게이트절연층의 파괴는 화소전극과 게이트절연층 사이에 단락을 발생시키므로 액정표시소자의 성능이 저하되는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위해 이루어진 것으로, 금속층의 일부분을 양극산화하여 양극산화된 투명한 부분은 절연층으로, 양극산화되지 않은 불투명한 부분은 차광층으로 함으로써 차광층에 의한 단차가 발생하기 않은 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 기판과, 기판에 형성된 투명전극과, 상기한 투명전극 위에 형성된 양극산화층 및 비산화층과, 상기한 비산화층 위에 형성된 박막트랜지스터와, 화소영역에 형성된 화소전극으로 구성된다. 양극산화층과 비산화층은 Al, Ta 또는 Al합금 등으로 이루어진 금속층을 일부분을 양극산화함으로써 형성하며, 투명전극은 ITO를 적층으로 형성한다.
이러한 액정표시소자를 제조하는 방법은 기판 위에 투명전극을 형성하는 단계와, 상기한 투명전극 위에 금속층을 형성하는 단계와, 상기한 금속층의 일부분을 포토레지스트로 블로킹한 상태에서 양극산화하여 양극산화층 및 비산화층을 형성하는 단계와, 상기한 양극산화층 및 비산화층 위에 절연층을 형성하는 단계와, 상기한 절연층 위에 박막트랜지스터를 형성하는 단계와, 화소영역에 화소전극을 형성하는 단계로 구성된다.
금속층의 양극산화는 투명전극 및 금속층이 적층된 기판을 전해액속에 담근후, 투명전극과 음극인 대향전극에 전원을 연결하여 전압을 인가함으로써 이루어진다. 이때, 포토레지스트로 금속층의 일부를 선택적으로 블로킹함으로써 원하는 크기의 양극산화층과 비산화층을 얻을 수 있게 된다.
제1도는 종래의 액정표시소자의 평면도.
제2도는 제1도의 A-A′선 단면도.
제3도는 본 발명에 따른 액정표시소자의 박막트랜지스터의 단면도.
제4도는 본 발명에 따른 액정표시소자의 박막트랜지스터 제조방법을 나타내는 도면.
제5도는 본 발명에서 사용되는 양극산화장치를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 주사선 2 : 신호선
104 : 소스/드레인전극 105 : 반도체층
109 : ITO 110 : 기판
118 : 보호층 116 : 게이트절연층
119 : 투명전극 120 : 절연층
125 : 금속층 125a : 양극산화층
125b : 비산화층 130 : 포토레지스트
131 : 용기 132 : 전해액
136 : 대향전극 135 : 전원
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자에 대해 상세히 설명한다.
제3도는 본 발명에 따른 액정표시소자의 단면도로서, 도면에서는 설명의 편의를 위해 한 화소만을 나타낸다. 따라서, 본 발명에 따른 액정표시소자의 평면도는 제1도와 같다고 생각할 수 있으며, 결국 제3도는 제1도의 A-A′선 단면도이다. 다만, 종래와 다른 점은 차광층의 형태가 다르다는 것이다. 도면에 나타낸 바와 같이 기판(110) 위에는 ITO(indium tin oxide) 등과 같은 투명전극(119)이 형성되어 있으며, 그 위에 양극산화층(125a)과 비산화층(125b)이 형성되어 있다. 양극산화층(125a)과 비산화층(125b)은 동일한 두께를 가진 동일한 층으로서, 양극산화층(125a)은 투명한 절연층으로 비산화층(125b)은 불투명한 금속층이다. 이 불투명한 비산화층(125b)이 신호선, 주사선 및 TFT 근처로 빛이 누설되는 것을 방지하는 차광층의 역할을 한다.
양극산화층(125a)과 비산화층(125b) 위에는 SiNx나 SiO₂등으로 이루어진 절연층(120)이 형성되어 있으며, 그 위의 비산화층(125b) 영역에 Al, Mo, Ta 또는 Al합금으로 이루어진 게이트전극(103)이 형성되어 있다. 또한, 상기한 게이트전극(103)에는 힐록을 방지하기 위해서 양극산화막(도면표시하지 않음)이 형성되어 있다. 게이트전극(103) 위에는 역시 SiNx나 SiO₂등으로 이루어진 게이트절연층(116)이 형성되어 있고, 그 위의 비산화층(125b) 영역에 비정질실리콘(a-Si)으로 이루어진 반도체(105)이 형성되어 있다. 금속으로 이루어진 소스/드레인전극(104)은 반도체층 위 양쪽에 형성되어 있고, 상기한 소스/드레인전극(104) 및 게이트절연층(116) 위에 컨텍트홀을 보유하는 보호층(118)이 형성되어 있다. 한쪽의 소스/드레인전극(104)은 상기한 컨텍트홀을 통해 화소영역에 형성된 화소전극(109)에 전기적으로 접속된다. 화소전극(109)은 상기한 투명전극과 마찬가지로 ITO와 같은 투명한 금속으로 이루어진다.
따라서 상기한 바와 같은 구성의 액정표시소자에서는 차광층인 비산화층(125b)이 일정한 폭을 가지고 양극산화층(125a)가 동일한 두께의 연속적인 층으로 형성되어 있으므로 차광층(125b)에 의한 단차가 발생하지 않게 된다.
제4도는 제3도의 액정표시소자의 제조공정을 나타내는 도면이다. 우선, 제4(a)도에 나타낸 바와 같이 기판(110)위에 ITO와 같은 투명전극(109)과 금속층(125)을 스퍼터링방법에 의해 연속 적층한다. 금속층(125)은 양극산화되면 투명한 절연층이 되는 Al, Ta 또는 Al합금 등을 사용한다. 이어서, 제4(b)도에 나타낸 바와 같이 포토레지스트(130)를 도포하고 패터닝하여 일정한 영역의 금속층(125)을 블로킹한 상태에서 양극산화한다.
제5도는 상기한 금속층(125)을 양극산화하는 방법을 나타내는 도면이다. 도면에 나타낸 바와 같이, 용기(131)의 한쪽에는 기판(110)이 배치되어 있고 상기한 기판(110) 위에는 투명전극(119)과 금속층(125)이 적층되어 있으며, 금속층(125) 위에 일정한 폭의 포토레지스트(130)가 도포되어 있다. 기판(110)의 반대편에는 금속으로 이루어진 대향전극(136)이 형성되어 있다. 상기한 투명전극(119)과 대향전극(136)은 각각 전원(135)의 양극과 음극에 연결선(137)을 통해 연결된다. 전원(135)에서는 금속층(125)이 충분히 양극산화될 정도의 전력이 공급된다.
일반적인 양극산화공정에서는 기판(110) 위에 직접 금속층(125)이 형성되어 있으며, 이 금속층(125)에 전원(135)이 직접 연결되어 시간이 지남에 따라 금속층(125)의 윗부분부터 차례로 아래쪽으로 산화된다. 그러나, 이때 양극산화가 금속층(125)의 전체에 걸쳐서 균일하게 일어나는 것이 아니라 국부적으로 일어나기 때문에, 금속층(125)에는 산화되지 않은 영역이 국부적으로 존재하게 된다. 더욱이, 금속층(125)의 두께가 일정하지 않을 경우에는 양극산화 도중에 전류의 단절로 인해 산화되지 않는 영역이 발생하기도 한다. 이러한 불투명한 비산화영역의 존재는 액정표시소자에 적용했을 때 화질이 저하되는 매우 중요한 요인이 된다.
하지만, 본 발명에서와 같이 투명전극(119)을 기판(110)과 금속층(125) 사이에 형성하여 전원을 이 투명전극(119)에 연결하는 경우에는 투명전극(119)과 대향전극(136) 사이에서 전압이 걸리기 때문에, 금속층(125)에 국부적으로 존재하게 되는 비산화영역까지 모두 산화시키게 되며 일정하지 않은 두께의 금속층(125)으로 인한 전류의 단절이 생기지 않게 된다. 따라서, 금속층(125)의 원하는 부분, 즉 포토레지스트에 의해 블로킹된 영역을 제외한 모든 영역이 완전하게 양극산화된다.
이 양극산화에 의해 제4(b)도에 나타낸 바와 같이 금속층(125)에는 양극산화층(125a)과 비산화층(125b)이 생기는데, 양극산화층(125a)은 투명한 절연층이고 비산화층(125b)은 불투명한 금속층이다. 따라서, 상기한 비산화층(125b)은 차광층으로서의 역할을 한다.
그후, 제4(c)도에 나타낸 바와 같이 포토레지스트(130)를 제거하고 SiNx나 SiO₂와 같은 절연층(120)을 플라즈마 CVD방법으로 적층한 후, Al, Mo, Cr 또는 Al합금을 적층하고 포토에칭하여 게이트절연층(120) 위의 비산화층(125b) 영역에 게이트전극(103)을 형성한다. 이후, 도면에 표시하지 않았지만, 게이트전극(103)의 힐록을 방지하기 위해 상기한 게이트전극(103)을 양극산화하여 양극산화막을 형성한다. 이어서, 제4(d)도에 나타낸 바와 같이 SiNx나 SiO₂와 a-Si를 플라즈마 CVD방법으로 연속 적층하고, 상기한 a-Si를 에칭하여 게이트절연층(116) 및 반도체층(105)을 형성한다. 이 반도체층(105) 위의 양쪽에 Al, Mo, Cr 또는 Al합금 등과 같은 금속을 스퍼터링방법으로 적층하고 포토에칭하여 소스/드레인전극(104)을 형성한다.
또한, 도면에 표시하지 않았지만, 소스/드레인전극(104)과 반도체층(105) 사이에는 n+이온을 반도체층(105)에 도핑하거나 n+불순물 비정질실리콘을 직접 적층하여 오우믹컨택트층인 n+층을 형성한다.
이후, 제4(e)도에 나타낸 바와 같이 소스/드레인전극(104) 위에 SiNx나 SiO₂등을 플라즈마 CVD방법으로 적층한 후, 에칭하여 컨택트홀을 형성한다. 이어서, 화소영역에 ITO와 같은 투명전극을 스퍼터링방법으로 적층하여 화소전극(109)을 형성한다. 상기한 화소전극(109)은 컨택트홀을 통해 소스/드레인전극(104)과 전기적으로 접속된다.
본 발명에 따른 액정표시소자는 상기한 바와 같이 절연층인 양극산화층과 차광층의 역할을 하는 비산화층인 금속층이 동일한 두께의 동일층으로 형성되어 있기 때문에, 차광층에 의한 게이트절연층의 단차가 발생하지 않게 된다. 따라서, 게이트절연층의 파괴가 일어나지 않게 되어 화소전극과 게이트전극 사이에 단락이 발생하는 것을 방지하게 되어 수율이 향상된 액정표시소자를 제공할 수 있게 된다.

Claims (34)

  1. 절연기판상에 투명전극을 형성하는 단계와; 상기한 투명전극 위에 금속층을 형성하는 단계와; 대향전극을 준비하는 단계와; 전해액 속에서 상기한 투명전극 및 대향전극에 전압을 인가하는 단계로 구성된 금속층의 양극산화방법.
  2. 제1항에 있어서, 상기한 투명전극이 ITO(indium tin oxide)인 것을 특징으로 하는 금속층의 양극산화방법.
  3. 제1항에 있어서, 상기한 금속층이 Al, Ta 또는 Al합금으로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 금속층의 양극산화방법.
  4. 기판 위에 투명전극을 형성하는 단계와; 상기한 투명전극 위에 양극산화층과 비산화층을 형성하는 단계와; 상기한 양극산화층 및 비산화층 위에 절연층을 형성하는 단계와; 상기한 절연층 위에 박막트랜지스터를 형성하는 단계와; 기판 전체에 걸쳐서 보호층을 형성하는 단계와; 상기한 보호층 위에 화소전극을 형성하는 단계로 구성된 액정표시소자 제조방법.
  5. 제4항에 있어서, 상기한 투명전극이 ITO인 것을 특징으로 하는 액정표시소자 제조방법.
  6. 제4항에 있어서, 상기한 양극산화층과 비산화층을 형성하는 단계가, 금속층을 형성하는 단계와; 상기한 금속층 위에 포토레지스트를 선택적으로 형성하는 단계와; 상기한 금속층을 양극산화하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  7. 제6항에 있어서, 상기한 금속층이 Al, Ta 또는 Al합금으로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 액정표시소자 제조방법.
  8. 제4항에 있어서, 상기한 화소전극이 ITO인 것을 특징으로 하는 액정표시소자 제조방법.
  9. 제4항에 있어서, 상기한 박막트랜지스터를 형성하는 단계가, 게이트전극을 형성하는 단계와; 상기한 게이트전극 위에 게이트절연층을 형성하는 단계와; 상기한 게이트절연층 위에 반도체층을 형성하는 단계와; 반도체층 위에 소스/드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
  10. 제9항에 있어서, 상기한 게이트전극을 양극산화하는 단계가 추가로 포함되는 것을 특징으로 하는 액정표시소자 제조방법.
  11. 기판 위에 투명전극을 형성하는 단계와; 상기한 투명전극 위에 금속층을 형성하는 단계와; 상기한 금속층 위에 포토레지스트를 선택적으로 형성하는 단계와; 상기한 금속층을 양극산화하는 단계와; 상기한 포토레지스트를 제거한 후, 상기한 금속층 위에 절연층을 형성하는 단계와; 상기한 절연층 위에 게이트전극을 형성하는 단계와; 상기한 게이트전극 및 절연층위에 게이트절연층을 형성하는 단계와; 상기한 게이트절연층 위에 반도체층을 형성하는 단계와; 반도체층 위에 소스/드레인전극을 형성하는 단계와; 소스/드레인전극 및 게이트절연층 위에 보호층을 형성하는 단계와; 보호층 위에 화소전극을 형성하는 단계로 구성된 액정표시소자 제조방법.
  12. 제11항에 있어서, 상기한 게이트전극을 양극산화하는 단계가 추가로 포함되는 것을 특징으로 하는 액정표시소자 제조방법.
  13. 제11항에 있어서, 상기한 투명전극이 ITO인 것을 특징으로 하는 액정표시소자 제조방법.
  14. 제11항에 있어서, 상기한 금속층이 Al, Ta 또는 Al합금으로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 액정표시소자 제조방법.
  15. 제11항에 있어서, 상기한 화소전극이 ITO인 것을 특징으로 하는 액정표시소자 제조방법.
  16. 기판과; 기판 위에 형성된 투명전극과; 투명전극 위에 형성된 양극산화층 및 차광층의 역할을 하는 비산화층과; 상기한 양극산화층 및 비산화층 위에 형성된 절연층과; 상기한 절연층 위에 형성된 박막트랜지스터와; 상기한 박막트랜지스터 및 절연층 위에 형성된 보호층과; 보호층 위에 형성된 화소전극으로 구성된 액정표시소자.
  17. 제16항에 있어서, 상기한 투명전극이 ITO인 것을 특징으로 하는 액정표시소자.
  18. 제17항에 있어서, 상기한 양극산화층이 투명한 절연층인 것을 특징으로 하는 액정표시소자.
  19. 제16항에 있어서, 상기한 비산화층이 불투명한 금속층인 것을 특징으로 하는 액정표시소자.
  20. 제19항에 있어서, 상기한 금속층이 Al, Ta 또는 Al합금으로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 액정표시소자.
  21. 제16항에 있어서, 상기한 박막트랜지스터가, 게이트전극과; 상기한 게이트전극 위에 형성된 게이트절연층과; 게이트절연층 위에 형성된 반도체층과; 반도체층 위에 형성된 소스/드레인전극을 포함하는 것을 특징으로 하는 액정표시소자.
  22. 제21항에 있어서, 상기한 게이트전극 위에 양극산화층이 추가로 포함되는 것을 특징으로 하는액정표시소자.
  23. 제16항에 있어서, 상기한 화소전극이 ITO인 것을 특징으로 하는 액정표시소자.
  24. 제16항에 있어서, 상기한 보호층에 컨택트홀이 형성되어 있는 것을 특징으로 하는 액정표시소자.
  25. 제24항에 있어서, 상기한 화소전극이 컨택트홀을 통해 소스/드레인전극에 전기적으로 접속되는 것을 특징으로 하는 액정표시소자.
  26. 기판과; 기판 위에 형성된 투명전극과; 투명전극 위에 형성된 양극산화층 및 차광층의 역할을 하는 비산화층과; 상기한 양극산화층 및 비산화층 위에 형성된 절연층과; 상기한 절연층 위에 형성된 게이트전극과; 게이트전극 및 절연층 위에 형성된 게이트절연층과; 게이트절연층 위에 형성된 반도체층과; 반도체층 위에 형성된 소스/드레인전극과; 상기한 소스/드레인전극 및 절연층 위에 형성된 보호층과; 보호층 위에 형성된 화소전극으로 구성된 액정표시소자.
  27. 제26항에 있어서, 상기한 게이트전극 위에 양극산화층이 추가로 포함되는 것을 특징으로 하는 액정표시소자.
  28. 제26항에 있어서, 상기한 투명전극이 ITO인 것을 특징으로 하는 액정표시소자.
  29. 제26항에 있어서, 상기한 양극산화층이 투명한 절연층인 것을 특징으로 하는 액정표시소자.
  30. 제26항에 있어서, 상기한 비산화층이 불투명한 금속층인 것을 특징으로 하는 액정표시소자.
  31. 제30항에 있어서, 상기한 금속층이 Al, Ta 또는 Al합금으로 이루어진 일군으로부터 선택되는 것을 특징으로 하는 액정표시소자.
  32. 제26항에 있어서, 상기한 화소전극이 ITO인 것을 특징으로 하는 액정표시소자.
  33. 제26항에 있어서, 상기한 보호층에 컨택트홀이 형성되어 있는 것을 특징으로 하는 액정표시소자.
  34. 제33항에 있어서, 상기한 화소전극이 컨택트홀을 통해 소스/드레인전극에 전기적으로 접속되는 것을 특징으로 하는 액정표시소자.
KR1019960035533A 1996-08-26 1996-08-26 액정표시소자 및 그 제조방법 Expired - Fee Related KR100241721B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960035533A KR100241721B1 (ko) 1996-08-26 1996-08-26 액정표시소자 및 그 제조방법
US08/855,358 US6160598A (en) 1996-08-26 1997-05-13 Liquid crystal display and a method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960035533A KR100241721B1 (ko) 1996-08-26 1996-08-26 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980016027A KR19980016027A (ko) 1998-05-25
KR100241721B1 true KR100241721B1 (ko) 2000-02-01

Family

ID=19470795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035533A Expired - Fee Related KR100241721B1 (ko) 1996-08-26 1996-08-26 액정표시소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US6160598A (ko)
KR (1) KR100241721B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443625B1 (ko) * 2008-01-07 2014-09-23 엘지전자 주식회사 Ｔｆｔ 어레이 기판 및 그 제조 방법 및 디스플레이 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP4130490B2 (ja) * 1997-10-16 2008-08-06 三菱電機株式会社 液晶表示装置
KR100292049B1 (ko) * 1999-04-15 2001-06-01 구본준, 론 위라하디락사 액정표시장치
KR100661825B1 (ko) * 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP5517717B2 (ja) * 2010-04-16 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
KR102267126B1 (ko) 2014-12-19 2021-06-21 삼성디스플레이 주식회사 디스플레이 패널 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
JPH05203990A (ja) * 1992-01-24 1993-08-13 Casio Comput Co Ltd 薄膜トランジスタパネル
US5409851A (en) * 1992-05-04 1995-04-25 Goldstar Co., Ltd. Method of making a thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443625B1 (ko) * 2008-01-07 2014-09-23 엘지전자 주식회사 Ｔｆｔ 어레이 기판 및 그 제조 방법 및 디스플레이 장치

Also Published As

Publication number Publication date
US6160598A (en) 2000-12-12
KR19980016027A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
KR100386204B1 (ko) 반도체 장치
US5952708A (en) Display device
US5751381A (en) Active matrix LCD device with image signal lines having a multilayered structure
KR100287666B1 (ko) 액티브매트릭스기판
KR19990068027A (ko) 액정 디스플레이 패널 및 이의 제조 방법
KR100241721B1 (ko) 액정표시소자 및 그 제조방법
US7417693B2 (en) Liquid crystal display device and its manufacturing method
US20080297711A1 (en) Liquid crystal display device and its manufacturing method
JP2503615B2 (ja) 薄膜トランジスタ及びその製造方法
JP2001125510A (ja) アクティブマトリクス型ｅｌ表示装置
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JPH0713180A (ja) 液晶表示装置
JPH06160905A (ja) 液晶表示装置およびその製造方法
JP3547063B2 (ja) アクティブマトリクス型液晶表示装置の製造方法
JPH10170951A (ja) 液晶表示装置の製造方法
JPH0695147A (ja) 液晶表示装置とその製造方法
JP2690404B2 (ja) アクティブマトリクス基板
JPH07325321A (ja) 液晶表示装置の製造方法
JPH01219721A (ja) 金属絶縁物構造体及び液晶表示装置
JP2812720B2 (ja) 反射型ｍｉｍアクティブマトリクス基板の製造方法
KR20020079439A (ko) 비선형 소자 제조 방법, 전기 광학 장치 제조 방법, 전기광학 장치 및 전자 기기
KR960014296B1 (ko) 액정표시장치 제조방법
JP2002076363A (ja) 液晶表示装置
JP2002185002A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JPH07104315A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960826

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960826

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990324

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990806

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990903

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991105

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020923

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031001

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040930

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050930

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061002

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20081001

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20141009