[go: up one dir, main page]

KR100237680B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100237680B1
KR100237680B1 KR1019960078427A KR19960078427A KR100237680B1 KR 100237680 B1 KR100237680 B1 KR 100237680B1 KR 1019960078427 A KR1019960078427 A KR 1019960078427A KR 19960078427 A KR19960078427 A KR 19960078427A KR 100237680 B1 KR100237680 B1 KR 100237680B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
pixel
data line
gate line
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960078427A
Other languages
English (en)
Other versions
KR19980059091A (ko
Inventor
송준호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960078427A priority Critical patent/KR100237680B1/ko
Publication of KR19980059091A publication Critical patent/KR19980059091A/ko
Application granted granted Critical
Publication of KR100237680B1 publication Critical patent/KR100237680B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 투명한 절연 기판 상부에 게이트선과 데이터선으로 정의되는 화소 영역에 화소 전극이 형성되어 있으며, 이 화소 전극은 적어도 제1 화소 전극과 제2 화소 전극으로 이루어져 있으며, 반드시 제1 화소 전극 또는 제2 화소 전극 중 하나의 가장자리 부분이 게이트선 또는 데이터선과 중첩되어 있다. 또한 제1 화소 전극과 제2 화소 전극은 화소 영역에서 면적을 가지고 접촉되어 있으며, 게이트선 또는 데이터선과 중첩되는 부분에서는 절연막을 매개로 분리되어 있다. 따라서, 절연막을 매개로 하여 다수의 화소 전극은 쇼트 불량을 발생되지 않으며, 동시에 동일한 층의 형성되는 이웃하는 화소 전극과의 간격을 충분히 가질 수 있으므로 제조시,공정 마진을 충분히 할 수 있으므로 공정 수율을 향상시킬 수 있고, 이에따라 게이트선 및 데이터선의 폭을 최적으로 형성하고, 또한 이러한 최적의 배선 폭을 제외한 부분을 표시 면적이 되므로 개구율을 증가시킬 수 있으며, 화소 영역에서 단차를 가지는 화소 전극을 형성함으로서 광시야각을 구현할 수 있다.

Description

액정 표시 장치 및 그 제조 방법
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 광시야각 및 초개구율을 구현하는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 액정 분자의 성질 때문에 시야각을 넓히는 기술에 대한 많은 연구가 진행되고 있으며, 화소가 형성되어 있는 기판에 게이트선, 데이터선, 박막 트랜지스터 및 광누출을 차단하기 위한 블랙 매트릭스가 형성되어 있으므로 개구율을 향상시키는 연구가 중점적으로 개발되고 있다.
우선, 광시야각을 구현하는 방법으로는 DDTN(double domain twisted nematic) 방법, 위상차 필름을 추가하는 방법이 적용 중에 있다.
여기서 DDTN 방법은 각각의 단위 화소에 제1 배향막과 제2 배향막이 형성하고, 각각의 배향막에 러빙(rubbing)을 달리하여 배향 방향을 다르게 하는 방법이다.
이러한 종래의 액정 표시 장치 및 그 제조 방법에서는 각각의 단위 화소가 서로 다른 배향 방향을 갖도록 하여 화소 단위로 상하 모드와 좌우 모드가 반복 되도록 한다. 그럼으로써 상하 좌우의 시야각의 불균형의 문제를 해결하여 시야각을 넓히게 된다.
그리고 위상차 필름을 사용하는 방법은 위상차 필름을 이용하여 단위 화소에 영역을 투과하는 빛의 위상을 다르게 하는 방법이다.
그러나 전자의 경우에는 공정이 증가되는 요인이 따르고, 후자의 경우에는 비용이 상승하는 문제점을 가지고 있다.
또한 개구율을 향상시키기 위해서는 화소 영역에 형성되는 데이터선, 게이트선 및 광누출을 방지하기 위한 블랙 매트릭스의 폭과 박막 트랜지스터의 크기를 최소화해야 하는데, 저항이나 특성을 고려하면 배선의 폭 및 소자의 크기를 줄이는 대에는 한계가 있다.
그러면 첨부한 도면을 참고로 하여 종래의 기술에 대하여 설명하면 다음과 같다.
도 1은 종래의 기술에 따른 액정 표시 장치의 박막 트랜지스터 기판의 구조를 도시한 평면도이다.
도 1에서 보는 바와 같이, 게이트선(1)이 가로 방향으로 형성되어 있고, 게이트선(1)과 교차하며 화소(P)를 정의하는 데이터선(2)이 형성되어 있으며, 화소 영역(P)의 중앙에는 게이트선(1)과 평행하게 유지 용량용 전극(12)이 형성되어 있다. 게이트선(1)과 데이터선(2)이 교차하는 부분에는 게이트선(1)의 일부인 게이트 전극(11), 데이터선(2)의 일부인 소스 전극(21)과 드레인 전극(22) 및 반도체층(3)으로 이루어진 박막 트랜지스터(TFT)가 형성되어 있으며 소스 전극(21)과 드레인 전극(22) 사이에는 에치 스토퍼(9)가 형성되어 있다. 화소 영역(P)에는 가장자리 부분이 게이트선(1) 및 데이터선(2)과 일부 중첩되어 있는 제1 화소 전극(5)이 형성되어 있다. 소스 전극(21)과 연결되어 있으며 소스 전극(21)에서부터 연장되어 유지 용량용 전극(12)와 중첩되어 있고, 두 개의 콘택홀(7)을 통하여 제1 화소 전극(5)과 연결되어 있는 제2 화소 전극(6)이 형성되어 있다.
이러한 종래의 액정 표시 장치의 제조 방법은 우선, 게이트선(1), 게이트전극(11) 및 유지 용량용 전극(12)을 형성한 다음, 게이트 절연막(도시하지 않음)을 형성한다. 이어, 절연막 및 실리콘층을 증착하고 절연막을 패터닝하여 에치 스토퍼(9)를 형성하고, 실리콘층을 식각하여 반도체층(3)을 형성한 다음, 게이트 패드를 형성하기 위하여 게이트선(1)의 가장자리 상부에 형성되어 있는 게이트 절연막(도시하지 않음)의 일부를 식각한다. 다음, ITO를 증착하고 패터닝하여 제2 화소 전극(6)을 형성하고, 금속막을 층착하고 패터닝하여 데이터선(2), 소스 전극(21) 및 드레인 전극(22)을 형성한다. 그리고 유전율이 낮은 유기 절연막을 증착하여 보호막(도시하지 않음)형성하고, 보호막(도시하지 않음)의 일부를 식각하여 제2 화소 전극(6)의 상부에 콘택홀(7)을 형성한다. 마지막으로, ITO를 증착하고 패터닝하여 제1 화소 전극(5)를 형성한다.
그러나, 이러한 종래의 액정 표시 장치 및 그 제조 방법에서는 8단계의 포토 공정이 필요하고, 개구율을 높이기 위하여 게이트선 및 데이터선과 중첩되는 제1 화소 전극을 형성하는데 엄격한 공정 관리가 요구되어 공정 수율이 저하되는 문제점을 가지고 있다. 그리고 게이트선 및 데이터선 상부에 형성되어 있는 화소 전극들의 사이가 인접하게 형성되어 있으므로 쇼트(short) 불량이 발생하는 문제점을 가지고 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 6단계의 포토 공정으로 80% 정도의 초개구율을 실현하는 동시에 광시야각을 구현하고, 공정 수율이 향상되는 액정 표시 장치를 제공하는 데 있다.
도 1은 종래의 기술에 따른 액정 표시 장치의 박막 트랜지스터 기판의 구도를 도시한 평면도이며,
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 구조를 도시한 평면도이고,
도 3은 도2에서 A 부분을 상세하게 도시한 단면도이고,
도 4는 도2에서 B 부분을 상세하게 도시한 단면도이며,
도 5는 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법을 도시한 단면도이다.
이러한 본 발명에 따른 액정 표시 장치는 투명한 절연 기판 상부에 게이트선과 데이터선으로 정의되는 화소 영역에 화소 전극이 형성되어 있으며, 이 화소 전극은 적어도 제1 화소 전극과 제2 화소 전극으로 이루어져 있으며, 반드시 제1 화소 전극 또는 제2 화소 전극 중 하나의 가장자리 부분이 게이트선 또는 데이터선과 중첩되어 있다. 또한 제1 화소 전극과 제2 화소 전극은 화소 영역에서 면적을 가지고 접촉되어 있으며, 게이트선 또는 데이터선과 중첩되는 부분에서는 절연막을 매개로 분리되어 있다.
그리고 게이트선과 데이터선이 교차하는 부분에는 게이트선의 일부인 게이트 전극, 데이터선의 일부인 드레인 전극 및 소스 전극으로 이루어진 박막 트랜지스터가 형성되어 있다.
또한 가장자리 둘레에 게이트선 및 데이터선과 중첩되어 있는 제1 화소 전극과 제2 화소 전극 중 하나는 절연막에 형성된 콘택홀을 통하여 소스 전극과 연결되어 있다.
제1 화소 전극과 제2 화소 전극 중 하나는 절연막을 매개로 하여 박막 트랜지스터 상부에 형성되어 있다.
여기서, 절연막은 유전률이 낮은 유기 절연막이므로 박막 트랜지스터의 특성에는 아무런 영향을 주지 않는다.
또한 제1 화소 전극과 제2 화소 전극이 접촉하는 면적은 다수의 폭을 가지고 있다.
그리고, 가장자리 부분이 게이트선 또는 데이터선과 제1 화소 전극이 중첩되어 있는 부분에는 제2 화소 전극의 가장자리 부분은 화소 영역 안에 형성되어 게이트선 또는 데이터선과 중첩되어 있지 않으며, 제1 화소 전극의 가장자리 부분이 게이트선 또는 데이터선과 중첩되지 않은 부분에는 제2 화소 전극의 가장자리 부분이 게이트선 또는 데이터선과 중첩되어 있다.
이러한 본 발명에 액정 표시 장치에서는 데이터선을 중심으로 데이터선의 상부 및 하부에 절연막을 매개로 하여 제1 화소 전극과 제2 화소 전극이 분리되어 화소 영역의 화소 전극이 되므로 데이터선의 폭을 최소로 형성하더라도 이웃하는 화소 영역의 화소 전극과는 쇼트 불량은 발생하지 않는다.
그리고 게이트선이 형성되어 있는 부분에도 동일한 구조로 형성되어 있으므로 게이트선의 폭을 최소로 형성하더라도 이웃하는 화소 전극과는 쇼트 불량이 발생하지 않는다.
또한 최적의 데이터선 및 게이트선의 폭을 제외한 부분은 모두 화상으로 표시되는 표시 면적이 된다.
제1 화소 전극과 제2 화소 전극이 접촉되는 면적이 다수의 폭을 가지므로 화소 영역에서 단차가 형성되어 회전 분산 효과(rotatory dispersion effect)를 줄이므로써 광시야각을 얻을 수 있다.
이러한 본 발명에 따른 액정 표시 장치의 제조 방법은 투명한 절연 기판 상부에 ITO를 증착하여 제1 화소 전극을 형성하고, 제1 화소 전극을 덮는 절연막을 형성하고, 절연막 상부에 게이트선 및 게이트선과 연결되어 있는 게이트 전극을 형성하고 게이트선 및 게이트 전극을 덮는 게이트 절연막과 실리콘층을 형성하고 상기 실리콘층을 식각하여 활성층을 형성하고, 게이트선과 교차하는 데이터선을 형성하는 동시에, 드레인 전극 및 소스 전극을 형성하여 박막 트랜지스터를 형성하고, 기판 상부에 보호막을 형성하고, 보호막 상부에 제2 화소 전극을 형성한다.
여기서 절연막 및 보호막은 PECVD 방법, 스퍼터링 또는 유기 절연막을 이용한 코팅 방법으로 형성할 수 있다.
또한 제2 화소 전극을 형성하기 전에 보호막, 절연막 및 게이트 절연막의 일부를 식각하여 경사면 및 다른 폭을 가지는 개구부를 형성하는 동시에, 상기 소스 전극의 상부에 콘택홀을 형성하여 제2 화소 전극과 제1 화소 전극을 연결하도록 한다.
그리고 보호막과 절연막을 유전율이 낮은 유기 절연막으로 형성하는 경우에는 제2 화소 전극을 박막 트랜지스터의 상부까지 형성하도록한다.
제2 화소 전극과 제1 화소 전극은 게이트선 또는 데이터선과 중첩되는 부분에서 절연막과 보호막을 매개로 하여 서로 분리되도록 형성한다.
이러한 본 발명에 따른 액정 표시 장치의 제조 방법에서는 제1 화소 전극을 형성하는 단계, 게이트선 및 게이트 전극을 형성하는 단계, 박막 트랜지스터의 활성층을 형성하는 단계, 데이터선, 소스 및 드레인 전극을 형성하는 단계, 개구부 및 콘택홀을 형성하는 단계 및 제2 화소 전극을 형성하는 단계로 6단계의 공정으로 이루어진다.
그리고 게이트선 및 데이트선의 상부 및 하부에 절연막고 보호막을 매개로 하여 제1 화소 전극과 제2 화소 전극을 각각 분리하여 하나의 화소 전극을 형성함으로써 제조시 엄격한 공정 마진을 요구하지 않는다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치 및 그 제고 제조 방법의 한 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 구조를 도시한 평면도이고, 도 3은 도2에서 A 부분을 상세하게 도시한 단면도이며, 도 4는 도2에서 B 부분을 상세하게 도시한 단면도이다.
도2에서 보는 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 투명한 절연 기판(100) 위에 가로 방향으로 게이트선(200)이 형성되어 있고 게이트선(200)과 교차하는 데이터선(300)이 세로로 형성되어 있다. 게이트선(200)과 데이터선(300)이 교차하는 부분에는 게이트선(200)이 일부인 게이트 전극(20), 데이터선(300)의 일부인 드레인 전극(30) 및 소스 전극(40)으로 이루어진 박막 트랜지스터(TFT)가 형성되어 있다. 게이트선(200)과 데이터선(300)으로 정의되는 부분에는 가장자리 부분이 게이트선(200)과 데이터선(300)과 중첩되어 있는 ITO막으로 이루어진 화소 전극(130)이 형성되어 있고, 소스 전극(40)은 콘택홀(110)을 통하여 화소 전극(130)과 연결되어 있다.
여기서 화소 전극(130)은 제1 화소 전극(131)과 제2 화소 전극(132)으로 분리 형성되어 있으며 대부분 서로 중첩되어 있고, 화소 영역 내부에 점선으로 표시된 부분(D)은 제1 화소 전극(131)과 제2 화소 전극(132)이 서로 접촉되어 있는 부분을 나타낸 것이다. 제1 화소 전극(131)의 우측 가장자리 부분은 데이터선(300)과 일부 중첩되어 있으며 나머지 둘레 부분은 화소 영역 내부에 형성되어 있다. 제2 화소 전극(132)은 좌측 가장자리 부분과 상부 가장자리 부분이 이웃하는 데이터선(300)과 게이트선(200)과 각각 일부 중첩되어 있다.
도 3은 도2에서 A 부분을 상세하게 도시한 단면도로서, 제1 화소 전극(131)과 제2 화소 전극(132)의 관계를 더욱 상세하게 도시한 것이다.
기판(100) 일부 위에 제2 화소 전극(132)과 데이트선(300)이 절연막(50) 및 게이트 절연막(60)을 매개로 하여 형성되어 있으며 데이터선(300)을 덮는 보호막(70)이 게이트 절연막(60) 상부에 형성되어 있다. 여기서, 절연막(50), 게이트 절연막(60) 및 보호막(70)에는 비스듬하게 형성된 경사면을 가지는 개구부(C)가 형성되어 있으며, 보호막(70) 및 개구부(Y)의 경사면에 형성된 제1 화소 전극(131)은 개구부(C)를 통하여 제2 화소 전극(132)과 접촉하고 있다. 그리고 제1 화소 전극(131)의 우측 끝부분은 보호막(70)을 매개로 하부에 형성된 데이터선(300)과 일부 중첩되어 있으며 제2 화소 전극(132)의 좌측 끝부분은 절연막(50) 및 게이트 절연막(60)을 매개로 상부에 형성된 이웃하는 데이터선(300)의 일부와 중첩되어 있다.
도 4는 도2에서 B 부분을 상세하게 도시한 단면도로서, 이웃하는 데이터선(300)과 제1 화소 전극(131) 및 제2 화소 전극(132)과의 관계를 도시한 것이다.
보호막(70)의 상부에 형성된 제1 화소 전극(131)은 이웃하는 제1 화소 전극(131)과 이웃하는 데이터선(300)의 상부에서 이격되어 있으며, 이웃하는 제1 화소 전극(131)과는 하부에 형성된 이웃하는 데이터선(300)의 좌측 부분이 중첩되어 있으며, 이웃하는 데이터선(300)의 우측 부분은 하부에 형성된 제2 화소 전극(132)과 중첩되어 있다. 그리고 앞에서 설명한 바와 같이, 경사면을 가지는 개구부(C)를 통하여 제1 화소 전극(131)과 제2 화소 전극(132)이 접촉하고 있다.
여기서 이웃하는 데이터선(300)의 우측 단에서 이웃하는 제1 화소 전극(131)의 우측 단까지의 거리를 Y라고 하고, 분리되어 있는 제1 화소 전극(131)의 간격을 X라고 한다면, X를 충분히 멀리 하여 공정 마진을 충분히 주어도 데이터선(300)의 하부에 형성된 제2 화소 전극(132)을 이용하여 표시가 가능하다. 그러므로 데이터선(300)의 폭을 최적으로 형성하더라도 실제로 표시되는 부분은 데이터선(300)의 폭 만큼만 뺀 것이 가능하여 개구율을 최대화 할 수 있다. 이웃하는 화소 전극(130)과의 간격 Y를 충분히 작게 하여도 제1 화소 전극(131)과 제2 화소 전극(132) 사이에는 절연막(50), 게이트 절연막(60) 및 보호막(70)이 있으므로 쇼트 불량이 발생하는 문제는 배제할 수 있다.
이러한 구조는 게이트선(200)과 중첩되는 부분에도 동일하게 적용되므로 게이트선(200)과 데이터선(300)을 최적으로 형성하더라도 배선(200, 300)이 지나가는 부분만을 제외하면 모든 면적이 표시가 가능한 면적이 되어 최대의 표시 면적을 구현할 수 있다.
또한 이러한 본 발명에 따른 액정 표시 장치는 실시예에 따른 구조에 한정된 것이 아니라, 제1 화소 전극과 제2 화소 전극을 이용하여 게이트선과 데이터선을 중심으로 상부 및 하부에 교대로 중첩되어 게이트선과 데이터선으로 정의되는 화소 영역 모두를 표시 영역으로 할 수 있는 구조는 가능하다.
또한 화소 영역(130)에 절연막(50), 게이트 절연막(60) 보호막(70)의 개구부를 통하여 제1 화소 전극(131)과 제2 화소 전극(132)이 서로 연결되어 있으므로 화소 영역에서 경사를 가지는 단차가 형성되고, 이로 인하여 입사하는 빛의 위상차를 주게되어 시야각이 넓어지게 된다.
이러한 본 발명에 따른 액정 표시 장치의 제조 방법은 다음과 같이 이루어진다.
도 5는 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
도 5a에서 보는 바와 같이, 본 발명에 따른 액정 표시 장치의 제조 방법은 투명한 절연 기판(100) 상부에 스퍼터링(sputtering) 방법을 이용하여 ITO(indium tin oxide)를 증착하고 제1 마스크를 이용하고 패터닝, 식각하여 제2 화소 전극(132)을 형성한다.
다음 도 5b에서 보는 바와 같이, 제2 화소 전극(132)을 덮는 절연막(50)을 증착한다. 여기서 절연막(50)은 PECVD 방법, 스퍼터링 또는 유기 절연막을 이용한 코팅 방법으로 형성할 수 있다.
이어, 도 5c 내지 도 5d에서 보는 바와 같이 기판(100) 상부에 금속막을 증착하고 제2 마스크를 이용하고 패터닝, 식각하여 게이트선(200) 및 게이트 전극(20)을 형성한다. 계속해서 기판(100) 위에 PECVD 방법을 이용하여 게이트 절연막(60)인 질화막, 도핑되지 않은 비정질 실리콘층 및 고농도로 도핑된 비정질 실리콘을 차례로 증착한다. 이어 제3 마스크인 활성 마스크를 이용하여 고농도 비정질 실리콘층과 도핑되지 않은 비정질 실리콘층을 동시에 식각하여 반도체층(80) 및 콘택층(90)을 형성한다. 계속하여 기판(100) 위에 금속막을 증착하고 제4 마스크인 S/D 마스크를 이용하여 금속막을 패터닝하여 두 전극(30, 40)을 형성하고 두 전극(30, 40)을 마스크로 하여 노출된 콘택층(90)의 일부를 식각하여 박막 트랜지스터(TFT)를 형성한다.
다음, 도 5e 내지 도 5f에서 보는 바와 같이, 기판(100) 상부에 보호막(70)에 을 형성하고 제5 마스크를 이용하여 소스 전극(40)과 이웃하는 데이터선(300) 사이에 보호막(70), 게이트 절연막(60) 및 절연막(50)의 일부를 식각하여 기판(100) 상부에 형성되어 있는 제2 화소 전극(132)이 노출되도록 개구부(C)한다. 여기서 개구부(C)는 도 2에서 점선으로 도시된 부분(D)과 동일하게 형성되며, 개구부(C)를 만드는 측면은 경사가 완만하게 이루어지도록 형성한다. 여기서 보호막(70)의 형성은 절연막(50)과 동일하게 PECVD 방법, 스퍼터링 또는 유기 절연막을 이용한 코팅 방법으로 형성할 수 있다.
마지막으로, 스퍼터링(sputtering) 방법을 이용하여 ITO를 기판(100) 상부에 증착하고 제6 마스크를 이용하고 패터닝, 식각하여 제1 화소 전극(131)을 형성한다.
이러한 본 발명에 따른 액정 표시 장치의 제조 방법에서는 제1 화소 전극(131)을 형성하는 단계, 게이트선(200) 및 게이트 전극(20)을 형성하는 단계, 박막 트랜지스터(TFT)의 반도체층(80) 및 콘택층(90)을 형성하는 단계, 데이터선(300), 소스 및 드레인 전극(30, 40)을 형성하는 단계, 개구부(C) 및 콘택홀(110)을 형성하는 단계 및 제2 화소 전극(132)을 형성하는 단계에서만 마스크를 이용한 패턴 공정이 이루어진다.
그리고 게이트선(200) 및 데이트선(300)의 상부 및 하부에 절연막(50), 게이트 절연막(60) 또는 보호막(70)을 매개로 하여 제1 화소 전극(131)과 제2 화소 전극(132)을 각각 분리하여 하나의 화소 전극(130)을 형성함으로써 제조시 엄격한 공정 마진을 요구하지 않는다.
따라서 본 발명에 따른 액정 표시 장치 및 그 제조 방법에서는 절연막을 매개로 하여 화소 전극을 형성함으로써 쇼트 불량을 방지할 수 있고, 동시에 동일한 층의 형성되는 일부 화소 전극의 간격을 충분히 하여 공정 마진을 충분히 할 수 있으므로 공정 수율을 향상시킬 수 있고, 게이트선 및 데이터선의 폭을 제외한 부분을 표시 면적으로 하여 개구율을 증가시킬 수 있으며, 단차를 가지는 화소 전극을 형성함으로서 광시야각을 구현할 수 있다.

Claims (4)

  1. 투명한 절연 기판, 상기 기판 상부에 게이트선과 상기 게이트선과 교차하는 데이터선으로 정의되는 화소 영역, 상기 게이트선과 상기 데이터선이 교차하는 부분에는 상기 게이트선의 일부인 게이트 전극, 상기 데이터선의 일부인 드레인 전극 및 소스 전극으로 이루어진 박막 트랜지스터, 두께의 변화에 따른 경사면을 가지고 있으며, 상기 화소 영역에 개구부를 가지는 절연막, 상기 화소 영역의 상기 절연막 상부에 형성되어 있는 제1 화소 전극을 포함하는 액정 표시 장치.
  2. 청구항 1에서, 상기 개구부는 다수의 폭을 가지며 형성되어 있는 액정 표시 장치.
  3. 청구항 1에서, 상기 절연막은 유전률이 낮은 유기 절연을 포함하는 액정 표시 장치.
  4. 청구항 1에서, 상기 절연막의 상기 개구부를 통하여 상기 제1 화소 전극과 연결되어 있으며, 적어도 상기 제1 화소 전극과 일부가 중첩되어 제2 화소 전극을 더 포함하며, 제1 화소 전극 또는 제2 화소 전극 중 하나의 가장자리 부분은 적어도 상기 게이트선 상기 데이타선과 중첩되어 있는 액정 표시 장치.
KR1019960078427A 1996-12-30 1996-12-30 액정 표시 장치 및 그 제조 방법 Expired - Fee Related KR100237680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960078427A KR100237680B1 (ko) 1996-12-30 1996-12-30 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960078427A KR100237680B1 (ko) 1996-12-30 1996-12-30 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19980059091A KR19980059091A (ko) 1998-10-07
KR100237680B1 true KR100237680B1 (ko) 2000-01-15

Family

ID=19492863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960078427A Expired - Fee Related KR100237680B1 (ko) 1996-12-30 1996-12-30 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100237680B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311448A (ja) * 2001-02-06 2002-10-23 Advanced Display Inc 液晶表示装置及びその製造方法
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02245740A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02245740A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR19980059091A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JP5390585B2 (ja) 垂直配向型液晶表示装置
KR100748442B1 (ko) 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
US7211827B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US8455870B2 (en) Thin film transistor array panel and method of manufacturing the same
US8477279B2 (en) Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
US7292303B2 (en) Liquid crystal display and panel therefor including regular and successive regular domain defining members
US7989814B2 (en) Thin film transistor array panel and method of manufacturing the same
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP2001021894A (ja) 液晶表示装置
KR20050001707A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US8730418B2 (en) Array substrate and method for manufacturing the same
KR101071257B1 (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR20010091118A (ko) 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
US7932522B2 (en) Thin film transistor array panel and method for manufacturing the same
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
KR100436011B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR100502093B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR100237680B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20020074056A (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100255820B1 (ko) 액정표시소자
KR100669077B1 (ko) 액정표시장치 액티브패널의 구조 및 그 제조방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961230

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961230

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990521

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991001

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991011

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991012

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020906

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030904

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040908

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050909

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060928

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090910