KR100220695B1 - Apparatus for adaptively generating vertical blank of video signals in pdp tv - Google Patents
Apparatus for adaptively generating vertical blank of video signals in pdp tv Download PDFInfo
- Publication number
- KR100220695B1 KR100220695B1 KR1019960072681A KR19960072681A KR100220695B1 KR 100220695 B1 KR100220695 B1 KR 100220695B1 KR 1019960072681 A KR1019960072681 A KR 1019960072681A KR 19960072681 A KR19960072681 A KR 19960072681A KR 100220695 B1 KR100220695 B1 KR 100220695B1
- Authority
- KR
- South Korea
- Prior art keywords
- vertical
- signal
- blank
- horizontal
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims abstract description 21
- 238000007493 shaping process Methods 0.000 claims abstract description 11
- 238000000926 separation method Methods 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 claims abstract description 7
- 230000003139 buffering effect Effects 0.000 claims abstract description 3
- 230000003044 adaptive effect Effects 0.000 claims description 15
- 101100028951 Homo sapiens PDIA2 gene Proteins 0.000 claims 1
- 102100036351 Protein disulfide-isomerase A2 Human genes 0.000 claims 1
- 230000006978 adaptation Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/125—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using gas discharges, e.g. plasma
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 PDP 텔레비젼에 있어서, 적어도 디스플레이 패널보다 적은 라인수를 갖는 영상모드를 패널상에 디스플레이할 때 영상 화면의 수직위치를 설정하는 데 적합한 수직 블랭크 신호를 효과적으로 발생할 수 있도록 한 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치에 관한 것으로, 이를 위하여 본 발명은, 입력영상에서 검출한 수평 및 수직 동기신호에 의거하여, 입력 영상의 사이즈별 모드를 판별하여 선택펄스를 발생하고, 입력영상이 PC 영상일 때 필드 구분신호를 발생하며, 입력영상에서 검출한 수직주파수의 극성을 동일하게 일치시키는 모드 판별 및 펄스 정형 블록; 검출된 수평 동기신호에 의거하여 검출된 수직 동기신호를 기설정된 42H 라인만큼 시프트시켜 새로운 수직 동기신호를 생성하는 시프트 레지스터; 각 신호간의 타이밍 동기를 위해, 발생된 선택펄스, 필드 구분신호, 검출된 수평 동기신호 및 새로운 수직 동기신호를 버퍼링하는 버퍼 블록; 검출된 수평 동기신호 및 새로운 수직 동기신호에 의거하여, 생성된 새로운 수직 동기구간(43H - 449H)내에서 각 필드별로 445H - 35H 라인 사이의 40H 라인으로 된 블랭크 펄스를 각각 생성하는 제 1 카운터; 버퍼 블록에서 제공되는 상기 발생된 선택펄스에 응답하여, 검출된 수평 동기신호 및 새로운 수직 동기신호를 입력으로하여 새로운 수직 동기구간내의 액티브 구간을 카운트하여 43H -449H 라인으로 된 각 수직구간중 45H - 444H 라인 사이의 액티브 구간을 각각 검출하는 제 2 카운터; 검출된 수평 동기신호와 상기 제 2 카운터로부터 제공되는 검출된 액티브 구간간의 논리곱 연산을 통해 검출된 액티브 구간내의 수평 동기펄스를 발생하는 논리수단; 논리수단에서 제공되는 액티브 구간내 수평 동기펄스를 주파수 분주하여 N배 분주된 수평 동기펄스를 생성하여 액티브 구간내 200H 의 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 주파수 체배기; N 배 분주된 수평 동기펄스를 반전하여 액티브 구간내 200H 의 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 인버터; 및 발생된 선택펄스 및 발생된 필드 구분신호에 응답하여, 제 1 카운터에서 제공되는 블랭크 펄스와 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 오드 필드용 수직 블랭크 신호와 제 1 카운터에서 제공되는 블랭크 펄스와 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 이븐 필드용 수직 블랭크 신호를 교번적으로 발생하는 수직 블랭크 선택 블록을 포함한다.The present invention provides an adaptation for a PDP television that can effectively generate a vertical blank signal suitable for setting the vertical position of a video screen when displaying on a panel an image mode having at least fewer lines than a display panel. The present invention relates to a vertical blank generating apparatus. To this end, the present invention relates to a vertical blank generating device, and generates a selection pulse by determining a mode for each size of an input image based on horizontal and vertical synchronization signals detected from an input image. A mode discrimination and pulse shaping block for generating a field discrimination signal and matching the polarity of the vertical frequency detected in the input image equally; A shift register generating a new vertical synchronizing signal by shifting the detected vertical synchronizing signal by a predetermined 42H line based on the detected horizontal synchronizing signal; A buffer block for buffering the generated selection pulse, the field separation signal, the detected horizontal synchronization signal and the new vertical synchronization signal for timing synchronization between the signals; A first counter for generating a blank pulse of 40H lines between 445H and 35H lines for each field in the generated new vertical sync intervals 43H to 449H, respectively, based on the detected horizontal sync signal and the new vertical sync signal; In response to the generated selection pulse provided from the buffer block, the detected horizontal sync signal and the new vertical sync signal are inputted to count the active sections in the new vertical sync section, and 45H-45H- A second counter for detecting an active section between lines 444H; Logic means for generating a horizontal sync pulse in the detected active section through a logical product operation between the detected horizontal sync signal and the detected active section provided from the second counter; A frequency multiplier for frequency-dividing horizontal sync pulses in the active section provided by the logic means to generate horizontal sync pulses divided by N times to generate a vertical section having an odd field of 200H odd lines in the active section; An inverter for inverting the N-fold divided horizontal sync pulses to generate a vertical section having horizontal sync pulses for an odd field of even lines of 200H in an active period; And a vertical blank signal for an odd field made by combining a vertical section having a blank pulse provided from the first counter and a horizontal sync pulse for an odd field of odd lines in response to the generated selection pulse and the generated field separation signal. And a vertical blank selection block that alternately generates a vertical blank signal for an even field made by combining a blank pulse provided at one counter and a vertical section having horizontal sync pulses for an odd field of even lines.
Description
본 발명은 평판 디스플레이소자에서 영상의 화면을 구현할 때 필요로 하는 수직 블랭크 신호를 발생하는 장치에 관한 것으로, 더욱 상세하게는 플라즈마 디스플레이 패널(Plasma Display Panel ; 이하 PDP 라 약칭함)에서 라인수가 다른 영상모드의 수용을 위한 수직 블랭크 신호를 발생하는 데 적합한 피디피(PDP) 텔레비젼에서의 적응적인 수직 블랭크 발생장치에 관한 것이다.The present invention relates to an apparatus for generating a vertical blank signal required for realizing a screen of an image in a flat panel display device, and more particularly, to an image having a different number of lines in a plasma display panel (hereinafter referred to as PDP). An adaptive vertical blank generator in a PDP television suitable for generating a vertical blank signal for acceptance of a mode.
최근들어, 사이즈가 크고 높은 동작전압을 필요로 하는 표시장치의 대표주작격인 CRT를 대체하기 위한 기술개발이 도처에서 활발하게 진행되고 있는 실정이며, 이러한 CRT 의 대체기술로서는 박형화가 가능하고 고화질을 실현할 수 있는 EL, LED, PDP 등의 능동 디스플레이소자와 LCD, ECD 등의 수동 디스플레이소자가 있으며, 본 발명은 실질적으로 능동소자중의 하나인 PDP 표시장치의 개선에 관련된다.Recently, the development of technology to replace CRT, which is the main target operation of display devices requiring large size and high operating voltage, is being actively conducted everywhere. As a substitute technology of such CRT, it is possible to reduce the thickness and realize high image quality. There are active display elements such as EL, LED, PDP, and passive display elements such as LCD, ECD, etc. The present invention relates to the improvement of PDP display which is one of the active elements.
한편, 디스플레이를 위해 PDP 텔레비젼에 입력되는 영상신호로서는, 예를들면 채널을 통해 수신되는 방송 영상신호, PC 영상신호(예를들면, NTSC 영상) 등을 들 수 있다. 여기에서, NTSC 영상은 525H 구간을 갖는 데 반해, PC 영상신호는 여러 가지 모드, 즉 아래의 표와 영상 스펙을 각각 갖는 640×400 모드(VGA), 640×480 모드(SVGA) 등을 갖는다.On the other hand, as a video signal input to a PDP television for display, for example, a broadcast video signal received via a channel, a PC video signal (for example, NTSC video), and the like can be given. Here, the NTSC video has a 525H section, whereas the PC video signal has various modes, that is, the 640x400 mode (VGA), the 640x480 mode (SVGA), etc., each having the following table and video specifications.
[도표][graph]
즉 상기한 도표로부터 알 수 있는 바와같이, VGA 모드와 SVGA 모드는 실제적인 영상 데이터가 존재하는 구간인 액티브 구간이 각각 400H 구간(45H - 444H)과 480H 구간(45H - 524H)으로 서로 다르다.In other words, as can be seen from the above chart, the VGA mode and the SVGA mode are different from each other in the 400H sections (45H-444H) and the 480H sections (45H-524H).
따라서, 일예로서 PDP 텔레비젼의 디스플레이 패널로서 640×480×3 의 모드(화면비 4:3)를 갖는 패널을 채용하는 경우, PC 영상의 SVGA 모드 영상처리에는 문제가 없으나 VGA 모드를 처리할 때 영상 데이터가 존재하는 않는 80H 라인 구간에 대한 적절한 처리(즉, 영상 화면의 수직위치 설정 등)가 요망되고 있으나 현재로서는 이러한 처리에 대한 기법은 알려져 있지 않은 실정이다.Therefore, as an example, when a panel having a mode of 640 × 480 × 3 (aspect ratio 4: 3) is used as a display panel of a PDP television, there is no problem in SVGA mode image processing of PC images, but image data when processing the VGA mode. Appropriate processing (i.e., vertical position setting of the video screen, etc.) for the 80H line section in which there is no is desired, but the technique for such processing is not known at present.
본 발명은 상기한 점에 착안하여 안출한 것으로, PDP 텔레비젼에 있어서, 적어도 디스플레이 패널보다 적은 라인수를 갖는 영상모드를 패널상에 디스플레이할 때 영상 화면의 수직위치를 설정하는 데 적합한 수직 블랭크 신호를 효과적으로 발생할 수 있는 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치를 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and in a PDP television, a vertical blank signal suitable for setting a vertical position of a video screen when displaying on a panel an image mode having at least fewer lines than a display panel is provided. It is an object of the present invention to provide an adaptive vertical blank generator in PDTV that can be effectively generated.
상기 목적을 달성하기 위하여 본 발명은, 방송신호 및 PC 영상신호를 수용하는 PDP 텔레비젼의 모니터상에 모니터의 사이즈보다 작은 라인수를 갖는 영상을 디스플레이하는 데 필요한 수직위치를 설정하기 위한 수직 블랭크 신호를 발생하는 장치에 있어서, 입력영상에서 검출한 수평 및 수직 동기신호에 의거하여, 입력 영상의 사이즈별 모드를 판별하여 선택펄스를 발생하고, 입력영상이 상기 PC 영상일 때 필드 구분신호를 발생하며, 상기 입력영상에서 검출한 수직주파수의 극성을 동일하게 일치시키는 모드 판별 및 펄스 정형 블록; 상기 검출된 수평 동기신호에 의거하여 상기 검출된 수직 동기신호를 기설정된 42H 라인만큼 시프트시켜 새로운 수직 동기신호를 생성하는 시프트 레지스터; 각 신호간의 타이밍 동기를 위해, 상기 발생된 선택펄스, 필드 구분신호, 검출된 수평 동기신호 및 새로운 수직 동기신호를 버퍼링하는 버퍼 블록; 상기 버퍼 블록에서 제공되는 상기 검출된 수평 동기신호 및 상기 새로운 수직 동기신호에 의거하여, 상기 생성된 새로운 수직 동기구간(43H - 449H)내에서 각 필드별로 445H - 35H 라인 사이의 40H 라인으로 된 블랭크 펄스를 각각 생성하는 제 1 카운터; 상기 버퍼 블록에서 제공되는 상기 발생된 선택펄스에 응답하여, 상기 검출된 수평 동기신호 및 상기 새로운 수직 동기신호를 입력으로하여 상기 새로운 수직 동기구간내의 액티브 구간을 카운트하여 43H -449H 라인으로 된 각 수직구간중 45H - 444H 라인 사이의 액티브 구간을 각각 검출하는 제 2 카운터; 상기 검출된 수평 동기신호와 상기 제 2 카운터로부터 제공되는 검출된 액티브 구간간의 논리곱 연산을 통해 상기 검출된 액티브 구간내의 수평 동기펄스를 발생하는 논리수단; 상기 논리수단에서 제공되는 상기 액티브 구간내 수평 동기펄스를 주파수 분주하여 N배 분주된 수평 동기펄스를 생성하여 상기 액티브 구간내 200H 의 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 주파수 체배기; 상기 N 배 분주된 수평 동기펄스를 반전하여 상기 액티브 구간내 200H 의 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 발생하는 인버터; 및 상기 발생된 선택펄스 및 상기 발생된 필드 구분신호에 응답하여, 상기 제 1 카운터에서 제공되는 블랭크 펄스와 상기 홀수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 오드 필드용 수직 블랭크 신호와 상기 제 1 카운터에서 제공되는 블랭크 펄스와 상기 짝수 라인으로 된 오드 필드용 수평 동기펄스를 갖는 수직구간을 조합하여 만들어진 이븐 필드용 수직 블랭크 신호를 교번적으로 발생하는 수직 블랭크 선택 블록으로 이루어진 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치를 제공한다.In order to achieve the above object, the present invention provides a vertical blank signal for setting a vertical position necessary for displaying an image having a number of lines smaller than the size of a monitor on a monitor of a PDP television accommodating a broadcast signal and a PC video signal. In the generating device, based on the horizontal and vertical synchronizing signal detected in the input image, to generate a selection pulse by determining the mode by size of the input image, and generates a field separation signal when the input image is the PC image, A mode discrimination and pulse shaping block for equally matching the polarity of the vertical frequency detected in the input image; A shift register generating a new vertical synchronizing signal by shifting the detected vertical synchronizing signal by a predetermined 42H line based on the detected horizontal synchronizing signal; A buffer block for buffering the generated selection pulse, field separation signal, detected horizontal synchronization signal and new vertical synchronization signal for timing synchronization between each signal; A blank of 40H lines between 445H and 35H lines for each field in the generated new vertical sync intervals 43H to 449H based on the detected horizontal sync signal and the new vertical sync signal provided in the buffer block. First counters for generating pulses respectively; In response to the generated selection pulse provided from the buffer block, the detected horizontal synchronization signal and the new vertical synchronization signal are inputted to count the active periods in the new vertical synchronization period, and each vertical of 43H-449H lines. A second counter for detecting an active section between 45H-444H lines of the section, respectively; Logic means for generating a horizontal synchronizing pulse in the detected active period through an AND operation between the detected horizontal synchronizing signal and the detected active period provided from the second counter; Frequency-dividing the horizontal synchronizing pulses in the active section provided by the logic means to generate horizontal synchronizing pulses divided by N times, thereby generating a vertical section having an odd field of 200H odd lines in the active section. Frequency multiplier; An inverter for inverting the N-times divided horizontal sync pulses to generate a vertical section having horizontal sync pulses for an odd field of even lines of 200H in the active section; And in response to the generated selection pulse and the generated field division signal, a blank pulse provided from the first counter and a vertical section having a horizontal synchronization pulse for an odd field of odd lines. A vertical blank selection block for alternately generating a vertical blank signal for an even field, which is made by combining a blank signal, a blank pulse provided from the first counter, and a vertical section having an even field horizontal synchronization pulse of the even lines. An adaptive vertical blank generator in PDTV is provided.
도 1은 본 발명에 따른 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치를 적용하는 데 적합한 전형적인 블랭크 신호 발생 시스템의 블록구성도1 is a block diagram of a typical blank signal generation system suitable for applying an adaptive vertical blank generator in a PDTV according to the present invention.
도 2는 본 발명의 바람직한 실시예에 따른 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치의 블록구성도2 is a block diagram of an adaptive vertical blank generator in a PDTV according to a preferred embodiment of the present invention.
도 3은 각 라인마다 525H 수평구간을 갖는 영상모드 및 각 라인마다 449H 수평구간을 갖는 영상모드의 예를 도시한 펄스 파형도3 is a pulse waveform diagram showing an example of an image mode having a 525H horizontal section in each line and an image mode having a 449H horizontal section in each line.
도 4는 본 발명에 따라 각 라인당 525H 의 수평구간 디스플레이가 가능한 PDP 텔레비젼에서 449H 수평구간을 갖는 영상을 수용할 때 필요로 하는 수직 블랭킹 구간을 선택되는 과정을 도시한 각 부의 펄스 파형도Fig. 4 is a pulse waveform diagram of each part showing a process of selecting a vertical blanking section required when accommodating an image having a 449H horizontal section in a PDP television capable of displaying a 525H horizontal section per line according to the present invention.
도 5는 본 발명에 따라 발생된 수직 블랭크 신호에 따라 각 라인당 444H 수평구간을 갖는 영상이 640×480×3 크기를 갖는 패널상에 디스플레이되는 일예를 도시한 도면FIG. 5 illustrates an example in which an image having a 444H horizontal section per line is displayed on a panel having a size of 640 × 480 × 3 according to a vertical blank signal generated according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 수평 블랭크 발생 블록 200 : 수직 블랭크 발생 블록100: horizontal blank generation block 200: vertical blank generation block
202 : 모드 판별 및 펄스 정형 블록 204 : 시프트 레지스터202: Mode determination and pulse shaping block 204: Shift register
206 : 버퍼 208 : 제 1 카운터206: buffer 208: first counter
210 : 제 2 카운터 212 : 앤드 게이트210: second counter 212: end gate
214 : 주파수 체배기 216 : 수직 블랭크 선택 블록214: Frequency multiplier 216: Vertical blank selection block
300 : 블랭크 조합 블록 400 : 어드레스 발생 블록300: blank combination block 400: address generation block
본 발명의 상기 및 기타 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로 부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 채용을 위해 PDP 텔레비젼에 채용되는 디스플레이 패널로서는 4:3 의 화면비인 640×480×3 의 모드를 갖는 패널이라 가정하고, 입력영상으로서는 각 라인마다 525H 구간을 갖는 NTSC 영상, 각 라인마다 449H 구간을 갖는 VGA 모드 PC 영상 또는 525H 구간을 갖는 SVGA 모드 PC 영상이라 가정한다.First, it is assumed that the display panel employed in the PDP television for adoption of the present invention is a panel having a mode of 640 × 480 × 3 having an aspect ratio of 4: 3, and as an input image, an NTSC image having a 525H section for each line, Assume a VGA mode PC image having a 449H section or an SVGA mode PC image having a 525H section per line.
따라서, PDP 텔레비젼에 입력되는 신호가 NTSC 영상 또는 SVGA PC 영상일 경우, 즉 각 라인마다 실제의 영상 데이터가 존재하는 구간(액티브 구간)이 480H 라인인 경우, 통상의 방법에 따라 발생되는 수평 및 수직 블랭크 신호를 이용하여 메모리에 저장된 영상 데이터를 독출하기 위한 독출 어드레스를 생성하여 패널상의 수평 및 수직위치를 설정하게 될 것이고, 입력신호가 VGA PC 영상일 경우, 즉 각 라인마다 실제의 영상 데이터가 존재하는 구간(액티브 구간)이 400H 라인인 경우, 본 발명에 따라 적응적으로 발생되는 수직 블랭크 신호에 의거하여 발생되는 수직 어드레스 신호에 따라 패널상에 디스플레이되는 영상 화면의 수직위치를 설정하게 될 것이다.Therefore, when the signal input to the PDP television is NTSC video or SVGA PC video, i.e., when the section (active section) where the actual video data exists for each line is 480H line, the horizontal and vertical generated according to the conventional method. By using the blank signal, a read address for reading the image data stored in the memory will be generated to set the horizontal and vertical positions on the panel.If the input signal is a VGA PC image, that is, the actual image data exists for each line. If the section (active section) is a 400H line, the vertical position of the video screen displayed on the panel will be set according to the vertical address signal generated based on the vertical blank signal adaptively generated according to the present invention.
즉, 본 발명에서는 모니터의 사이즈가 640×480 일 때 640×400 모드의 PC 영상이 입력되면 입력영상을 표현하고 남는 모니터의 잔여영역을, 일예로서 도 5에 도시된 바와같이, 모니터의 하단부에 집중하여 블랭크 영역(즉, 하단부 80 라인)으로 디스플레이될 수 있도록 그에 상응하는 적응적인 수직 블랭크 신호를 생성한다. 이 경우, 모드 대응한 적응적인 디스플레이는 물론 예를들면 영화화면과 같은 디스플레이 효과를 얻을 수 있을 것이다.That is, in the present invention, when a PC image of 640 × 400 mode is input when the size of the monitor is 640 × 480, the remaining area of the monitor remaining after expressing the input image is shown in the lower portion of the monitor as an example. Create a corresponding adaptive vertical blank signal so that it can be concentrated and displayed in the blank area (ie, bottom 80 lines). In this case, not only an adaptive display corresponding to the mode but also a display effect such as a movie screen may be obtained.
도 1은 본 발명에 따른 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치를 적용하는 데 적합한 전형적인 블랭크 신호 발생 시스템의 블록구성도이다.1 is a block diagram of a typical blank signal generation system suitable for applying an adaptive vertical blank generator in a PDTV according to the present invention.
동도면에 도시된 바와같이, 전형적인 블랭크 신호 발생 시스템은 수평 블랭크 발생 블록(100), 수직 블랭크 발생 블록(200), 블랭크 조합 블록(300) 및 어드레스 발생 블록(400)을 포함한다.As shown in the figure, a typical blank signal generation system includes a horizontal blank generation block 100, a vertical blank generation block 200, a blank combination block 300 and an address generation block 400.
도 1을 참조하면, 수평 블랭크 발생 블록(100)은, 디스플레이를 위해 PDP 텔레비젼에 입력되는 영상(즉, NTSC 영상, VGA 모드 PC 영상 또는 SVGA 모드 PC 영상 등)에서 검출한 라인 L11 상의 수평 동기신호(H)와 라인 L13 상의 수직 동기신호(V)에 의거하여 PDP 패널상에 디스플레이되는 화면의 수평위치를 설정하기 위한 수평 블랭크 신호를 발생하여 라인 L15 를 통해 다음단의 블랭크 조합 블록(300)으로 제공한다.Referring to FIG. 1, the horizontal blank generation block 100 is a horizontal synchronization signal on a line L11 detected from an image (ie, an NTSC image, a VGA mode PC image, or an SVGA mode PC image, etc.) input to a PDP television for display. Based on (H) and the vertical synchronizing signal (V) on the line L13, a horizontal blank signal for setting the horizontal position of the screen displayed on the PDP panel is generated and passed to the next blank combination block 300 through the line L15. to provide.
다음에, 수직 블랭크 발생 블록(200)은, 실질적으로 본 발명에 직접 관련되는 부분인 것으로, 라인 L11 상의 수평 동기신호(H) 및 라인 L13 상의 수직 동기신호(V)에 의거하여 입력영상의 모드를 판별, 즉 도 3a에 도시된 바와같이, 입력영상이 각 라인마다 525H 의 수평구간(도 3b에 도시된 바와같이, 480H 라인의 액티브 구간을 가짐)을 갖는 영상(NTSC 영상, SVGA 모드 PC 영상)인지 또는, 도 3c에 도시된 바와같이, 각 라인마다 449H 의 수평구간(도 3d에 도시된 바와같이, 400H 라인의 액티브 구간을 가짐)을 갖는 영상(VGA 모드 PC 영상)인지의 여부를 판별하며, 그 판별결과에 의거하여 그에 상응하는 수직 블랭크 신호를 발생하여 라인 L17 을 통해 다음단의 블랭크 조합 블록(300)으로 제공한다. 이러한 수직 블랭크 발생 블록(200)에서 본 발명에 따라 입력영상이 VGA 모드(라인당 400H 의 액티브 구간을 가짐) PC 영상일 때 수직 블랭크 신호를 발생하는 구체적인 동작과정에 대해서는 첨부된 도 2를 참조하여 후에 상세하게 기술될 것이다.Next, the vertical blank generation block 200 is a part which is directly related to the present invention and is based on the horizontal synchronization signal H on the line L11 and the vertical synchronization signal V on the line L13. 3A, that is, the input image has an horizontal section of 525H for each line (having an active section of the 480H line, as shown in FIG. 3B) (NTSC image, SVGA mode PC image, as shown in FIG. 3B). 3C, or as an image (VGA mode PC image) having a horizontal section of 449H for each line (having an active section of the 400H line, as shown in FIG. 3D) as shown in FIG. 3C. Based on the determination result, a vertical blank signal corresponding thereto is generated and provided to the next blank combination block 300 through the line L17. In the vertical blank generation block 200 according to the present invention, a detailed operation process of generating a vertical blank signal when the input image is a VGA mode (having an active section of 400H per line) PC image according to the present invention will be described with reference to FIG. 2. It will be described later in detail.
한편, 블랭크 조합 블록(300)에서는 라인 L15 를 통해 상기한 수평 블랭크 발생 블록(100)으로부터 제공되는 수평 블랭크 신호와 라인 L17 을 통해 상기한 수직 블랭크 발생 블록(200)으로부터 제공되는 본 발명에 따라 검출된 수직 블랭크 신호를 조합하여 완성된 영상 블랭크 신호를 생성하며, 여기에서 생성된 영상 블랭크 신호는 라인 L19 를 통해 다음단의 어드레스 발생 블록(400)으로 제공된다.On the other hand, the blank combination block 300 detects according to the present invention provided from the horizontal blank signal provided from the horizontal blank generation block 100 through the line L15 and the vertical blank generation block 200 described through the line L17. The generated vertical blank signal is combined to generate a completed image blank signal, and the generated image blank signal is provided to the next address generation block 400 through the line L19.
다음에, 어드레스 발생 블록(400)에서는, 라인 L19 를 통해 상기한 블랭크 조합 블록(300)에서 제공되는 영상 블랭크 신호에 의거하여, 도시 생략된 프레임 메모리(즉, 오드 필드 메모리 및 이븐 필드 메모리)에 저장되어 있는 영상 데이터(오드 필드용 영상 데이터및 이븐 필드용 영상 데이터)를 독출하기 위한 독출 어드레스 신호를 발생한다.Next, in the address generation block 400, on the basis of the image blank signal provided by the blank combination block 300 described above via the line L19, to the frame memory (i.e., the odd field memory and even field memory) not shown. A read address signal for reading stored video data (image data for odd field and image field for even field) is generated.
따라서, 도시 생략된 프레임 메모리(즉, 오드 필드 메모리 및 이븐 필드 메모리)에서는, PDP 패널을 통한 영상 디스플레이를 위해, 상기한 어드레스 발생 블록(400)으로 부터의 독출 어드레스 신호에 응답하여 해당하는 각 영상 데이터들이 순차적으로 독출될 것이다.Therefore, in the frame memory (i.e., odd field memory and even field memory) not shown, each image corresponding to the read address signal from the address generation block 400 described above is used for image display through the PDP panel. The data will be read sequentially.
또한, 통상의 NTSC 방식 영상신호는 525 라인의 한 프레임이 오드 필드(오드 262.5H 라인)와 이븐 필드(이븐 262.5H 라인)로 구성되는 비월주사 방식(인터레이스 방식)을 갖는 데 반해, PC 영상신호는 순차주사 방식(넌인터레이스 방식)으로 구성되어 있다. 따라서, 넌인터레이스 방식의 PC 영상을 인터레이스 방식으로 변환해줄 필요가 있으며, 본 발명의 적응적인 수직 블랭크 발생장치에서는 PC 영상의 입력시에 이러한 영상 방식 변환을 수행한다.In addition, a typical NTSC video signal has an interlaced scan method (interlaced method) in which one frame of 525 lines is composed of an odd field (2626H line of odd) and an even field (yield 262.5H line). Is composed of a sequential scanning method (non-interlacing method). Therefore, it is necessary to convert a non-interlaced PC image to an interlace method, and the adaptive vertical blank generator of the present invention performs such image conversion when the PC image is input.
도 2는 도 1에 도시된 수직 블랭크 발생 블록(200)의 상세블록을 도시한 것으로, 실질적으로 본 발명의 바람직한 실시예에 따른 피디피 텔레비젼에서의 적응적인 수직 블랭크 발생장치의 블록구성도를 나타낸다.FIG. 2 shows a detailed block of the vertical blank generating block 200 shown in FIG. 1 and shows a block diagram of an adaptive vertical blank generating device in a PDTV according to a preferred embodiment of the present invention.
동도면에 도시된 바와같이, 본 발명의 적응적인 수직 블랭크 발생장치는 모드 판별 및 펄스 정형 블록(202), 시프트 레지스터(204), 버퍼 블록(206), 제 1 카운터(208), 제 2 카운터(210), 앤드 게이트(212), 주파수 체배기(214), 버퍼(BF), 인버터(INT) 및 수직 블랭크 선택 블록(216)을 포함한다.As shown in the figure, the adaptive vertical blank generator of the present invention is a mode determination and pulse shaping block 202, a shift register 204, a buffer block 206, a first counter 208, a second counter. 210, end gate 212, frequency multiplier 214, buffer BF, inverter INT, and vertical blank selection block 216.
도 2를 참조하면, 모드 판별 및 펄스 정형 블록(202)에서는, 라인 L11 을 통해 제공되는 입력영상에서 검출한 수평 동기신호(H)와 라인 L13 을 통해 제공되는 입력영상에서 검출한 수직 동기신호(V)에 의거하여 입력 영상신호의 모드를 판별, 즉 입력영상이 525H 의 수평구간(480H 라인의 액티브 구간)을 갖는 영상모드(즉, NTSC 영상 또는 SVGA 모드 PC 영상) 인지 또는 입력영상이 449H 의 수평구간(400H 라인의 액티브 구간)을 갖는 영상모드(VGA 모드 PC 영상) 인지의 여부를 판별하며, 그 판별결과에 따른 하이 또는 로우레벨의 선택펄스(SP)를 라인 L21 상에 발생하여 다음단의 버퍼 블록(206)에 제공한다. 예를들어, 입력영상이 640×400 모드이면 로우레벨의 선택신호(SP)를 라인 L21 상에 발생하고, 입력영상이 640×480 모드이면 하이레벨의 선택신호(SP)를 라인 L21 상에 발생한다.Referring to FIG. 2, in the mode determination and pulse shaping block 202, the horizontal synchronization signal H detected in the input image provided through the line L11 and the vertical synchronization signal detected in the input image provided through the line L13 ( V) to determine the mode of the input video signal, i.e., whether the input video is an image mode (i.e., NTSC image or SVGA mode PC image) having a horizontal section of 525H (active section of the 480H line) or the input image is of 449H. It determines whether the image mode (VGA mode PC image) has a horizontal section (active section of the 400H line), and generates a high or low level selection pulse SP on the line L21 according to the result of the determination. To the buffer block 206. For example, if the input image is in 640 × 400 mode, a low level selection signal SP is generated on line L21. If the input image is in 640 × 480 mode, a high level selection signal SP is generated on line L21. do.
한편, 입력영상의 방식을 판별하여 입력영상이 순차주사 방식(넌인터레이스 방식)의 PC 영상인 경우 이를 비월주사 방식(인터레이스 방식)으로 전환해야 하는 데, 이를 위해 모드 판별 및 펄스 정형 블록(202)에서는 입력영상이 PC 영상일 때, 일예로서 도 4d에 도시된 바와같이 하이 또는 로우레벨의 필드 구분신호(E/O)를 발생하여 라인 L22 를 통해 버퍼 블록(206)으로 제공한다. 즉, 수직 동기신호(V)내에 포함되는 수평 동기신호(H)의 갯수는 인터레이스 방식(즉, NTSC 방식 영상신호)과 넌인터레이스 방식(즉, PC 영상신호)에 따라 서로 다른 값을 갖으며, 또한 PC 영상의 경우 모드(VGA모드, SVGA 모드 등)에 따라 서로 다른 값을 갖는 데, 모드 판별 및 펄스 정형 블록(202)에서 수행되는 입력 영상의 방식 판별은, 수직 동기신호(V)내에 포함되는 수평 동기신호(H)의 갯수를 카운트함으로써 수행되며, 이러한 수평 동기신호(H)의 갯수 카운트 결과에 상응하여 라인 L22 상에 하이 또는 로우레벨의 필드 구분신호(E/O)를 발생한다. 이러한 필드 구분신호(E/O)는, 예를들면 오드 필드 구간을 하이레벨로, 이븐 필드 구간을 로우레벨로 정의할 수 있을 것이다.Meanwhile, if the input image is a PC image of a sequential scanning method (non-interlacing method) by determining the method of the input image, it must be converted to an interlaced scanning method (interlacing method). For this, the mode discrimination and pulse shaping block 202 In the case where the input image is a PC image, as an example, as shown in FIG. 4D, a field division signal (E / O) of high or low level is generated and provided to the buffer block 206 through the line L22. That is, the number of horizontal synchronization signals H included in the vertical synchronization signal V has different values according to the interlace method (i.e., NTSC video signal) and the non-interlace method (i.e., PC video signal). In addition, in the case of a PC image, it has different values according to modes (VGA mode, SVGA mode, etc.), and the mode determination and the method determination of the input image performed in the pulse shaping block 202 are included in the vertical synchronization signal V. This is performed by counting the number of horizontal synchronization signals H to be generated, and a field discrimination signal E / O having a high or low level is generated on the line L22 corresponding to the count result of the horizontal synchronization signals H. The field separation signal E / O may define, for example, an odd field section as a high level and an even field section as a low level.
또한, 모드 판별 및 펄스 정형 블록(202)에서는 입력영상이 넌인터레이스 방식의 PC 영상일 때, 극성이 다른 수직주파수의 극성을 일정하게하여 출력, 즉 60 MHz 의 수직주파수를 갖는 PC 영상신호의 수직주파수 극성과 70 MHz 의 수직주파수를 갖는 PC 영상신호의 수직주파수 극성은 서로 반대극성(60 MHz 의 수직주파수는 + 극성, 70 MHz 의 수직주파수는 - 극성)을 갖는데, 모드 판별 및 펄스 정형 블록(202)에서는 극성 반전을 통해 이들 극성을 일정하게 유지시킨다.Further, in the mode discrimination and pulse shaping block 202, when the input video is a non-interlaced PC video, the output of the vertical frequency having different polarities is fixed, that is, the vertical of the PC video signal having a vertical frequency of 60 MHz. The vertical polarity of PC video signal with frequency polarity and vertical frequency of 70 MHz has opposite polarity (+ polarity of vertical frequency of 60 MHz,-polarity of vertical frequency of 70 MHz). In 202, these polarities are kept constant through polarity inversion.
한편, 시프트 레지스터(204)는 라인 L23 을 통해 상기한 모드 판별 및 펄스 정형 블록(202)에서 제공되는 수평 동기신호(H)에 의거하여 라인 L24 를 통해 제공되는 수직 동기신호(V1)를 기설정된 소정펄스 주기로 시프트, 즉 42H 라인을 시프트시켜, 예를들면 도 4b에 도시된 바와같은 수직 동기신호(V1)를 도 4c에 도시된 바와같이, 42H 시프트된 2H 라인의 수직 블랭크 구간(43H, 44H)을 갖는 새로운 수직 동기신호(V2)를 생성하며, 여기에서 생성된 새로운 수직 동기신호(V2)는 라인 L25 를 통해 다음단의 버퍼 블록(206)에 제공된다.On the other hand, the shift register 204 presets the vertical synchronizing signal V1 provided through the line L24 based on the horizontal synchronizing signal H provided by the mode determination and pulse shaping block 202 described above via the line L23. Shifting by a predetermined pulse period, i.e., shifting the 42H line, for example, the vertical blanking signal V1 as shown in FIG. 4B, as shown in FIG. 4C, the vertical blank sections 43H and 44H of the 2H line shifted by 42H. Generates a new vertical synchronizing signal V2 with < RTI ID = 0.0 > 1, < / RTI >
이때, 버퍼 블록(206)은, 라인 L21, L22, L23, L25 상에 발생되는 각 신호간의 타이밍 동기를 위해 각 신호를 버퍼링하는 것으로, 이러한 버퍼 블록(206)은 라인 L26 상에 선택펄스(SP)를 발생하여 후술하는 제 2 카운터(210) 및 수직 블랭크 선택 블록(216)으로 각각 제공하고, 라인 L27 상에 도 4d에 도시된 바와같은 필드 구분신호(E/O)를 발생하여 수직 블랭크 선택 블록(216)에 제공하며, 라인 L28 및 L29 상에 각각 수평 동기신호(H) 및 수직 동기신호(V2)를 각각 발생하여 제 1 카운터(208) 및 제 2 카운터(210)에 동시에 제공한다. 또한, 라인 L28 상의 수평 동기신호(H)는 후술하는 앤드 게이트(212)의 타단에 연결된다.At this time, the buffer block 206 buffers each signal for timing synchronization between the signals generated on the lines L21, L22, L23, and L25, and the buffer block 206 selects a pulse SP on the line L26. Is generated and provided to the second counter 210 and the vertical blank selection block 216, which will be described later, and the vertical blank selection is generated by generating a field separation signal (E / O) as shown in FIG. 4D on the line L27. Provided to block 216, a horizontal synchronizing signal H and a vertical synchronizing signal V2 are generated on lines L28 and L29, respectively, and provided to the first counter 208 and the second counter 210 simultaneously. In addition, the horizontal synchronizing signal H on the line L28 is connected to the other end of the AND gate 212 described later.
한편, 제 1 카운터(208)는, 640×400 모드의 PC 영상이 입력될 때, 일예로서 도 5에 도시된 바와같이, 본 발명에 따라 모니터의 상단부 일부 및 하단부 일부에 블랭크 영역(모니터가 640×480 일 때, 모니터 상단부 40 라인 및 하단부 40 라인의 분할된 블랭크 영역)을 생성하기 위한 블랭크 구간을 생성하는 것으로, 라인 L28 및 라인 L29 를 통해 상기한 버퍼 블록(206)으로부터 제공되는 수직 및 수평 동기신호에 의거하여, 하나의 수직구간내에 존재하는 수평동기를 카운트하여 소정구간의 블랭크 펄스신호, 즉 일예로서 도 4e에 도시된 바와같이, 445H 에서 35H 사이의 40H 라인(오드 필드 블랭크 펄스) 및 다음 수직구간의 445H 에서 35H 사이의 40H 라인(이븐 필드 블랭크 펄스)으로 된 블랭크 펄스를 생성하며, 여기에서 생성된 블랭크 펄스신호는 라인 L31 을 통해 후술하는 수직 블랭크 선택 블록(216)으로 제공된다. 이때, 선행하는 22H 시프트된 수직구간(PC 영상의 한 프레임)을 하나의 필드, 즉 오드 필드라 정의하면, 이어지는 22H 시프트된 다음 수직구간은 이븐 필드가 될 것이다.On the other hand, the first counter 208, when the PC image of the 640 × 400 mode is input, as shown in Figure 5 as an example, according to the present invention, the blank area (monitor is 640 on a portion of the upper and lower portions of the monitor according to the present invention) At 480, creating a blank section for generating the monitor blank section 40 lines and the bottom 40 lines), the vertical and horizontal lines provided from the buffer block 206 described above via lines L28 and L29. Based on the synchronization signal, a horizontal pulse present in one vertical section is counted, and a blank pulse signal of a predetermined section, i.e., 40H line (odd field blank pulse) between 445H and 35H, as shown in FIG. A blank pulse is generated from a 40H line (even field blank pulse) between 445H and 35H of the next vertical section, and the blank pulse signal generated here is described later through line L31. The blank is provided with straight-selection block 216. In this case, if the preceding 22H shifted vertical section (one frame of the PC image) is defined as one field, that is, an odd field, the next 22H shifted vertical section will be an even field.
다른한편, 제 2 카운터(210)는, 라인 L26 으로부터 제공되는 선택펄스(SP)에 의거하여, 라인 L28 및 라인 L29 를 통해 상기한 버퍼 블록(206)으로부터 제공되는 수직 및 수평 동기신호에서 영상 디스플레이를 위한 오드 필드 및 이븐 필드의 수직구간을 검출, 즉 수직구간내에 존재하는 유효한 수평동기(실제 영상 데이터가 존재하는 액티브 구간 라인) 구간을 카운트하여, 일예로서 도 4f에 도시된 바와같이, 45H 에서 444H 사이의 400H 구간으로 된 각각의 오드 필드 수직구간 및 이븐 필드 수직구간 펄스를 검출하며, 여기에서 검출된 수직구간 펄스신호는 라인 L30 을 통해 앤드 게이트(212)의 일측에 연결된다. 즉, 제 2 카운터(210)는 42H 시프트되어 43H - 449H 를 갖는 각 수직구간마다 45H 에서 444H 사이의 400H 라인 구간으로 된 액티브 구간을 검출한다.On the other hand, the second counter 210 displays an image in the vertical and horizontal synchronizing signals provided from the buffer block 206 described above via lines L28 and L29, based on the selection pulse SP provided from line L26. Detects the vertical section of the odd field and even field for ie, counts the valid horizontal synchronization (active section line in which the actual image data exists) in the vertical section, as shown in FIG. 4F as an example, at 45H. Each odd field vertical section and even field vertical section pulse in a 400H section between 444H are detected, and the detected vertical section pulse signal is connected to one side of the AND gate 212 through a line L30. That is, the second counter 210 detects an active section of 400H line section between 45H and 444H for each vertical section having 42H shifted by 43H.
다음에, 앤드 게이트(212)는 라인 L28 상의 수평 동기펄스 및 라인 L30 상의 유효 수직구간 펄스간의 논리곱 연산을 통해 유효 수직구간(45H - 444H)에 포함되는 400H 의 액티브 구간 수평 동기신호를 생성하며, 여기에서 생성된 수평 동기신호는 다음단의 주파수 체배기(214)로 제공된다.Next, the AND gate 212 generates an active period horizontal synchronization signal of 400H included in the effective vertical sections 45H to 444H through an AND operation between the horizontal sync pulse on the line L28 and the effective vertical section pulse on the line L30. The generated horizontal synchronizing signal is provided to the frequency multiplier 214 of the next stage.
한편, 주파수 체배기(214)는, 예를들면 1/2 주파수 분주기로 구성될 수 있는 데, 상기한 앤드 게이트(210)에서 제공되는 수평 동기신호를 1/2 주파수 분주하여, 도 4g에 도시된 바와같은 출력파형, 즉 45H - 444H 라인간에서 홀수 라인만을 취한 45H, 47H, 49H, - - - 443H 로 된 수평 동기펄스를 생성한다. 여기에서, 생성되는 45H, 47H, 49H, - - - 443H 로 된 수평 동기펄스는 오드 필드용 수평펄스이다.Meanwhile, the frequency multiplier 214 may be configured as, for example, a 1/2 frequency divider. The frequency multiplier 214 divides the horizontal synchronization signal provided from the AND gate 210 by 1/2 frequency, and is illustrated in FIG. 4G. Generate an output waveform as shown, i.e., 45H, 47H, 49H,---443H horizontal sync pulses taking only odd lines between 45H-444H lines. Here, the generated horizontal synchronizing pulses of 45H, 47H, 49H and 443H are horizontal pulses for the odd field.
이때, 주파수 체배기(214)에서 1/2 분주된 수평 동기펄스는 다음단의 버퍼(BF) 및 인버터(INT)로 각각 제공되는 데, 버퍼(BF)는 인버팅 타이밍을 위해 수평 동기펄스를 버퍼링하는 것이며, 여기에서 버퍼링된 수평 동기펄스는 라인 L32 를 통해 수직 블랭크 선택 블록(216)으로 제공된다.At this time, the horizontal synchronization pulses divided by 1/2 from the frequency multiplier 214 are provided to the next buffer BF and the inverter INT, respectively. The buffer BF buffers the horizontal synchronization pulses for inverting timing. Wherein the buffered horizontal sync pulse is provided to the vertical blank select block 216 via line L32.
또한, 인버터(INT)는 상기한 주파수 체배기(214)에서 제공되는 1/2 분주된 수평 동기펄스의 반전시키는 것으로, 이와같은 반전을 통해, 도 4h에 도시된 바와같은 출력파형, 즉 45H - 444H 라인간에서 짝수 라인만을 취한 46H, 48H, 50H, - - - 444H 로 된 수평 동기펄스를 생성하여 라인 L33 을 통해 다음단의 수직 블랭크 선택 블록(216)으로 제공한다. 여기에서, 생성되는 46H, 48H, 50H, - - - 444H 로 된 수평 동기펄스는 이븐 필드용 수평펄스이다.Inverter INT also inverts the half-divided horizontal sync pulse provided by frequency multiplier 214, and through this inversion, an output waveform as shown in Fig. 4H, i.e., 45H-444H. A horizontal sync pulse of 46H, 48H, 50H,--444H taking only even lines between lines is generated and provided to the next vertical blank selection block 216 through line L33. Here, the generated horizontal synchronizing pulses of 46H, 48H, 50H,---444H are horizontal pulses for even field.
한편, 수직 블랭킹 선택 블록(216)에서는, 입력영상이 넌인터레이스 방식의 640×480 모드 영상일 때(즉, 라인 L27 상의 선택펄스(SP)가 하이레벨일 때), 라인 L26 상의 선택펄스(SP) 또는 라인 L27 상의 필드 구분신호(E/O)에 응답하여, 라인 L32 상의 오드 필드용 수직 블랭크 신호 및 라인 L33 상의 오드 필드용 수직 블랭크 신호를 교번적으로 선택하여 라인 L17을 통해 도 1의 블랭크 조합 블록(300)으로 제공한다. 즉, 입력영상이 넌인터레이스 방식의 640×480 모드 영상일 때, 라인 L27 상의 필드 구분신호(E/O)가 하이레벨이면 라인 L32 상의 오드 필드용 수직 블랭크 신호를 선택하여 출력하고, 라인 L27 상의 필드 구분신호(E/O)가 로우레벨이면 라인 L33 상의 이븐 필드용 수직 블랭크 신호를 선택하여 출력한다.On the other hand, in the vertical blanking selection block 216, when the input image is a non-interlaced 640x480 mode image (that is, when the selection pulse SP on the line L27 is high level), the selection pulse SP on the line L26 is selected. Or in response to the field separator signal (E / O) on line L27, alternately selects the vertical blank signal for the odd field on line L32 and the vertical blank signal for the odd field on line L33 to alternate the blank of FIG. Combination block 300 is provided. That is, when the input image is a non-interlaced 640 × 480 mode image, if the field discrimination signal (E / O) on the line L27 is at a high level, the vertical blank signal for the odd field on the line L32 is selected and output, and on the line L27 If the field division signal E / O is at the low level, the even field vertical blank signal on the line L33 is selected and output.
다른한편, 입력영상이 넌인터레이스 방식의 640×400 모드 영상인 경우, 수직 블랭킹 선택 블록(216)에서는, 라인 L26 상의 선택펄스(SP) 또는 라인 L27 상의 필드 구분신호(E/O)에 의거하여, 라인 L31 및 라인 L32 간의 조합을 출력으로 선택하거나 또는 라인 L31 및 라인 L33 간의 조합을 출력으로 선택함으로써, 라인 L17 상에, 도 4i에 도시된 바와같은, 수직 블랭크 신호(Vpsp)를 발생한다. 즉, 도 4e에 도시된 바와같은 라인 L31 상의 블랭크 펄스(수직구간내 445H - 35H 라인 구간)는, 본 발명에 따라 640×480 사이즈를 갖는 모니터상에 640×400 모드 영상을 디스플레이할 때, 도 5에 도시된 바와같이 모니터의 하단부(하단부 80 라인)에 블랭크 영역을 설정하기 위한 신호인 것으로, 이러한 블랭크 펄스는 샘플링을 통해 제로(0) 데이터를 생성함으로써 실질적으로 모니터상에서 블랭크 영역(하단부 블랭크 영역)으로써 디스플레이된다.On the other hand, when the input image is a non-interlaced 640x400 mode image, in the vertical blanking selection block 216, on the basis of the selection pulse SP on the line L26 or the field division signal (E / O) on the line L27, By selecting the combination between line L31 and line L32 as the output or by selecting the combination between line L31 and line L33 as the output, on line L17, a vertical blank signal Vpsp, as shown in FIG. 4I, is generated. That is, a blank pulse on the line L31 (445H-35H line section in the vertical section) as shown in FIG. 4E, when displaying a 640x400 mode image on a monitor having a 640x480 size according to the present invention, FIG. It is a signal for setting a blank area at the bottom of the monitor (bottom 80 lines) as shown in Fig. 5, and this blank pulse is substantially zero on the monitor by generating zero data through sampling. Is displayed.
즉, 본 발명에 따라 수직 블랭크 선택 블록(216)에서는 라인 L26 상의 선택펄스(SP)가 로우레벨이고, 라인 L27 상의 필드 구분신호(E/O)가 하이레벨일 때, 라인 L31 및 라인 L32 의 조합을 그의 출력으로 선택하여 한 프래임의 오드 필드 수직 블랭크 구간으로 출력하고, 라인 L26 상의 선택펄스(SP)가 로우레벨이고, 라인 L27 상의 필드 구분신호(E/O)가 로우레벨일 때, 라인 L31 및 라인 L33 의 조합을 그의 출력으로 선택하여 한 프래임의 이븐 필드 수직 블랭크 구간으로 출력한다.That is, according to the present invention, in the vertical blank selection block 216, when the selection pulse SP on the line L26 is low level and the field separation signal E / O on the line L27 is high level, the lines L31 and L32 When the combination is selected as its output and output in the odd field vertical blank section of one frame, the selection pulse SP on the line L26 is low level, and the field division signal (E / O) on the line L27 is low level. The combination of L31 and line L33 is selected as its output and output as an even field vertical blank section of one frame.
따라서, 이와같은 과정을 통해 입력영상이 640×400 모드의 PC 영상일 때, 40 라인(445H - 35H)의 블랭크 펄스를 갖는 오드 필드용 수직 블랭크 구간 및 40 라인(445H - 35H)의 블랭크 펄스를 갖는 이븐 필드용 수직 블랭크 구간을 교번적으로 선택하여 수직 블랭크 신호(Vpsp)를 출력한다.Therefore, when the input image is a PC image of 640 × 400 mode through this process, the vertical blank section for the odd field having the blank pulse of 40 lines (445H-35H) and the blank pulse of 40 lines (445H-35H) are obtained. The vertical blank section for the even field is alternately selected to output a vertical blank signal Vpsp.
그 결과, 640×480 사이즈의 모니터상에 640×400 모드의 PC 영상이 디스플레이될 때, 본 발명에 따라 오드 필드에 생성된 40 라인(445H - 35H)의 블랭크 펄스와 이븐 필드에 생성된 40 라인(및 445H - 35H)의 블랭크 펄스가 샘플링되어 제로 데이터가 생성되므로써, 일예로서 도 5에 도시된 바와같이, 모니터의 하단부에 80 라인(오드 필드 40 라인 + 이븐 필드 40 라인) 크기의 블랭크 영역이 만들어지는 형태로 입력영상이 디스플레이된다.As a result, when a PC image of 640x400 mode is displayed on a 640x480 size monitor, 40 lines (445H-35H) of blank pulses generated in the odd field and 40 lines generated in the even field according to the present invention are displayed. Since blank pulses of (and 445H-35H) are sampled to generate zero data, as shown in FIG. 5 as an example, a blank area of 80 lines (or odd field 40 lines + even field 40 lines) is provided at the bottom of the monitor. The input image is displayed in the form of making.
이상 설명한 바와같이 본 발명에 따르면, PDP 텔레비젼에 있어서, 적어도 디스플레이 패널보다 적은 라인수를 갖는 영상모드를 패널상에 디스플레이, 예를들면 640×480 사이즈의 모니터에 640×400 모드의 PC 영상을 디스플레이할 때, 영상 화면의 수직위치를 설정하는 데 적합한 수직 블랭크 신호를 적응적으로 발생함으로써, 모니터 사이즈와 다른 라인수를 갖는 영상을 효과적으로 디스플레이할 수 있다.As described above, according to the present invention, in a PDP television, an image mode having at least fewer lines than the display panel is displayed on the panel, for example, a 640 × 400 mode PC image is displayed on a 640 × 480 size monitor. In this case, by adaptively generating a vertical blank signal suitable for setting the vertical position of the video screen, an image having a line number different from the monitor size can be effectively displayed.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960072681A KR100220695B1 (en) | 1996-12-27 | 1996-12-27 | Apparatus for adaptively generating vertical blank of video signals in pdp tv |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960072681A KR100220695B1 (en) | 1996-12-27 | 1996-12-27 | Apparatus for adaptively generating vertical blank of video signals in pdp tv |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980053575A KR19980053575A (en) | 1998-09-25 |
KR100220695B1 true KR100220695B1 (en) | 1999-09-15 |
Family
ID=19491175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960072681A Expired - Fee Related KR100220695B1 (en) | 1996-12-27 | 1996-12-27 | Apparatus for adaptively generating vertical blank of video signals in pdp tv |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100220695B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100829105B1 (en) * | 2005-08-10 | 2008-05-16 | 삼성전자주식회사 | Image signal processing method and image signal processing device |
-
1996
- 1996-12-27 KR KR1019960072681A patent/KR100220695B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980053575A (en) | 1998-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100367432B1 (en) | Video display apparatus and video display method | |
KR100339898B1 (en) | Image display apparatus | |
US4509071A (en) | Double-scanning non-interlace television receiver | |
KR910006295B1 (en) | Tv receiver | |
US4701799A (en) | Image display panel drive | |
EP1460846A1 (en) | Image signal processing apparatus and processing method | |
KR100199784B1 (en) | A sub-picture image signal vertical compression circuit | |
KR100220695B1 (en) | Apparatus for adaptively generating vertical blank of video signals in pdp tv | |
KR100245791B1 (en) | Apparatus for adaptively generating vertical blank of video signals in pdp tv | |
KR100220696B1 (en) | Apparatus for adaptively generating vertical blank of video signal in pdp tv | |
KR100356138B1 (en) | Double-speed image signal display method, display unit and television receiver | |
KR100385975B1 (en) | Apparatus for converting video format and method thereof | |
KR100213295B1 (en) | PD Blank's Vertical Blank Generator | |
JPH09247575A (en) | Scan line converter | |
JP2001067042A (en) | Scan converter for interlace driving panel | |
KR100237918B1 (en) | Apparatus for adaptively generating blank signals in pdp tv | |
RU2245002C2 (en) | Method for displaying television image signals in hdtv receiver | |
JP4432154B2 (en) | Field inversion pulse generator for interlaced drive panel | |
JPH06242748A (en) | Lcd display device | |
KR0164161B1 (en) | FIElD SEPARATOR OF TELEVISION | |
JP3642187B2 (en) | Television receiver | |
KR20050024188A (en) | Image signal processing circuit | |
US20040141092A1 (en) | Image display apparatus and scanning line converting and displaying method | |
JPH0320116B2 (en) | ||
JPH0567113B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961227 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961227 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990420 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990623 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19990624 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20020530 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20030602 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20040528 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20050525 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20060525 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20070601 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20080602 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20080602 Start annual number: 10 End annual number: 10 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20100510 |