KR100218633B1 - Ball Grid Array Semiconductor Package with Carrier Frame - Google Patents
Ball Grid Array Semiconductor Package with Carrier Frame Download PDFInfo
- Publication number
- KR100218633B1 KR100218633B1 KR1019960077898A KR19960077898A KR100218633B1 KR 100218633 B1 KR100218633 B1 KR 100218633B1 KR 1019960077898 A KR1019960077898 A KR 1019960077898A KR 19960077898 A KR19960077898 A KR 19960077898A KR 100218633 B1 KR100218633 B1 KR 100218633B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- carrier frame
- mounting plate
- ball grid
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10W72/877—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W74/15—
-
- H10W90/732—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
Abstract
본 발명은 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지에 관한 것으로, 중앙부에 반도체 칩이 안착될 수 있도록 반도체 칩 탑재판이 형성되고, 상기 반도체 칩 탑재판의 주변으로는 소정의 개구부가 형성되어 있으며, 상기 반도체 칩 탑재판의 각 모서리에는 타이바가 형성된 캐리어 프레임과; 상기 반도체 칩 탑재판에 접착제로 접착된 반도체 칩과; 상기 캐리어 프레임의 저면에 접착되며 다수의 회로 패턴이 형성된 인쇄 회로 기판과; 상기 반도체 칩과 인쇄 회로 기판의 회로 패턴을 전기적으로 연결시키는 전도성 와이어와; 상기 반도체 칩, 캐리어 프레임 등을 봉지제로 봉지하여 형성된 몸체와; 상기 인쇄 회로 기판의 저면에 입/출력 단자로서 형성된 다수의 솔더 볼을 포함하여 이루어짐으로서, 반도체 칩의 열을 용이하게 외부 환경으로 방출시키고 또한 미세하게 형성된 회로 패턴간의 전기적 성능도 향상시킴으로서 결국 볼 그리드 어레이 반도체 패키지의 신뢰성을 향상시킬 수 있는 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지.The present invention relates to a ball grid array semiconductor package in which a carrier frame is mounted. A semiconductor chip mounting plate is formed in a central portion to allow a semiconductor chip to be seated, and a predetermined opening is formed around the semiconductor chip mounting plate. A carrier frame having tie bars formed at each corner of the semiconductor chip mounting plate; A semiconductor chip bonded to the semiconductor chip mounting plate with an adhesive; A printed circuit board bonded to the bottom of the carrier frame and having a plurality of circuit patterns formed thereon; Conductive wires electrically connecting the semiconductor chip and a circuit pattern of a printed circuit board; A body formed by encapsulating the semiconductor chip, the carrier frame, or the like with an encapsulant; By including a plurality of solder balls formed as an input / output terminal on the bottom surface of the printed circuit board, it is easy to dissipate heat of the semiconductor chip to the external environment and also improve the electrical performance between the finely formed circuit pattern, eventually the ball grid A ball grid array semiconductor package with a carrier frame that can improve the reliability of the array semiconductor package.
Description
본 발명은 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지에 관한 것으로, 보다 상세하게 설명하면 반도체 칩의 저면 및 패키지의 한 구성 요소인 회로 패턴상에 절연적으로 캐리어 프레임을 위치시켜 반도체 칩의 열을 용이하게 방출시키고, 또한 미세하게 형성된 회로 패턴간의 전기적 성능도 향상시킴으로서 결국 볼 그리드 어레이 반도체 패키지의 신뢰성을 향상시킬 수 있는 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지에 관한 것이다.The present invention relates to a ball grid array semiconductor package in which a carrier frame is mounted. More specifically, the present invention relates to a ball grid array semiconductor package in which a carrier frame is insulated on a bottom surface of a semiconductor chip and a circuit pattern that is a component of a package. The present invention relates to a ball grid array semiconductor package equipped with a carrier frame which can be easily released and also improves the electrical performance between finely formed circuit patterns, thereby improving the reliability of the ball grid array semiconductor package.
종래의 일반적인 볼 그리드 어레이 반도체 패키지(Ball Grid Array Semi-Conductor Package; 이하 BGA패키지라 칭함)는 제1도에 도시된 바와 같이, 저면에 유리섬유로 보강시킨 열경화성 수지 복합재(135)와 그것의 상, 하부에 복잡한 회로 패턴(125)의 전도성 박막(Conductive Plated Film)이 샌드위치(Sandwitch)형태로 적층된후 양표면이 고분자 수지의 솔더 마스크(130)로 얇게 막이 입혀진 형태의 인쇄 회로 기판(Printed Circuit Board)을 출발 재료로 하여 그 중앙부에 반도체 칩(110)이 접착되어 있고, 상기 반도체 칩(110)의 입/출력 패드(115)와 상기 회로 패턴(125)은 전도성 와이어(120)로 본딩되어 있으며, 상기 열경화성 수지 복합재(135)저면의 회로 패턴(125)과 상면의 회로 패턴(125)은 전도성 비아(165)로 연결되어 있고, 상기 저면의 회로 패턴(125)에는 솔더 볼 랜드(140)가 다수 형성되어 있으며, 그 솔더 볼 랜드(140)에는 메인 보드(Main Board:도면에 도시되지 않음)로의 입출력 수단인 솔더 볼(145)이 융착된 구조로 되어 있다. 한편 상기 반도체 칩(110)과 전도성 와이어(120) 및 열경화성 수지 복합재(135)의 상면에 형성된 회로 패턴(125)을 외부의 여러 가지 환경으로부터 보호하기 위해 액상 봉지제(Golb Top)또는 일반적인 에폭시 몰딩 컴파운드(Epoxy Molding Compound)를 이용해 몸체(155)를 형성한 구조로 되어 있다.Conventional Ball Grid Array Semi-Conductor Package (hereinafter referred to as BGA package) is a thermosetting resin composite 135 and its image reinforced with glass fiber on the bottom, as shown in FIG. A printed circuit board in which a conductive plated film of a complex circuit pattern 125 is stacked in the form of a sandwich, and both surfaces are thinly coated with a solder mask 130 made of a polymer resin. The semiconductor chip 110 is adhered to the center portion of the substrate as a starting material, and the input / output pad 115 and the circuit pattern 125 of the semiconductor chip 110 are bonded with the conductive wire 120. The circuit pattern 125 on the bottom surface of the thermosetting resin composite material 135 and the circuit pattern 125 on the top surface are connected to each other by a conductive via 165, and the solder ball land 140 is formed on the circuit pattern 125 on the bottom surface of the thermosetting resin composite material 135. Is formed a large number It was, the solder ball land 140, the main board: it is in the input and output means of the solder ball 145 to the (Main Board not shown in the drawing) welded structure. Meanwhile, in order to protect the circuit pattern 125 formed on the upper surface of the semiconductor chip 110, the conductive wire 120, and the thermosetting resin composite 135 from various external environments, a liquid encapsulant (Golb Top) or a general epoxy molding may be used. The body 155 is formed using a compound (Epoxy Molding Compound).
상기 구조의 BGA패키지는 상기 반도체 칩(110)의 신호가 전도성 와이어(120), 상부의 회로 패턴(125), 전도성 비아(165), 하부의 회로 패턴(125), 솔더 볼 랜드(140) 그리고 솔더 볼(145)을 통해서 메인 보드와 접속하게 되어 반도체 칩(110)이 작동하도록 되어 있다.In the BGA package of the structure, the signal of the semiconductor chip 110 may include a conductive wire 120, an upper circuit pattern 125, a conductive via 165, a lower circuit pattern 125, a solder ball land 140, and the like. The semiconductor chip 110 is operated by being connected with the main board through the solder ball 145.
이러한 종래 BGA패키지는 그 저면에 2차원적으로 배열되어 형성된 다수의 솔더 볼(145)이 입/출력 수단이 됨으로서 다수의 입/출력 패드(115)를 갖는 반도체 칩(110)을 용이하게 수용할 수 있으며, 또한 패키지의 부피 및 두께가 박형화되어 반도체 칩(110)을 이용하는 분야의 여러 산업계에서 널리 이용되고 있는 추세에 있다.The conventional BGA package can easily accommodate the semiconductor chip 110 having a plurality of input / output pads 115 by forming a plurality of solder balls 145 arranged in two dimensions on the bottom thereof as input / output means. In addition, the volume and thickness of the package may be thinned, and thus, the semiconductor chip 110 may be widely used in various industries.
그러나 종래의 일반적인 BGA패키지는 상기 열경화성 수지 복합재(135)의 상,하부에 촘촘하고 길며 미세하게 형성된 회로 패턴(125) 및 전도성 비아(165)로 인해 각 신호가 도통되는 신호 라인(Signal Line)이 큰 인덕턴스(Inductance) 및 임피던스(Impedance)를 갖게 되며, 또한 각 회로 패턴(125)간에 커플링 효과(Coupling Effect)등이 발생되어 전체적으로 반도체 칩(110)의 전기적 성능을 저하시키는 원인이 되고 있다.However, the conventional BGA package has a signal line through which each signal is conducted due to the circuit patterns 125 and the conductive vias 165 formed on the upper and lower portions of the thermosetting resin composite material 135. It has a large inductance and impedance, and a coupling effect is generated between the circuit patterns 125, which causes a decrease in the electrical performance of the semiconductor chip 110 as a whole.
한편 상기 반도체 칩(110)의 고집적화로 인해 반도체 칩(110)의 작동시 발생되는 열 발생량이 대단히 증가하였지만 이를 원활히 외부로 방출시키는 수단이 없기 때문에 반도체 칩(110)이 파괴되거나 또는 그 전기적 성능이 대폭 저하되는 요인으로 작용되고 있다. 즉, 반도체 칩(110)의 설계기술은 발전하여 그 전기적 성능은 더욱더 우수하게 발전하고 있지만 이를 감싸는 패키지가 그 반도체 칩(110)의 전기적 성능을 저하시키는 문제점이 있다.On the other hand, due to the high integration of the semiconductor chip 110, the amount of heat generated during operation of the semiconductor chip 110 is greatly increased, but since there is no means for smoothly discharging it to the outside, the semiconductor chip 110 is destroyed or its electrical performance is reduced. It is acting as a factor that greatly reduces. That is, the design technology of the semiconductor chip 110 has evolved and its electrical performance has been improved even more. However, the package surrounding the semiconductor chip 110 has a problem of lowering the electrical performance of the semiconductor chip 110.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 반도체 칩의 저면 및 패키지의 한 구성요소인 회로 패턴상에 절연적으로 캐리어 프레임을 위치시켜 반도체 칩의 열을 용이하게 방출시키고, 또한 미세하게 형성된 회로 패턴간의 전기적 성능도 향상시킴으로서 결국 BGA패키지의 신뢰성을 향상시킬 수 있는 캐리어 프레임이 장착된 BGA패키지를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the carrier frame is insulated on the bottom surface of the semiconductor chip and a circuit pattern which is one component of the package, thereby easily dissipating heat of the semiconductor chip, and finely. The present invention also provides a BGA package equipped with a carrier frame that can improve the reliability of the BGA package by improving electrical performance between the formed circuit patterns.
제1도는 종래의 일반적인 볼 그리드 어레이 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view showing a conventional ball grid array semiconductor package.
제2도는 본 발명의 제1실시예에 의한 캐리어 프레임을 도시한 평면도이다.2 is a plan view showing a carrier frame according to the first embodiment of the present invention.
제3a, b도는 본 발명의 제2실시예인 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지의 단면을 도시한 단면도이다.3A and 3B are cross-sectional views showing a cross section of a ball grid array semiconductor package equipped with a carrier frame according to a second embodiment of the present invention.
제4도는 본 발명의 제3실시예인 캐리어 프레임을 도시한 평면도이다.4 is a plan view showing a carrier frame as a third embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
110 : 반도체 칩(Semi-Conductor Chip)110: Semi-Conductor Chip
115 : 입/출력 패드(Input/Output Pad)115: Input / Output Pad
120 : 전도성 와이어(Conductive Wire)120: conductive wire
125 : 회로 패턴(Circuit Pattern)125: circuit pattern
130 : 폴리이미드(Polyimide) 140 : 솔더 볼 랜드(Solder Ball Land)130: polyimide 140: solder ball land
145 : 솔더 볼(Solder Ball) 155 : 몸체145: solder ball 155: body
160 : 접착제 170 : 캐리어 프레임(Carrier Frame)160: adhesive 170: carrier frame
175 : 타이바(Tie Bar) 180 : 개구부(開口部)175: tie bar 180: opening
185 : 캐리어 프레임 몸체 190 : 인쇄회로 기판185: carrier frame body 190: printed circuit board
195 : 반도체 칩 탑재판195: semiconductor chip mounting plate
상기한 목적을 달성하기 위해 본 발명에 의한 캐리어 프레임이 장착된 BGA패키지는, 중앙부에 반도체 칩이 안착될 수 있도록 반도체 칩 탑재판이 형성되고, 상기 반도체 칩 탑재판의 주변으로는 소정의 개구부가 형성되어 있으며, 상기 반도체 칩 탑재판의 각 모서리에는 타이바가 형성된 캐리어 프레임과; 상기 반도체 칩 탑재판에 접착제로 접착된 반도체 칩과; 상기 캐리어 프레임의 저면에 접착되며 다수의 회로 패턴이 형성된 인쇄 회로 기판과; 상기 반도체 칩과 인쇄회로 기판의 회로 패턴을 전기적으로 연결시키는 전도성 와이어와; 상기 반도체 칩, 캐리어 프레임 등을 봉지제로 봉지하여 형성된 몸체와; 상기 인쇄회로 기판의 저면에 입/출력 단자로서 형성된 다수의 솔더 볼을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, in the BGA package equipped with a carrier frame according to the present invention, a semiconductor chip mounting plate is formed so that a semiconductor chip can be seated at a central portion thereof, and a predetermined opening is formed around the semiconductor chip mounting plate. A carrier frame having tie bars formed at each corner of the semiconductor chip mounting plate; A semiconductor chip bonded to the semiconductor chip mounting plate with an adhesive; A printed circuit board bonded to the bottom of the carrier frame and having a plurality of circuit patterns formed thereon; Conductive wires electrically connecting the semiconductor chip and a circuit pattern of a printed circuit board; A body formed by encapsulating the semiconductor chip, the carrier frame, or the like with an encapsulant; It characterized in that it comprises a plurality of solder balls formed as an input / output terminal on the bottom surface of the printed circuit board.
여기서 상기 캐리어 프레임에 형성된 각각의 개구부는 사다리꼴 형상으로 형성하거나, 그 저면에 위치되어 반도체 칩과 전도성 와이어로 본딩되는 회로 패턴 영역에만 소정 크기의 장공 형상으로 형성함으로서 본 발명의 목적을 달성할 수도 있다.The openings formed in the carrier frame may be formed in a trapezoidal shape, or may be formed in a long hole shape having a predetermined size only in a circuit pattern region located at a bottom thereof and bonded to a semiconductor chip and a conductive wire. .
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명에 의한 캐리어 프레임이 장착된 BGA반도체 패키지를 용이하게 실시할 수 있을 정도로 첨부된 도면을 참조하여 본 발명의 가장 바람직한 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out a BGA semiconductor package equipped with a carrier frame according to the present invention. If you explain it as follows.
제2도는 본 발명의 제1실시예로서 BGA패키지에 장착되는 캐리어 프레임을 도시한 평면도로서 그 구조는 다음과 같다.2 is a plan view showing a carrier frame mounted on a BGA package as a first embodiment of the present invention. The structure is as follows.
우선 차후에 반도체 칩(110)이 접착제(160)로서 접착되는 중앙부에는 반도체 칩(110)이 안착될 수 있도록 소정의 사각 형상으로 반도체 칩 탑재판(195)이 형성되어 있고, 상기 반도체 칩 탑재판(195)의 주변 즉, 사각의 각변 외측으로는 소정의 사다리꼴 형상으로 개구부(180)가 형성되어 있으며, 상기 사각의 반도체 칩 탑재판(195) 각 모서리에는 캐리어 프레임(170)의 몸체(185)와 연결시켜 주는 타이바(175)가 형성되어 있다. 여기서 상기 타이바(175)는 그 반도체 칩 탑재판(195) 상에 접착된 반도체 칩(110)으로부터의 열이 상기 타이바(175)를 통해서 캐리어 프레임(170)의 몸체(185)로 전달되도록 해주는 역할을 해주는 것이며 그 재질은 열전도성이 우수한 금속 재질로서 구리(Cu), 알루미늄(Al)등을 사용할 수가 있다.First, a semiconductor chip mounting plate 195 is formed in a predetermined square shape at a central portion at which the semiconductor chip 110 is bonded as the adhesive 160 so that the semiconductor chip 110 may be seated thereon. An opening 180 is formed in a predetermined trapezoidal shape around the periphery of the quadrangle 195, that is, at each corner of the rectangular semiconductor chip mounting plate 195 and the body 185 of the carrier frame 170. A tie bar 175 is formed to connect. The tie bar 175 is configured to transfer heat from the semiconductor chip 110 adhered to the semiconductor chip mounting plate 195 to the body 185 of the carrier frame 170 through the tie bar 175. It is a metal material with excellent thermal conductivity, and copper (Cu) and aluminum (Al) can be used.
또한, 상기 캐리어 프레임(170)의 표면에는 차후에 봉지제로 봉지되어 몸체가 형성될 영역을 미리 산화 처리(도면에 도시되지 않음)하여 봉지제와의 접착력을 극대화시킬 수 있으며 상기 캐리어 프레임(170)의 소정 영역에 은(Ag) 및 팔라듐(Pd)으로 도금을 실시하고(도면에 도시되지 않음), 그 도금이 실시된 영역과 반도체 칩(110)의 입/출력 패드(115)를 전도성 와이어(120)로 서로 그라운드 본딩을 시킴으로서 반도체 칩(110)으로부터 캐리어 프레임(170)으로의 열 방출 효과를 극대화 할 수 있는 것이다.In addition, the surface of the carrier frame 170 may be subsequently encapsulated with an encapsulant to oxidize an area in which the body is to be formed in advance (not shown) to maximize adhesion to the encapsulant, and Plating is performed with silver (Ag) and palladium (Pd) in a predetermined region (not shown in the figure), and the conductive region 120 is formed on the region where the plating is performed and the input / output pad 115 of the semiconductor chip 110. By ground bonding with each other), the heat dissipation effect from the semiconductor chip 110 to the carrier frame 170 can be maximized.
제3a도 및 제3b도는 본 발명의 제2실시예인 캐리어 프레임이 장착된 BGA패키지를 도시한 단면도이다.3A and 3B are sectional views showing a BGA package equipped with a carrier frame according to a second embodiment of the present invention.
도시된 바와 같이 전술한 캐리어 프레임(170)이 장착된 BGA패키지는 캐리어 프레임(170)의 중앙부에 형성된 반도체 칩 탑재판(195)에 반도체 칩(110)이 접착제(160)로 접착되어 있고, 상기 캐리어 프레임(170)의 저면에는 다수의 회로 패턴(125)이 형성된 인쇄 회로 기판(190)이 접착되어 있다.As shown, the BGA package in which the above-described carrier frame 170 is mounted has the semiconductor chip 110 adhered to the semiconductor chip mounting plate 195 formed at the center of the carrier frame 170 with an adhesive 160. The printed circuit board 190 on which the plurality of circuit patterns 125 are formed is bonded to the bottom of the carrier frame 170.
여기서 상기 인쇄 회로 기판(190)은 플렉시블(Flexible)한 인쇄 회로 기판(190)으로서 다수의 회로 패턴(125)인 전도성 박막을 중심으로 일면 또는 양면에 폴리이미드(130)가 도포되어 쉽게 구부러지고 휘어질 수 있는 인쇄 회로 기판(190)이다. 한편, 상기 캐리어 프레임(170)의 반도체 칩 탑재판(195)이 접착되는 영역의 주변에 위치된 인쇄회로 기판(190)의 회로 패턴(125)은 폴리이미드(130)가 도포되어 있지 않아 외부로 노출되어 있으며 그 끝단에는 금 도금(Au Plating)이 실시되어 있고 또한 하부 쪽으로는 다수의 솔더 볼 랜드(140)가 형성되어 있다. 상기 솔더 볼 랜드(140)도 역시 폴리이미드(130)가 도포되어 있지 않아 외부로 노출된 형태이다.Here, the printed circuit board 190 is a flexible printed circuit board 190, and a polyimide 130 is coated on one or both surfaces of a conductive thin film that is a plurality of circuit patterns 125, thereby easily bent and bent. A printed circuit board 190 that can be made. On the other hand, the circuit pattern 125 of the printed circuit board 190 positioned around the region where the semiconductor chip mounting plate 195 of the carrier frame 170 is bonded is not coated with polyimide 130. Exposed and at its ends are gold-plated (Au Plating) and a plurality of solder ball lands 140 are formed in the lower side. The solder ball lands 140 are also exposed to the outside because the polyimide 130 is not coated.
한편, 반도체 칩 탑재판(195)에 접착제(160)로 접착된 반도체 칩(110)의 입/출력 패드(115)와 인쇄회로 기판(190)에 형성된 다수의 회로 패턴(125)은 전도성 와이어(120) 즉, 골드 와이어(Au Wire)나 알루미늄 와이어(Al Wire)로서 본딩(Bonding)이 되어 있고, 상기 반도체 칩(110), 전도성 와이어(120), 캐리어 프레임(170)의 상부면은 에폭시 몰드 컴파운드(Epoxy Molding Compound)나 액상 봉지제(Glob Top)로 봉지되어 몸체(155)가 형성되어 있다. 여기서 상기 몸체(155)는 제3b도에 도시된 바와 같이 캐리어 프레임(170)에 형성된 개구부(180)를 더 크게 형성하고 봉지제가 상기 캐리어 프레임(170)의 개구부(180)에만 봉지하여 몸체(155)를 형성할 수 있는 것이다.Meanwhile, a plurality of circuit patterns 125 formed on the input / output pad 115 of the semiconductor chip 110 and the printed circuit board 190 adhered to the semiconductor chip mounting plate 195 with the adhesive 160 may include a conductive wire ( 120, that is, bonding is performed using gold wire or aluminum wire, and the upper surface of the semiconductor chip 110, the conductive wire 120, and the carrier frame 170 is epoxy mold. The body 155 is formed by encapsulating with an epoxy molding compound or a liquid encapsulant. Here, the body 155 forms a larger opening 180 formed in the carrier frame 170 as shown in FIG. 3B, and an encapsulant encapsulates only the opening 180 of the carrier frame 170 so that the body 155 is formed. ) Can be formed.
또한 상기 인쇄 회로 기판(190)의 저면에 형성된 다수의 솔더 볼 랜드(140)에는 BGA패키지의 입출력 수단인 다수의 솔더 볼(145)이 융착되어 형성됨으로서 본 발명에 의한 캐리어 프레임(170)이 장착된 BGA패키지를 구성하는 것이다.In addition, the plurality of solder ball lands 140 formed on the bottom surface of the printed circuit board 190 are formed by fusion welding a plurality of solder balls 145, which are input / output means of the BGA package, thereby mounting the carrier frame 170 according to the present invention. To configure the BGA package.
제4도는 본 발명의 제3실시예인 캐리어 프레임을 도시한 평면도로서 캐리어 프레임(170)에 형성된 개구부(180)를 그 저면에 위치되어 반도체 칩(110)과 전도성 와이어(120)로 본딩되는 회로 패턴(125)영역에만 장공 형상으로 형성함으로서, 캐리어 프레임(170)의 표면적을 넓힘으로서 열방출 효율을 더욱더 증가시킬 수 있는 것이다. 그리고, 상기 캐리어 프레임(170)의 소정 영역에는 봉지제로 몸체(155) 형성시 봉지제가 보다 잘 유입될 수 있도록 금(Au) 또는 은(Ag) 도금을 실시하여 몰딩 게이트(183;Molding Gate)를 형성시켰다.FIG. 4 is a plan view illustrating a carrier frame according to a third embodiment of the present invention. The circuit pattern in which the opening 180 formed in the carrier frame 170 is positioned at the bottom thereof and bonded to the semiconductor chip 110 and the conductive wire 120 is shown. By forming the holes 125 only in the region 125, the heat dissipation efficiency can be further increased by increasing the surface area of the carrier frame 170. In addition, in a predetermined region of the carrier frame 170, a molding gate 183 may be formed by plating gold or silver so that the encapsulant may be more easily introduced when the body 155 is formed of the encapsulant. Formed.
이와 같이 구성된 캐리어 프레임(170)을 갖는 BGA패키지는 반도체 칩(110)이 캐리어 프레임(170)의 반도체 칩 탑재판(195)상에 접착제(160)로 접착됨으로서 그 반도체 칩(110)에서 발생되는 열이 상기 반도체 칩 탑재판(195)으로 전달되고 곧 타이바(175)와 외부의 캐리어 프레임(170)의 몸체(185)로 전달되어 방출됨으로서 BGA패키지의 방열 효과가 극대화되는 것이다. 또한 촘촘하고 미세하게 형성된 회로 패턴(125)이 형성된 인쇄 회로 기판(190)상에 캐리어 프레임(170)이 접착됨으로서, 각 회로 패턴(125)간의 인덕턴스 및 커플링 효과 등을 흡수하여 그 전기적 성능을 향상시키고, 각 회로 패턴(125)에서 발생되는 열을 상기 캐리어 프레임(170)이 흡수하여 외부로 방출시킴으로서 결국 BGA 반도체 패키지의 신뢰성을 증대하는 것이다.The BGA package having the carrier frame 170 configured as described above is generated in the semiconductor chip 110 by attaching the semiconductor chip 110 to the semiconductor chip mounting plate 195 of the carrier frame 170 with the adhesive 160. Heat is transferred to the semiconductor chip mounting plate 195 and is immediately transferred to the body 185 of the tie bar 175 and the outer carrier frame 170 to maximize the heat dissipation effect of the BGA package. In addition, the carrier frame 170 is adhered to the printed circuit board 190 on which the fine and finely formed circuit patterns 125 are formed, thereby absorbing the inductance and coupling effects between the circuit patterns 125 and improving electrical performance. The carrier frame 170 absorbs and releases heat generated in each circuit pattern 125 to the outside, thereby increasing reliability of the BGA semiconductor package.
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범위와 사상에서 벗어남이 없이 여러 가지의 변형과 수정이 이루어 질 수도 있을 것이다.Although the present invention has been described only in the embodiments as described above, it is not limited thereto and various modifications and changes may be made without departing from the scope and spirit of the present invention.
따라서 본 발명에 의한 캐리어 프레임이 장착된 BGA패키지는, 중앙부에 반도체 칩이 안착될 수 있도록 반도체 칩 탑재판이 형성되고, 상기 반도체 칩 탑재판의 주변으로는 소정의 개구부가 형성되어 있으며, 상기 반도체 칩 탑재판의 각 모서리에는 타이바가 형성된 캐리어 프레임과; 상기 반도체 칩 탑재판에 접착제로 접착된 반도체 칩과; 상기 캐리어 프레임의 저면에 접착되며 다수의 회로 패턴이 형성된 인쇄 회로 기판과; 상기 반도체 칩과 인쇄 회로 기판의 회로 패턴을 전기적으로 연결시키는 전도성 와이어와; 상기 반도체 칩, 캐리어 프레임 등을 봉지제로 봉지하여 형성된 몸체와; 상기 인쇄회로 기판의 저면에 입/출력 단자로서 형성된 다수의 솔더 볼을 포함하여 이루어짐으로서, 반도체 칩의 열을 용이하게 외부 환경으로 방출시키고 또한 미세하게 형성된 회로 패턴간의 전기적 성능도 향상시킴으로서 결국 BGA패키지의 신뢰성을 향상시킬 수 있는 캐리어 프레임이 장착된 BGA패키지를 제공하는 것이다.Accordingly, in the BGA package equipped with a carrier frame according to the present invention, a semiconductor chip mounting plate is formed to allow a semiconductor chip to be seated at a central portion thereof, and a predetermined opening is formed around the semiconductor chip mounting plate. A carrier frame having tie bars formed at each corner of the mounting plate; A semiconductor chip bonded to the semiconductor chip mounting plate with an adhesive; A printed circuit board bonded to the bottom of the carrier frame and having a plurality of circuit patterns formed thereon; Conductive wires electrically connecting the semiconductor chip and a circuit pattern of a printed circuit board; A body formed by encapsulating the semiconductor chip, the carrier frame, or the like with an encapsulant; By including a plurality of solder balls formed as an input / output terminal on the bottom surface of the printed circuit board, it is easy to dissipate heat of the semiconductor chip to the external environment, and also improve the electrical performance between the finely formed circuit pattern and eventually the BGA package It is to provide a BGA package equipped with a carrier frame that can improve the reliability of the.
Claims (7)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077898A KR100218633B1 (en) | 1996-12-30 | 1996-12-30 | Ball Grid Array Semiconductor Package with Carrier Frame |
| JP9233372A JP3032964B2 (en) | 1996-12-30 | 1997-08-14 | Ball grid array semiconductor package and manufacturing method |
| US08/915,077 US5953589A (en) | 1996-12-30 | 1997-08-20 | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077898A KR100218633B1 (en) | 1996-12-30 | 1996-12-30 | Ball Grid Array Semiconductor Package with Carrier Frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980058571A KR19980058571A (en) | 1998-10-07 |
| KR100218633B1 true KR100218633B1 (en) | 1999-09-01 |
Family
ID=19492722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077898A Expired - Fee Related KR100218633B1 (en) | 1996-12-30 | 1996-12-30 | Ball Grid Array Semiconductor Package with Carrier Frame |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100218633B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546285B1 (en) * | 1999-03-24 | 2006-01-26 | 삼성전자주식회사 | Chip scale package and its manufacturing method |
| KR100471413B1 (en) * | 2002-03-27 | 2005-02-21 | 주식회사 칩팩코리아 | Tape ball grid array package |
-
1996
- 1996-12-30 KR KR1019960077898A patent/KR100218633B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980058571A (en) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260997B1 (en) | Semiconductor package | |
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| US5241133A (en) | Leadless pad array chip carrier | |
| KR100559664B1 (en) | Semiconductor Package | |
| KR100698526B1 (en) | A wiring board having a heat dissipation layer and a semiconductor package using the same | |
| JP2000216281A (en) | Resin-sealed semiconductor device | |
| KR100265566B1 (en) | Ship stack package | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JPH0883865A (en) | Resin-sealed semiconductor device | |
| KR100280083B1 (en) | Printed Circuit Board and Manufacturing Method of Printed Circuit Board and Semiconductor Package Using the Same | |
| KR100218633B1 (en) | Ball Grid Array Semiconductor Package with Carrier Frame | |
| KR100203932B1 (en) | BGA package having thermal emissive substrate attached to chip | |
| KR100260996B1 (en) | Array type semiconductor package using a lead frame and its manufacturing method | |
| KR100218634B1 (en) | Ball Grid Array Semiconductor Package with Carrier Frame | |
| KR100610916B1 (en) | Semiconductor Package | |
| KR100456482B1 (en) | Bga package using patterned leadframe to reduce fabricating cost as compared with bga package using substrate having stacked multilayered interconnection pattern layer | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| KR100542672B1 (en) | Semiconductor Package | |
| KR100230919B1 (en) | Semiconductor package | |
| KR100381836B1 (en) | Semiconductor Package | |
| KR100779346B1 (en) | Semiconductor package and manufacturing method | |
| KR100533762B1 (en) | Semiconductor package | |
| KR100501878B1 (en) | Semiconductor package | |
| KR19980025878A (en) | Ball grid array package with a heat sink attached to the chip | |
| KR100337460B1 (en) | Semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20120605 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20130611 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20130611 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |