[go: up one dir, main page]

KR100218325B1 - 공통 부스터 회로를 사용한 데이타 출력버퍼 - Google Patents

공통 부스터 회로를 사용한 데이타 출력버퍼 Download PDF

Info

Publication number
KR100218325B1
KR100218325B1 KR1019960050645A KR19960050645A KR100218325B1 KR 100218325 B1 KR100218325 B1 KR 100218325B1 KR 1019960050645 A KR1019960050645 A KR 1019960050645A KR 19960050645 A KR19960050645 A KR 19960050645A KR 100218325 B1 KR100218325 B1 KR 100218325B1
Authority
KR
South Korea
Prior art keywords
output
data
signal
output signal
outputting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960050645A
Other languages
English (en)
Other versions
KR19980031111A (ko
Inventor
이준표
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960050645A priority Critical patent/KR100218325B1/ko
Publication of KR19980031111A publication Critical patent/KR19980031111A/ko
Application granted granted Critical
Publication of KR100218325B1 publication Critical patent/KR100218325B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Dram (AREA)

Abstract

본 발명은 디램(DRAM)과 같은 메모리에서 출력되는 데이터를 외부로 출력하는데 적당한 수준으로 증폭하여 출력하는 기술에 관한 것으로, 종래의 데이터 출력버퍼 회로에 있어서는 하나의 부스터 회로를 사용하는 경우 속도 지연문제가 발생되고, 풀업, 풀다운 부스터 회로를 모두 사용하는 경우 레이아웃 면적이 증가되는 결함이 있다.
따라서, 본 발명은 이를 해결하기 위하여, 하이데이터 리드신호(DO)와 로우데이터 리드신호(DOB)를 노아연산하고, 출력데이터 인에이블신호(DOE)의 제어를 받아 그 연산결과를 출력하는 게이트 로직부(31)와; 상기 게이트 로직부(31)의 출력데이터를 공급받아 소정의 레벨로 부스트 처리하는 공통 부스터(32)와; 상기 리드신호(DO), (DOB)를 이용하여 상기 공통 부스터(32)의 출력신호가 출력신호(DODP)로 출력되게 하거나, 출력신호(DODN)로 출력되게 하는 트랜스퍼 게이트 로직부(33)를 포함하여 구성한 것이다.

Description

공통 부스터 회로를 사용한 데이터 출력버퍼
제1도는 풀업 부스터를 채용한 일반적인 데이터 출력버퍼의 블록도.
제2도는 풀업, 풀다운 부스터를 채용한 일반적인 데이터 출력버퍼의 블록도.
제3도는 본 발명 공통 부스터 회로를 사용한 데이터 출력버퍼의 블록도.
제4도는 제3도의 일실시 예시 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
31 : 게이트 로직부 32 : 공통 부스터
33 : 트랜스퍼 게이트 로직부 34 : 데이터 출력부
NM1-NM8 : 엔모스 PM1 : 피모스
NOR1 : 노아게이트 I1-I4 : 인버터
C1 : 부스트용 콘덴서
본 발명은 디램(DRAM)과 같은 메모리에서 출력되는 데이터를 외부로 출력하는데 적당한 수준으로 증폭하여 출력하는 기술에 관한 것으로, 특히 풀업 부스터회로와 풀다운 부스터회로를 공용화 하는데 적당하도록 공통 부스터 회로를 사용한 데이터 출력버퍼에 관한 것이다.
제1도는 풀업 부스터 회로를 채택한 일반적인 데이터 출력버퍼의 블록도로서 이에 도시한 바와 같이, 외부로부터 공급되는 출력데이터 인에이블신호(DOE), 하이데이터 리드신호(DO), 로우데이터 리드신호(DOB)에 따라 해당 데이터를 출력하는 게이트 로직부(11)와; 상기 게이트 로직부(11)의 출력 데이터를 부스트 처리하는 풀업 부스터(12)와; 상기 풀업 부스터(12)의 출력신호(DODP)와 게이트 로직부(11)의 출력신호(DODN)에 따른 출력데이터(Dout)를 발생함에 있어서, 하이출력을 전원단자전압(Vcc)의 레벨까지 끌어올리는 데이터 출력부(13)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
데이터 출력부(13)의 출력데이터(Dout)를 논리치 하이로 출력하고자 하는 경우, 게이트 로직부(11)에 출력데이터 인에이블신호(DOE), 하이데이터 리드신호(DO)가 하이로 공급되어 이의 출력단자(out1)에 하이신호가 출력된다. 이 때, 풀업 부스터(12)는 부스트처리된 신호 즉, Vcc +α로 부스트된 출력신호(DODP)를 발생하여 엔모스(NM1)의 게이트에 공급되므로 이에 의해 그 엔모스(NM1)의 드레쉬홀드 드롭(Vth Drop)이 제거되므로 출력데이터(Dout)의 하이 레벨이 전원단자전압(Vcc)의 레벨까지 상승된다.
또한, 데이터 출력부(13)의 출력데이터(Dout)를 논리치 로우로 출력하고자 하는 경우, 상기 게이트 로직부(11)에 출력데이터 인에이블신호(DOE), 로우데이터 리드신호(DOB)가 하이로 공급되어 이의 출력단자(out1)에 하이레벨의 출력신호(DODN)가 출력되고, 이에 의해 그 엔모스(NM2)가 온되어 출력데이터(Dout)가 로우레벨로 출력된다.
그러나, 상기 출력신호(DODN)는 상기 출력신호(DODP)와 같이 부스트 처리되지 않고 곧바로 데이터 출력부(13)의 엔모스(NM2)의 게이트에 공급되므로 출력데이터(Dout)가 로우레벨로 전환되는데 그만큼 많은 시간이 소요되고, 이로 인하여 궁극적으로 데이터의 출력속도가 저하되는 결함이 있다.
제2도는 상기와 같이 로우 레벨의 출력데이터(Dout)가 지연 출력되는 것을 방지하기 위하여 풀다운 부스터를 추가한 예를 보여주고 있다.
즉, 데이터 출력부(24)의 출력데이터(Dout)를 논리치 하이로 출력하고자 하는 경우 데이터 출력과정은 상기 제1도와 동일하다.
그러나, 데이터 출력부(24)의 출력데이터(Dout)를 논리치 로우로 출력하고자 하는 경우, 게이트 로직부(21)의 출력단자(out1)에 출력되는 하이신호가 풀다운 부스터(23)를 통해 Vcc + β로 부스트처리되어 엔모스(NM1)의 게이트에 공급되므로 이에 의해 데이터 출력부(24)에서 로우레벨의 출력데이터(Dout)가 신속하게 출력된다.
참고로, 상기 하이데이터 리드신호(DO)와 로우데이터 리드신호(DOB)는 항상 상반된 로직을 갖는다. 즉, 하이데이터 리드신호(DO)가 하이일 때 로우데이터 리드신호(DOB)는 로우이고, 하이데이터 리드신호(DO)가 로우일 때 로우데이터 리드신호(DOB)는 하이이다.
그러나, 이와 같은 종래의 데이터 출력버퍼 회로에 있어서는 전자와 같이 하나의 부스터 회로를 사용하는 경우 속도 지연문제가 발생되고, 후자와 같이 풀업, 풀다운 부스터 회로를 모두 사용하는 경우 레이아웃 면적이 증가되는 결함이 있으며, 더욱이 다비트화 되어 출력 버퍼의 수가 증가됨에 따라 그 영향이 더욱 커지게 된다.
따라서, 본 발명의 목적은 풀업 부스터 및 풀다운 부스터 기능을 모두 발휘하면서 동시에 레이아웃 면적이 증가되는 것을 억제할 수 있도록 하기 위하여 풀업 부스터 회로와 풀다운 부스터 회로를 공용화 한 공통 부스터 회로를 사용한 데이터 출력버퍼를 제공함에 있다.
제3도는 상기의 목적을 달성하기 위한 본 발명 공통 부스터 회로를 사용한 데이터 출력버퍼의 일실시 예시 블록도로서 이에 도시한 바와 같이, 하이데이터 리드신호(DO)와 로우데이터 리드신호(DOB)를 노아연산하고, 출력데이터 인에이블신호(DOE)의 제어를 받아 그 연산결과를 출력하는 게이트 로직부(31)와; 상기 게이트 로직부(31)의 출력데이터를 공급받아 소정의 레벨(2Vcc)로 부스트 처리하는 공통 부스터(32)와; 상기 리드신호(DO), (DOB)를 이용하여 상기 공통 부스터(32)의 출력신호가 출력신호(DODP)로 출력되게 하거나, 출력신호(DODN)로 출력되게 하는 트랜스퍼 게이트 로직부(33)와; 상기 트랜스퍼 게이트 로직부(33)의 출력신호(DODP), (DODN)에 따라 하이또는 로우레벨의 출력데이터(Dout)를 발생하는 데이터 출력부(34)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제4도를 참조하여 상세히 설명하면 다음과 같다.
데이터 출력부(34)의 출력데이터(Dout)를 논리치 하이로 출력하고자 하는 경우, 게이트 로직부(31)에 출력데이터 인에이블신호(DOE), 하이데이터 리드신호(DO)가 하이로 공급된다.
따라서, 상기 하이로 공급되는 출력데이터 인에이블신호(DOE)가 인버터(11)를 통해 로우로 반전되어 피모스(PM1)의 게이트에 공급되므로 이에 의해 그 피모스(PM1)가 온되고, 이때, 상기하이상태로 공급되는 하이데이터 리드신호(DO)에 의해 노아게이트(NOR1)에서 로우 신호가 출력되며, 이는 상기 피모스(PM1)를 통해 출력된다.
상기 피모스(PM1)에서 출력되는 로우신호는 인버터(13)를 통해 하이로 반전되어 부스트용 콘덴서(C1)의 일측 단자에 Vcc레벨의 하이신호가 공급되고, 이와 같은 상태에서 그 콘덴서(C1)의 타측단자에는 엔모스(NM3)를 통해 Vcc레벨의 하이신호가 공급되어 공통 부스터(32)의 출력노드(N1)에 2Vcc 레벨의 하이신호가 출력된다.
이때, 상기 하이상태로 출력되는 하이데이터 리드신호(DO)가 인버터(I2)를 통해로우상태로 반전되어 피모스(PM2) 및 엔모스(NM4)의 게이트에 공급되어 그 피모스(PM2)가 온되는 반면 엔모스(NM4)가 오프된다. 또한, 로우상태로 공급되는 로우데이터 리드신호(DOB)가 인버터(I4)를 통해 하이상태로 반전되어 피모스(PM3) 및 엔모스(NM5)의 게이트에 공급되어 그 피모스(PM3)가 오프되는 반면 엔모스(NM5)가 온된다.
이에 따라, 엔모스(NM2)의 게이트 공급되는 전압이 상기 엔모스(NM5)를 통해 접지단자(Vss)측으로 뮤트되어 그 엔모스(NM2)가 신속하게 오프되고, 이와 동시에 상기 출력노드(N1)에서 출력되는 2Vcc레벨의 하이신호가 피모스(PM2)를 통한 후 전압 제한기(33A)를 통해 소정 레벨의 전압으로 제한되어 엔모스(NM1)의 게이트에 Vcc +α로 부스트된 신호가 공급되며, 이에 의해 그 엔모스(NM1)의 드레쉬홀드 드롭이 제거되어 Vcc 레벨의 출력데이터(Dout)가 출력된다.
한편, 데이터 출력부(34)의 출력데이터(Dout)를 논리치로우로 출력하고자 하는 경우, 상기 게이트 로직부(31)에 출력데이터 인에이블신호(DOE), 로우데이터 리드신호(DOB)가 하이로 공급된다.
따라서, 상기와 같이 하이상태로 공급되는 출력데이터 인에이블신호(DOE)에 의해 피모스(PM1)가 온되고, 이때, 상기하이상태로 공급되는 로우데이터리드신호(DOB)에 의해 노아게이트(NOR1)에서 로우신호가 출력되며, 이는 상기 피모스(PM1)를 통해 출력된다.
상기 피모스(PM1)에서 출력되는 로우신호는 인버터(I3)를 통해 하이신호로 반전되어 부스트용 콘덴서(C1)의 일측 단자에 Vcc레벨의 하이신호가 공급되고, 이와 같은 상태에서 그 콘덴서(C1)의 타측단자에는 엔모스(NM3)를 통해 Vcc레벨의 하이신호가 공급되어 공통 부스터(32)의 출력노드(N1)에 2Vcc레벨의 하이신호가 출력된다.
이때, 로우상태로 출력되는 하이데이터 리드신호(DO)가 인버터(I2)를 통해 하이상태로 반전되어 피모스(PM2) 및 엔모스(NM4)의 게이트 공급되어 그 피모스(PM2)가 오프되는 반면 엔모스(NM4)가 온된다. 또한, 하이상태로 공급되는 로우데이터 리드신호(DOB)가 인버터(I4)를 통해 로우상태로 반전되어 피모스(PM3) 및 엔모스(NM5)의 게이트에 공급되어 그 피모스(PM3) 가 온되는 반면 엔모스(NM5)가 오프된다.
이에 따라, 엔모스(NM1)의 게이트 공급되는 전압이 상기 엔모스(NM4)를 통해 접지단자(Vss)측으로 뮤트되어 그 엔모스(NM1)가 신속하게 오프되고, 이와 동시에 상기 출력노드(N1)에서 출력되는 2Vcc 레벨의 하이신호가 피모스(PM3)를 통한 후 전압 제한기(33B)를 통해 소정 레벨의 전압으로 제한되어 엔모스(NM2)의 게이트에 Vcc +β로 부스트된 신호가 공급되며, 이에 의해 그 엔모스(NM2)를 통해 로우레벨의 출력데이터(Dout)가 신속하게 출력된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 하나의 부스터회로를 사용하여 풀업용 부스트 및 풀다운용 부스트 기능을 겸용할 수 있게 함으로써 데이터 출력속도를 향상시키면서 각각의 부스터를 사용할때에 비하여 레이아웃 면적을 월등히 감소시킬 수 있는 효과가 있다.

Claims (6)

  1. 하이데이터 리드신호(DO)와 로우데이터 리드신호(DOB)를 노아연산하고, 출력데이터 인에이블신호(DOE)의 제어를 받아 그 연산결과를 출력하는 게이트 로직부(31)와; 상기 게이트 로직부(31)의 출력데이터를 공급받아 소정의 레벨로 부스트 처리하는 공통 부스터(32)와; 상기 리드신호(DO),(DOB)를 이용하여 상기 공통 부스터(32)의 출력신호가 출력신호(DODP)로 출력되게 하거나, 출력신호(DODN)로 출력하는 트랜스퍼 게이트 로직부(33)와; 상기 트랜스퍼 게이트로직부(33)의 출력신호(DODP), (DODN)에 따라 하이 또는 로우레벨의 출력데이터(Dout)를 발생하는 데이터 출력부(34)로 구성한 것을 특징으로 하는 공통부스터 회로를 사용한 데이터 출력버퍼.
  2. 제1항에 있어서, 직렬접속된 다수의 엔모스를 이용하여 상기 출력신호(DODP), (DODN)의 레벨을 일정 레벨로 제한하는 전압 제한기(33A), (33B)를 더 포함하여 구성한 것을 특징으로 하는 공통 부스터 회로를 사용한 데이터 출력버퍼.
  3. 제1항에 있어서, 상기 트랜스퍼 로직부(32)의 출력신호를 이용하여 상기 상기 출력신호(DODP)가 출력될 때 출력신호(DODN)를 뮤트시키는 엔모스(NM4)와; 상기 출력신호(DODN)가 출력될 때 출력신호(DODP)를 뮤트시키는 엔모스(NM5)를 더 포함하여 구성한 것을 특징으로 하는 공통 부스터 회로를 사용한 데이터 출력버퍼.
  4. 제1항에 있어서, 게이트 로직부(31)는 리드신호(DO), (DOB)를 노아연산하는 노아게이트(NOR1)와; 상기 출력데이터 인에이블신호(DOE)를 반전출력하는 인버터(I1)와; 상기 인버터(I1)출력신호의 제어를 받아 상기 노아게이트(NOR1)의 출력신호를 통과시키는 피모스(PM1)로 구성한 것을 특징으로 하는 공통 부스터회로를 사용한 데이터 출력버퍼.
  5. 제1항에 있어서, 공통 부스터(32)는 상기 게이트 로직부(31)의 출력단자를 인버터(I3)를 통해 부스트용 콘덴서(C1)의 일측 단자에 접속하고, 전원단자(Vcc)를 엔모스(NM3)를 통해 상기 콘덴서(C1)의 타측 단자 및 출력노드(N1)에 공통접속하여 구성한 것을 특징으로 하는 공통 부스터 회로를 사용한 데이터 출력버퍼.
  6. 제1항에 있어서, 트랜스퍼 게이트 로직부(33)는 상기 리드신호(DO), (DOB)를 각각 반전출력하는 인버터(I2), (I4)와; 상기 인버터(I2), (I4)의 출력신호의 제어를 받아 상기 공통 부스터(32)의 출력신호가 출력신호(DODP)로 출력되게 하거나, 출력신호(DODN)로 출력되게 하는 피모스(PM2), (PM3)로 구성한 것을 특징으로 하는 공통 부스터 회로를 사용한 데이터 출력버퍼.
KR1019960050645A 1996-10-31 1996-10-31 공통 부스터 회로를 사용한 데이타 출력버퍼 Expired - Fee Related KR100218325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960050645A KR100218325B1 (ko) 1996-10-31 1996-10-31 공통 부스터 회로를 사용한 데이타 출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960050645A KR100218325B1 (ko) 1996-10-31 1996-10-31 공통 부스터 회로를 사용한 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR19980031111A KR19980031111A (ko) 1998-07-25
KR100218325B1 true KR100218325B1 (ko) 1999-09-01

Family

ID=19480063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050645A Expired - Fee Related KR100218325B1 (ko) 1996-10-31 1996-10-31 공통 부스터 회로를 사용한 데이타 출력버퍼

Country Status (1)

Country Link
KR (1) KR100218325B1 (ko)

Also Published As

Publication number Publication date
KR19980031111A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US5241502A (en) Data output buffer circuit with precharged bootstrap circuit
US6208168B1 (en) Output driver circuits having programmable pull-up and pull-down capability for driving variable loads
EP0471289B1 (en) High speed output buffer unit preliminarily shifting output voltage level
US4661928A (en) Output buffer in which inductive noise is suppressed
US20040004899A1 (en) Word line driving circuit
GB2257856A (en) Data output buffer
US5502672A (en) Data output buffer control circuit
EP0639000B1 (en) Flip-flop type amplifier circuit
JPH06132747A (ja) 半導体装置
US5517142A (en) Output buffer with a reduced transient bouncing phenomenon
US20140285237A1 (en) Tri-state driver circuits having automatic high-impedance enabling
KR910014939A (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체 장치
US6906965B2 (en) Temperature-compensated output buffer circuit
US4019068A (en) Low power output disable circuit for random access memory
US5886936A (en) Memory cell data line equalization controlling circuit for semiconductor memory device
KR940004516B1 (ko) 반도체 메모리의 고속 센싱장치
US5508635A (en) Reduced noise data output buffer with output level regulation
KR100218325B1 (ko) 공통 부스터 회로를 사용한 데이타 출력버퍼
US5694361A (en) Output circuit
KR100429868B1 (ko) 반도체 메모리장치의 어레이 전원 전압 발생회로 및 센스증폭기 구동방법
US6188616B1 (en) Semiconductor memory device having a compensating write pulse width in response to power supply voltage
KR0141955B1 (ko) 메모리 셀의 비트 라인 풀업 제어 회로
US4435791A (en) CMOS Address buffer for a semiconductor memory
KR970008834A (ko) 오프셋 보상기능을 갖는 비트라인 감지 증폭기 및 그 제어방법
KR940005692B1 (ko) 반도체 메모리장치의 데이타 출력 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961031

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961031

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990527

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990610

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990611

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020517

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030520

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050523

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060522

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070518

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080527

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20090526

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110509