[go: up one dir, main page]

KR100206699B1 - 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치 - Google Patents

개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR100206699B1
KR100206699B1 KR1019960012913A KR19960012913A KR100206699B1 KR 100206699 B1 KR100206699 B1 KR 100206699B1 KR 1019960012913 A KR1019960012913 A KR 1019960012913A KR 19960012913 A KR19960012913 A KR 19960012913A KR 100206699 B1 KR100206699 B1 KR 100206699B1
Authority
KR
South Korea
Prior art keywords
word line
redundancy
signal
cells
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960012913A
Other languages
English (en)
Other versions
KR970071842A (ko
Inventor
원종학
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960012913A priority Critical patent/KR100206699B1/ko
Publication of KR970071842A publication Critical patent/KR970071842A/ko
Application granted granted Critical
Publication of KR100206699B1 publication Critical patent/KR100206699B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야 : 휘발성 반도체 메모리 장치.
2. 발명이 해결하려고 하는 기술적 과제 : 로우방향의 리던던시 스킴에 대한 효율을 제공하는 휘발성 반도체 메모리장치를 제공한다.
3. 발명의 해결방법의 요지 : 로우방향의 리던던시 스킴을 위해 하나의 스페어 워드라인을 다수의 메모리 셀 블럭내의 리던던시 용 메모리 셀들이 공유하는 형태로 되어 있는 휘발성 반도체 메모리장치는 : 상기 스페어 워드라인마다 설치되어 블럭선택 신호 및 상기 블럭선택 신호의 상보신호에 응답하는 스위칭부를 구비하여, 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 노말 메모리 셀들이 결함될시에도 리페어를 가능하게 한 것을 특징으로 한다.
4. 발명의 중요적 용도 : 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치로서 사용된다.

Description

개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치
제1도는 종래의 휘발성 반도체 메모리 장치의 로우 리던던시 관련 블럭도.
제2,3, 및 제4도는 각기 제1도내의 대응부분에 대한 구체회로도.
제5도는 본 발명의 구체적 실시예에 따른 휘발성 반도체 메모리 장치의 로우 리던던시 관련 블럭도.
제6도는 제5도중 로우 퓨즈 발생기 10와 스위칭부 100의 연결관계를 나타낸 구체 회로도.
본 발명은 디램등과 같은 휘발성 반도체 메모리 장치에 관한 것으로, 특히 로우방향의 리던던시 스킴을 위해 하나의 스페어 워드라인을 다수의 메모리 셀블럭내의 리던턴시 용 메모리 셀들이 공유하는 형태로 되어 있는 휘발성 반도체 메모리장치에 관한 것이다.
일반적으로, 다수의 메모리셀들을 매트릭스형태의 어레이로서 구비하고, 선택된 메모리 셀내의 데이터를 엑세스 하는 다이나믹 랜덤 엑세스 메모리(DRAM)등과 같은 휘발성 반도체 메모리 장치는, 정상적인 메모리 셀 어레이내의 메모리 셀들이 불량으로 제조되어지거나 결함난 경우를 대비하여, 노말 메모리 셀 대치용 리던던시 메모리 셀들을 여분으로 가질 수 있도록 제1도와 같이 설계되고 제조될 수 있다.
제1도를 참조하면, DRAM등과 같은 휘발성 반도체 메모리 장치가 하프 액티베이션(Half Activation)되도록 설계된 경우, 정상적인 메모리 셀 어레이내의 메모리셀들이 로우 어드레스성 페일로서 판정시 이를 리던던시 메모리 셀들로 대체하기 위해, 다수의 메모리 셀 블럭 50,51내의 리던던시 용 메모리 셀들이 하나의 로우 퓨즈 발생기 10와 연결된 스페어 워드라인을 공유하는 형태로 되어있다. 즉, 제1메모리 셀 블럭 50과 제2메모리 셀 블럭 51에 각기 연결된 4개의 스페어워드라인은 하나의 로우 퓨즈 발생기 10의 출력단들과 연결되며, 이 출력단들은 제2도에 도시된 바와 같이, SW0, SW1 SW2, 및 SW3로서 표시되어 있다. 예를 들어, 제1메모리 셀 블럭 50에서 정상적인 메모리 셀들이 로우 어드레스성 페일로서 판정되었을 경우에 제2도에서 다수의 커팅가능한 퓨즈로 구성된 퓨즈박스를 가지는 로우 퓨즈 발생기 10내에서 블럭선택 정보인 디코딩 로우 어드레스 신호 DRA8 및 페일된 로우 어드레스에 대응되는 퓨즈 2가 레이저등의 광원에 의해 커팅된다. 따라서, 페일된 행을 선택하는 로우 어드레스의 인가시 상기 퓨즈 2는 커팅이 되어 있으므로 퓨즈공통 노드 NO1의 전위는 하이상태로 되어 리던던시 인에이블 신호 RED는 논리신호 하이로서 나타난다. 제1도에서, 미설명된 참조부호 40,41은 로우 디코더이다. 한편, 상기 리던던시 인에이블 신호 RED가 논리신호 하이로서 나타날 경우 상기 출력단들 SW0, SW1, SW2, SW3에는 DRAOB1B∼DRAO1중 인에이블 신호에 의하여 하이신호가 나타나서 페일된 워드라인을 대치할 스페어 워드라인만을 인에이블 시킨다. 그리고, PIRRE 발생부 20는 노말 워드라인이 디스 에이블되도록 하기 위하여, 논리 하이로서 출력된 상기 리던던시 인에이블 신호 RED 및 상기 블럭선택 정보인 디코딩 로우 어드레스 신호 DRA8를 수신하여 로우 리던던시 신호 PIRRE를 하이로서 출력한다. 여기서, 상기와 같은 논리신호가 발생되는 것은 제1도의 PIRRE 발생부 20가 제3도와 같이 낸드 게이트들 21-25로 구성되어 있을 경우이다. 상기 PIRRE 발생부 20로부터 논리 하이신호를 수신하는 PIXI 발생부 30는 제4도에 도시된 바와 같이 다수의 소자들 30-39로 구성되어 있는 경우에 출력단 PIXO-3에 연결된 노말 워드라인을 디스에이블 시킨다. 즉, 제4도에서 노아 게이트 35의 일측입력으로 인가되는 상기 하이신호는 4개의 노아출력을 논리 로우가 되게 하므로 상기 출력단 PIXO-3 의 레벨이 접지레벨로 되어버리는 것이다. 노말 워드라인을 인에이블되게 할 경우 실제로, 상기 PIXI 발생부 30는 통상의 전원전압보다 높은 레벨의 전압을 워드라인 드라이버에 제공하여 선택된 워드라인이 재빨리 부스팅 되게 하는 기능을 담당한다.
상술한 바와 같이, 제2,3, 및 4도를 참조하여 설명한 제1도는 결함난 노말 메모리 셀을 행방향에서 구제하기 위하여 결함 셀의 로우 어드레스에 대응되는 퓨즈를 커팅하고 그에 따라 발생되는 신호들에 의해 스페어 워드라인을 인에이블 시키고 대응 노말 워드라인을 디스에이블 시키는 장치구조를 가짐을 알 수 있으며, 블럭선택 신호 DRA8, B가 번갈아 제공되고 하나의 로우 퓨즈 발생기 10가 인접블럭끼리 공통으로 사용되는 하프 액티베이션 방식을 취함을 알 수 있다.
여기서, 어느 하나의 메모리 셀 블럭의 스페어 워드라인(또는 로우 리던던시 워드라인)이 인에이블된 경우에 그와 인접한 블럭의 스페어 워드라인도 같이 인에이블됨을 알 수 있다. 왜냐하면, 인접블럭간의 서로 다른 스페어 워드라인은 하나의 로우 퓨즈 발생기 10를 공통으로 사용하고 있기 때문이다. 이러한 경우 만약, 제1 메모리 셀 블럭 50과 제2 메모리 셀 블럭 51내에 동일한 로우 어드레스에서 결함이 발생하였다고 하면 두 블럭에 대한 리페어를 하나의 로우 퓨즈 발생기 10로서는 도저히 할 수 없는 문제점이 발생한다. 즉, 인접블럭간에 동일한 로우 어드레스에서 결함이 발생된 경우에, 하나의 로우 퓨즈 발생기 10로서 제1 메모리 셀 블럭 50을 리페어하면 액티브되지 않은 제2 메모리 셀 블럭 51내의 리던던시 메모리 셀이 허트(Hurt)를 받게되는 것이다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 휘발성 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응 되는 메모리 셀들이 결함될시에도 리페어를 가능하게 할 수 있는 휘발성 반도체 메모리 장치를 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명은, 단일의 반도체 기판상에 데이터를 저장하기 위한 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치에 있어서 : 커팅가능한 퓨즈소자들을 포함하는 퓨즈 박스를 가지며, 상기 퓨즈 박스의 출력에 따라 상기 리던던시 워드라인이 구동되어지도록 할 경우에, 상기 리던던시 워드라인내에 블럭선택 신호 및 상기 블럭선택 신호의 상보신호에 응답하여 리던던시 워드라인을 인에이블 시키는 신호를 제공하는 스위칭부를 설치하여, 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함될시에도 리페어를 가능하게 한 것을 특징으로 한다.
이하에서는 본 발명의 바람직한 일 실시예에 따른 휘발성 반도체 메모리 장치의 구조 및 그에 따른 방법이 첨부된 도면과 함께 설명될 것이다. 첨부된 도면의 참조부호들중 동일한 참조부호는 가능한한 동일 구성 및 기능을 가지는 소자를 가르킨다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 반도체 기본 소자의 특징 및 기능들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 본 발명의 보다 철저한 이해를 위해 기본적인 기술적 원리를 간략히 설명한다. 하나의 로우 퓨즈 발생기 10를 인접블럭들을 공통으로 사용하면서도 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함난 경우에 이를 동시에 리페어할 수 있다면 여러 가지 측면에서 매우 바람직 할 것임에 틀림없다. 즉, 종래의 기술에서는 칩의 사이즈를 보다 컴팩트하게 하기 위해 하나의 로우 퓨즈 발생기 10를 인접블럭들이 공통으로 이용할 수 있게 하였지만, 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함될시에는 리페어가 불가능하였다. 그렇지만, 본 발명의 실시예에서는 상기한 스위칭부를 제5도의 참조부호 100으로서 도시된 바와 같이 구성하여 상기한 종래의 문제를 원천적으로 해결한다.
제5도에 도시된 스위칭부 100는 제6도에 도시된 바와 같이 다수의 엔형 모오스 트랜지스터 N1, N2로 구성되어 있다. 상기 트랜지스터는 상기 스페어 워드라인마다 각기 2개씩 설치되고 블럭선택 신호 DRA8 및 상기 블럭선택 신호의 상보신호 DRA8B에 응답하여 대응되는 스페어 워드라인을 인에이블 시킨다. 즉, 종래의 출력단 SWO(제6도에서는 SPO)에 드레인 단자가 각기 연결되고 소오스 단자들이 스페어 워드라인 단자 SWO-8B, SWO-8에 각기 연결된 한쌍의 엔형 모오스 트랜지스터가 단위 스위칭부를 구성하는 것이다. 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함난 경우에 제6도의 블럭선택 신호 DRA8 및 상기 블럭선택 신호의 상보신호 DRA 8B를 수신하는 퓨즈2 및 해당 로우 어드레스에 대응되는 퓨즈를 커팅해 두고, 상기 블럭선택 신호 DRA8 및 상기 블럭선택 신호의 상보신호 DRA8B를 상기 두 개의 트랜지스터의 각 게이트에 인가하면 리페어할 스페어 워드라인들이 모두 인에이블된다. 한편, 인접 메모리 셀 블럭간에 서로 다른 로우 어드레스에 대응되는 메모리 셀들이 결함난 경우에 제6도의 블럭선택 신호에 대응되는 퓨즈 2 및 해당 로우 어드레스에 대응되는 퓨즈를 커팅해 두고, 상기 블럭선택 신호의 DRA8 및 상기 블럭선택 신호 상보신호 DRA8B를 상기 두 개의 트랜지스터의 각 게이트에 인가하면 리페어할 스페어 워드라인만이 인에이블된다.
이와 같이, 리페어 할 블럭의 스페어 워드라인만을 선택적으로 인에이블시킬수 있어 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함될 경우 뿐만 아니라 그 밖의 경우 까지에도 리페어가 가능함을 알 수 있다. 상기한 바와 같은 본 발명에 따르면, 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함될시에도 리페어가 가능하게 되는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를 들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다. 예를 들어, 사안이 허용하는 한 상기 스위칭부를 도전형이 다른 모오스 트랜지스터 또는 바이폴라 소자를 사용할 수 있음은 물론, 회로내부의 구성이나 제5도의 구조를 변경 또는 변화시킬 수 있음은 명백할 것이다.

Claims (4)

  1. 단일의 반도체 기판상에 데이터를 저장하기 위한 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치에 있어서 : 커팅가능한 퓨즈소자들을 포함하는 퓨즈 박스를 가지며, 상기 퓨즈 박스의 출력에 따라 상기 리던던시 워드라인이 구동되어지도록 할 경우에, 상기 리던던시 워드라인내에 블럭선택 신호 및 상기 블럭선택 신호의 상보신호에 응답하여 리던던시 워드라인을 인에이블 시키는 신호를 제공하는 스위칭부를 설치하여, 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함될시에도 리페어를 가능하게 한 것을 특징으로 하는 장치.
  2. 제4항에 있어서, 상기 스위칭부는 다수의 모오스 트랜지스터를 포함하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 스위칭부는 다수의 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 장치.
  4. 데이터를 저장하기 위한 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치의 리던던시 워드라인 제어방법에 있어서 : 상기 리던던시 워드라인간에 블럭선택 신호 및 상기 블럭선택 신호의 상보신호에 응답하는 스위칭부를 상기 리던던시 워드라인내에 준비하는 단계와; 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함시 로우퓨즈 발생기내의 대응되는 퓨즈 박스의 출력을 상기 스위칭부의 일단에 제공하는 단계와; 상기 블럭선택 신호 및 상기 블럭선택 신호의 상보신호를 상기 스위칭부에 제공하는 단계와; 상기 리던던시 워드라인을 상기 스위칭부의 일단에 제공된 상기 퓨즈박스의 출력신호로서 인에이블 시키는 단계를 가짐을 특징으로 하는 방법.
KR1019960012913A 1996-04-25 1996-04-25 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치 Expired - Fee Related KR100206699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012913A KR100206699B1 (ko) 1996-04-25 1996-04-25 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012913A KR100206699B1 (ko) 1996-04-25 1996-04-25 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970071842A KR970071842A (ko) 1997-11-07
KR100206699B1 true KR100206699B1 (ko) 1999-07-01

Family

ID=19456700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012913A Expired - Fee Related KR100206699B1 (ko) 1996-04-25 1996-04-25 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100206699B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102250936B1 (ko) 2020-11-09 2021-05-13 정구선 콘크리트 교각 코핑의 앵커 기구

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102250936B1 (ko) 2020-11-09 2021-05-13 정구선 콘크리트 교각 코핑의 앵커 기구

Also Published As

Publication number Publication date
KR970071842A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
KR960002777B1 (ko) 반도체 메모리 장치의 로우 리던던시 장치
US4281398A (en) Block redundancy for memory array
US6262935B1 (en) Shift redundancy scheme for wordlines in memory circuits
US4837747A (en) Redundary circuit with a spare main decoder responsive to an address of a defective cell in a selected cell block
US5349556A (en) Row redundancy circuit sharing a fuse box
US6084807A (en) Memory device with global redundancy
KR950005579B1 (ko) 반도체 기억 장치
JPH0670880B2 (ja) 半導体記憶装置
JP2588692B2 (ja) 冗長レジスタプログラミング方法及び列冗長集積回路
JPH07153296A (ja) 半導体記憶装置
JP3254432B2 (ja) ドメインへの冗長要素グループの選択的割当てによる高信頼性半導体集積回路メモリ
KR19990077600A (ko) 반도체메모리장치
US6496426B2 (en) Redundancy circuit of semiconductor memory device
US5978291A (en) Sub-block redundancy replacement for a giga-bit scale DRAM
US7075848B2 (en) Redundancy circuit in semiconductor memory device having a multiblock structure
KR19990023677A (ko) 용장 회로를 구비한 반도체 기억 장치
KR20040008024A (ko) 리페어 회로
KR100206699B1 (ko) 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치
KR0172382B1 (ko) 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치
US6333876B1 (en) Semiconductor memory device
KR100356774B1 (ko) 반도체 메모리 장치의 결함 어드레스 저장 회로
KR100314889B1 (ko) 개별적으로어드레스가능한유니트가결합된메모리셀을갖춘반도체메모리및반도체메모리작동방법
KR100341155B1 (ko) 반도체 기억 장치
KR0173933B1 (ko) 반도체 메모리 장치의 로우 리던던시 회로
JPH02192092A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20080410

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20080410

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000