[go: up one dir, main page]

KR100205246B1 - oscillator - Google Patents

oscillator Download PDF

Info

Publication number
KR100205246B1
KR100205246B1 KR1019970011079A KR19970011079A KR100205246B1 KR 100205246 B1 KR100205246 B1 KR 100205246B1 KR 1019970011079 A KR1019970011079 A KR 1019970011079A KR 19970011079 A KR19970011079 A KR 19970011079A KR 100205246 B1 KR100205246 B1 KR 100205246B1
Authority
KR
South Korea
Prior art keywords
pnp transistor
current
control means
frequency
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970011079A
Other languages
Korean (ko)
Other versions
KR19980075025A (en
Inventor
박호진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970011079A priority Critical patent/KR100205246B1/en
Publication of KR19980075025A publication Critical patent/KR19980075025A/en
Application granted granted Critical
Publication of KR100205246B1 publication Critical patent/KR100205246B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/017Adjustment of width or dutycycle of pulses

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 발진기에 관한 것으로, 전압레벨을 제어하여 출력하는 주파수가변제어부와; 상기 주파수가변제어부로 부터의 전압레벨과 소정의 기준전압레벨을 비교하여 스위칭하는 비교부와; 상기 비교부로 부터의 전류를 제어하여 히스테리시스특성을 가지게하는 전류제어부와; 상기 전류제어부로 부터의 제어에 응답하여 출력전압레벨을 제어하는 출력전압제어부와; 상기 출력전압제어부로 부터의 궤환신호의 고주파발진을 방지하는 발진제어부를 구비하고, 종래의 발진기를 사용하여 출력주파수 및 출력파형의 듀티비를 가변하고자 할 때 별도의 회로를 접속해야 하는 문제점을 해결한 것으로, 입력전압에 의하여 히스테리시스를 제어할 수 있는 비교기를 이용함으로써, 별도의 추가회로 없이 출력주파수 및 듀티사이클을 변화시킬 수 있다.The present invention relates to an oscillator, comprising: a frequency variable control unit for controlling and outputting a voltage level; A comparison unit for comparing and switching a voltage level from the frequency variable control unit with a predetermined reference voltage level; A current control unit controlling the current from the comparison unit to have hysteresis characteristics; An output voltage controller for controlling an output voltage level in response to the control from the current controller; An oscillation control unit for preventing high frequency oscillation of the feedback signal from the output voltage control unit is provided, and when a conventional oscillator is used to vary the output frequency and the duty ratio of the output waveform, it is necessary to connect a separate circuit. For example, by using a comparator capable of controlling hysteresis by the input voltage, the output frequency and the duty cycle can be changed without an additional circuit.

Description

발진기( OSCILLATOR )Oscillator

본 발명은 발진기에 관한 것으로, 좀 더 구체적으로는 듀티비 및 출력주파수를 가변할 수 있는 발진기에 관한 것이다.The present invention relates to an oscillator, and more particularly to an oscillator capable of varying the duty ratio and output frequency.

예컨대, RC발진기의 발진주파수는 다음 식으로 나타낼 수 있다.For example, the oscillation frequency of the RC oscillator can be expressed by the following equation.

[수학식 1][Equation 1]

Figure kpo00001
Figure kpo00001

그러므로 RC발진기에 있어서 발진주파수를 바꾸려면 발진기 내의 저항이나 커패시터의 용량을 바꾸어 시정수(R*C)를 변화시킨다. 예컨데, 상기 수학식 1에서 저항값(R)과 커패시터(C)를 크게하면 발진주파수는 낮아진다.Therefore, to change the oscillation frequency in the RC oscillator, the time constant (R * C) is changed by changing the capacitance of the resistor or capacitor in the oscillator. For example, when the resistance value R and the capacitor C are increased in Equation 1, the oscillation frequency is lowered.

한편, 출력신호의 듀티비를 가변하기 위해서 플립플롭( FLIP-FLOP )을 이용한 분주회로를 발진기에 추가로 접속하여 펄스발생기( PULSE GENERATOR )등에서 사용되어진다.On the other hand, in order to vary the duty ratio of the output signal, a dividing circuit using a flip-flop (FLIP-FLOP) is further connected to the oscillator and used in a pulse generator.

도 1을 참조하여 종래의 일실시예를 설명하면, 발진기에 출력되는 신호레벨을 제1 궤환저항(Ra)과 제2 궤환저항(Rb)으로 정궤환( POSITIVE FEEDBACK ) 시키고, 가변저항(Rv)과 제3 궤환저항(Rc) 및 커패시터(C1)로 부궤환( NEGATIVE FEEDBACK )시켜 발진시킨다.Referring to FIG. 1, a conventional feedback signal is output to a first feedback resistor Ra and a second feedback resistor Rb by a signal feedback output to an oscillator, and the variable resistor Rv. And the negative feedback (NEGATIVE FEEDBACK) to the third feedback resistor (Rc) and the capacitor (C1) to oscillate.

이때, 제1 궤환저항(Ra)값에 비하여 제2 궤환저항(Rb)값을 작게하여, 출력전압(Vo)의 스윙( SWING )을 작게하면 발진주파수를 높일 수 있다. 그러나 이때, 증폭기로 부터 출력되는 신호의 듀티비는 일정하지 않다. 일례로 듀티비가 50%인 구형파가 필요하면, J-K플립플롭(20)을 사용하여 발진기로 부터 출력되는 신호를 반으로 분주한다.At this time, the oscillation frequency can be increased by reducing the value of the second feedback resistor Rb compared to the value of the first feedback resistor Ra and decreasing the swing SWING of the output voltage Vo. However, at this time, the duty ratio of the signal output from the amplifier is not constant. For example, if a square wave having a duty ratio of 50% is required, the signal output from the oscillator is divided in half using the J-K flip-flop 20.

상술한 바와같이 종래의 발진기는 출력주파수 및 듀티비를 가변할 필요가 있을 때 저항값 또는 커패시터의 용량을 바꾸거나, 외부회로를 추가접속하여야 하기 때문에 회로의 크기가 커지는 문제점이 있다.As described above, the conventional oscillator has a problem that the size of the circuit becomes large because it is necessary to change the resistance value or the capacitance of the capacitor or additionally connect an external circuit when the output frequency and duty ratio need to be varied.

따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 입력전압에 따라 출력주파수 및 듀티비를 제어할 수 있고, 구조가 간단한 발진기를 제공함에 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above-described problems, and an object thereof is to provide an oscillator capable of controlling an output frequency and a duty ratio according to an input voltage and having a simple structure.

도 1은 종래의 실시예에 따른 발진기를 개략적으로 도시한 회로도;1 is a circuit diagram schematically showing an oscillator according to a conventional embodiment;

도 2는 본 발명의 일실시예에 따른 발진기를 개략적으로 도시한 도면;2 schematically illustrates an oscillator according to an embodiment of the present invention;

도 3은 본 발명의 일실시예에 따른 발진기의 기능에 따른 블럭을 도시한 도면;Figure 3 shows a block according to the function of the oscillator according to an embodiment of the present invention;

도 4는 도 2에 도시된 본 발명의 일실시예에 따른 발진기에서 OP엠프를 상세히 도시한 도면;4 is a view showing in detail the OP amplifier in the oscillator according to an embodiment of the present invention shown in FIG.

도 5는 본 발명의 일실시예에 따른 발진기의 발진주파수 가변제어신호에 대한 출력주파수 및 듀티비를 나타낸 타이밍도.5 is a timing diagram showing an output frequency and a duty ratio for an oscillation frequency variable control signal of an oscillator according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 : 주파수가변제어부200 : 비교부100: frequency variable control unit 200: comparison unit

300 : 전류제어부400 : 출력전압제어부300: current controller 400: output voltage controller

500 : 발진제어부210 : 스위치부500: oscillation control unit 210: switch unit

220 : 정전류부220: constant current portion

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 히스테리시스 특성을 갖는 비교기로 구성된 발진기는 발진주파수가 가변되도록 발진주파수 가변 제어신호를 출력하는 주파수가변제어부와; 상기 주파수가변제어부로 부터의 발진주파수 가변 제어신호와 기준전압레벨을 비교하는 비교부와; 상기 비교부로 부터의 비교전류에 따라 히스테리시스동작하는 전류제어부와; 상기 전류제어부로 부터 출력되는 신호의 레벨을 제어하는 출력전압제어부와; 상기 출력전압제어부로 부터의 궤환신호에 의한 고주파발진을 방지하는 발진제어부를 포함한다.According to a feature of the present invention proposed to achieve the above object, an oscillator composed of a comparator having a hysteresis characteristic and a frequency variable control unit for outputting a variable oscillation frequency control signal so that the oscillation frequency is variable; A comparator for comparing the oscillation frequency variable control signal from the frequency variable controller and a reference voltage level; A current control unit which hysteresis operates according to the comparison current from the comparison unit; An output voltage control unit controlling a level of a signal output from the current control unit; And an oscillation control unit for preventing high frequency oscillation due to a feedback signal from the output voltage control unit.

이 특징의 바람직한 실시예에 있어서, 상기 주파수가변제어부는 소정의 선택신호에 따라 대응된 전압레벨을 출력시키는 기능을 포함한다.In a preferred embodiment of this aspect, the frequency variable control section includes a function of outputting a corresponding voltage level according to a predetermined selection signal.

이 특징의 바람직한 실시예에 있어서, 상기 비교부는 상기 주파수가변제어부로 부터의 발진주파수 가변 제어신호와 소정의 기준전압레벨을 비교하여 스위치신호를 출력시키는 스위치부와; 상기 스위치부에 일정한 전류를 공급하는 정전류부를 포함한다.In a preferred embodiment of this aspect, the comparison unit comprises: a switch unit for comparing the oscillation frequency variable control signal from the frequency variable control unit with a predetermined reference voltage level and outputting a switch signal; It includes a constant current unit for supplying a constant current to the switch unit.

이 특징의 바람직한 실시예에 있어서, 상기 정전류부는 내부저항 또는 제5 NPN트랜지스터의 에미터저항을 가변함에 따라 정전류를 제어할 수 있는 것을 포함한다.In a preferred embodiment of this aspect, the constant current unit includes a controllable constant current as the internal resistance or the emitter resistance of the fifth NPN transistor is varied.

이 특징의 바람직한 실시예에 있어서, 상기 전류제어부는 제1 NPN트랜지스터에 부하가 인가될 때까지 교류를 흘려주는 제8 PNP트랜지스터/제9 PNP트랜지스터와; 제2 NPN트랜지스터에 부하가 인가될 때까지 교류를 흘려주는 제10 PNP트랜지스터/제11 PNP트랜지스터와; 상기 제8 PNP트랜지스터/제9 PNP트랜지스터의 콜렉터와 베이스에 각각 콜렉터와 베이스가 결합되어 전류비를 제어하는 제12 PNP트랜지스터/제13 PNP트랜지스터와; 상기 제9 PNP트랜지스터/제10 PNP트랜지스터의 콜렉터와 베이스에 각각 콜렉터와 베이스가 결합되어 전류비를 제어하는 제14 PNP트랜지스터/제15 PNP트랜지스터와; 상기 제8 PNP트랜지스터/제9 PNP트랜지스터 내지 제14 PNP트랜지스터/제15 PNP 트랜지스터의 에미터와 공급전압단자 사이에 접속되어 과전류를 방지하는 전류센싱저항을 포함한다.In a preferred embodiment of this aspect, the current control unit includes: an eighth PNP transistor / ninth PNP transistor for flowing alternating current until a load is applied to the first NPN transistor; A tenth PNP transistor / eleventh PNP transistor for flowing AC until a load is applied to the second NPN transistor; A twelfth PNP transistor / 13th PNP transistor coupled to a collector and a base respectively to the collector and the base of the eighth PNP transistor / ninth PNP transistor to control a current ratio; A fourteenth PNP transistor / a fifteenth PNP transistor, in which a collector and a base are coupled to the collector and the base of the ninth PNP transistor / the tenth PNP transistor to control a current ratio; And a current sensing resistor connected between the emitter and the supply voltage terminal of the eighth PNP transistor / ninth PNP transistor to the fourteenth PNP transistor / 15th PNP transistor to prevent overcurrent.

이 특징의 바람직한 실시예에 있어서, 상기 전류제어부는 상기 비교부의 출력단에 접속된 멀티트랜지스터의 콜렉터수에 비례하여 증가하는 콜렉터전류에 의해 주파수 및 듀티비를 제어하는 것을 포함한다.In a preferred embodiment of this aspect, the current control section includes controlling the frequency and duty ratio by a collector current that increases in proportion to the number of collectors of the multitransistor connected to the output of the comparator.

이 특징의 바람직한 실시예에 있어서, 상기 출력전압제어부는 출력전압을 제어하는 풀업저항과; 출력전압의 스윙을 제어하여 출력전위를 감소시키는 제16 NPN트랜지스터를 포함한다.In a preferred embodiment of this aspect, the output voltage control section includes a pull-up resistor for controlling the output voltage; And a sixteenth NPN transistor for controlling the swing of the output voltage to reduce the output potential.

이 특징의 바람직한 실시예에 있어서, 상기 발진제어부는 출력전압에 의해 충전시간 및 방전시간의 변동으로 주파수를 가변시킬 수 있는 타이밍커패시터와 ; 입력전압에 비례하여 발진출력의 듀티비를 조절하는 타이밍저항을 포함한다.In a preferred embodiment of this aspect, the oscillation control unit includes a timing capacitor capable of varying a frequency by a change in charge time and discharge time by an output voltage; It includes a timing resistor for adjusting the duty ratio of the oscillation output in proportion to the input voltage.

이 특징의 바람직한 실시예에 있어서, 상기 발진제어부는 상기 타이밍저항과 타이밍커패시터를 고주파발진을 방지하기 위한 적분기형태로 구성하는 것을 포함한다.In a preferred embodiment of this aspect, the oscillation control unit includes the timing resistor and the timing capacitor in an integrator form for preventing high frequency oscillation.

이 특징의 바람직한 실시예에 있어서, 상기 주파수가변제어부의 전압레벨에 따라 상기 전류제어부의 전류비를 제어할 수 있는 것을 포함한다.In a preferred embodiment of this feature, it is possible to control the current ratio of the current control unit according to the voltage level of the frequency variable control unit.

본 발명은 발진기에 관한 것으로, 전압레벨을 제어하여 출력하는 주파수가변제어부와; 상기 주파수가변제어부로 부터의 전압레벨과 소정의 기준전압레벨을 비교하여 스위칭하는 비교부와; 상기 비교부로 부터의 전류를 제어하여 히스테리시스특성을 가지게하는 전류제어부와; 상기 전류제어부로 부터의 제어에 응답하여 출력전압레벨을 제어하는 출력전압제어부와; 상기 출력전압제어부로 부터의 궤환신호의 고주파발진을 방지하는 발진제어부를 구비하고, 종래의 발진기를 사용하여 출력주파수 및 출력파형의 듀티비를 가변하고자 할 때 별도의 회로를 접속해야 하는 문제점을 해결한 것으로, 입력전압에 의하여 히스테리시스를 제어할 수 있는 비교기를 이용함으로써, 별도의 추가회로 없이 출력주파수 및 듀티사이클을 변화시킬 수 있다.The present invention relates to an oscillator, comprising: a frequency variable control unit for controlling and outputting a voltage level; A comparison unit for comparing and switching a voltage level from the frequency variable control unit with a predetermined reference voltage level; A current control unit controlling the current from the comparison unit to have hysteresis characteristics; An output voltage controller for controlling an output voltage level in response to the control from the current controller; An oscillation control unit for preventing high frequency oscillation of the feedback signal from the output voltage control unit is provided, and when a conventional oscillator is used to vary the output frequency and the duty ratio of the output waveform, it is necessary to connect a separate circuit. For example, by using a comparator capable of controlling hysteresis by the input voltage, the output frequency and the duty cycle can be changed without an additional circuit.

이하, 도 2를 참조하여 본 발명의 실시예를 설명하면, 출력되는 신호의 주파수와 듀티비는 커패시터의 용량 및 충방전시간과 직접적인 관련이 있다. 예컨대, 출력전압(Vo)이 양의 값에서 포화( SATURATION )된다면 커패시터(C)는 (+)Vsat 방향으로 지수함수적인 크기를 가진다. 그리고 UTP( UPPER TRIP POINT )점에서 출력전압(Vo)은 (-)Vsat으로 변하고, 이후 커패시터전압(Vc)은 감소한다. 계속해서 출력전압(Vo)이 (-)Vsat로 바뀌어질 때 커패시터는 이전의 상태를 유지하다 커패시터전압(Vc)이 LTP( LOWER TRIP POINT )점과 같아지면 출력전압(Vo)은 다시 (+)Vsat로 변한다.Hereinafter, referring to FIG. 2, the frequency and duty ratio of the output signal are directly related to the capacitance and charge / discharge time of the capacitor. For example, if the output voltage Vo is saturated at a positive value, the capacitor C has an exponential magnitude in the positive Vsat direction. At the point of UTP (UPPER TRIP POINT), the output voltage Vo changes to (-) Vsat, and then the capacitor voltage Vc decreases. When the output voltage (Vo) is changed to (-) Vsat continuously, the capacitor remains in the previous state. When the capacitor voltage (Vc) is equal to the LTP (LOWER TRIP POINT) point, the output voltage (Vo) is again positive (+). Turns into Vsat.

즉, 입력전압(Vin)이 0V 이면 커패시터(C)에 충전되는 전류는 출력전압레벨(Vo)이 양의 값(+)일 때도 음의 값(-)일 때도 저항(R2)에 흐르는 전류(Ir2)와 같으므로 발진출력의 듀티비는 50%이다.That is, when the input voltage Vin is 0V, the current charged in the capacitor C is the current flowing through the resistor R2 even when the output voltage level Vo is positive or negative. Since Ir2) is the same, the duty ratio of the oscillation output is 50%.

상기 입력전압레벨(Vin)이 양의 값(+)일 때 상기 커패시터(C)에 충전되는 전류는, 출력전압레벨(Vo)이 양의 값(+)일 때는 Ir2 + Ir1( 저항 R1에 흐르는 전류 )이 되어 주기가 짧아진다. 그리고 상기 출력전압레벨(Vo)이 음의 값(-)일 때는 Ir2 - Ir1이 되어 주기가 길어진다. 따라서 듀티비(D)는 입력전압(Vin)에 비례해 감소한다.When the input voltage level Vin is positive, the current charged in the capacitor C flows into Ir2 + Ir1 (resistance R1 when the output voltage level Vo is positive). Current) and the cycle becomes shorter. When the output voltage level Vo is negative, the period becomes Ir2-Ir1. Therefore, the duty ratio D decreases in proportion to the input voltage Vin.

한편, 입력전압레벨(Vin)이 음의 값(-)일 때 상기 커패시터(C)에 충전되는 전류는, 출력전압레벨(Vo)이 양의 값(+)일 때는 Ir2 - Ir1이 되어 주기가 길어진다. 그리고 상기 출력전압레벨(Vo)이 음의 값(-)일 때는 Ir2 + Ir1이 되어 주기가 짧아진다. 따라서 반복주기는 입력전압(Vin)에 비례해 증가한다.On the other hand, when the input voltage level Vin is a negative value (-), the current charged in the capacitor C becomes Ir2-Ir1 when the output voltage level Vo is a positive value (+). Longer When the output voltage level Vo is negative, the period becomes Ir2 + Ir1 and the period is shortened. Therefore, the repetition period increases in proportion to the input voltage Vin.

여기서, 듀티비( DUTY RATIO )란 출력펄스폭( OUTPUT PULSE WIDTH )에 대한 주기( PERIOD )의 백분률을 말한다.Here, the duty ratio DUTY RATIO refers to a percentage of the period PERIOD with respect to the output pulse width OUTPUT PULSE WIDTH.

도 3 내지 도 4를 참조하면, 본 발명의 신규한 발진기는 주파수가변제어부(100), 비교부(200), 전류제어부(300), 출력전압제어부(400), 발진제어부(500)로 구성되어 있다.3 to 4, the novel oscillator of the present invention comprises a frequency variable controller 100, a comparator 200, a current controller 300, an output voltage controller 400, an oscillation controller 500. have.

먼저, 주파수가변제어부(100)는 발진주파수 가변 제어신호를 출력한다. 비교부(200)는 상기 주파수가변제어부(100)로 부터의 신호레벨(Vin)과 기준전압레벨(Vref)을 비교하여 스위칭신호를 출력시킨다. 그리고 전류제어부(300)는 상기 비교부(200)로 부터의 비교신호레벨에 의하여 전류비 가변기능을 가지는 활성부하( ACTIVE LOAD )로서 히스테리시스( HYSTERESIS )를 가변하여 출력한다.First, the frequency variable control unit 100 outputs an oscillation frequency variable control signal. The comparator 200 compares the signal level Vin from the frequency variable controller 100 with the reference voltage level Vref and outputs a switching signal. The current controller 300 outputs the hysteresis HYSTERESIS as the active load having the current ratio variable function according to the comparison signal level from the comparator 200.

이때, 히스테리시스를 구하는 식은 다음과 같이 나타낼 수 있다.At this time, the equation for obtaining hysteresis can be expressed as follows.

[수학식 2][Equation 2]

Figure kpo00002
Figure kpo00002

상기 수학식 2에서 VthH는 히스테리시스특성을 갖는 구간에서의 HTP( HIGH TRIP POINT )를 말한다. 또한, VthL은 히스테리시스특성을 갖는 구간에서의 LTP( LOW TRIP POINT )를 말한다.In Equation 2, VthH refers to HTP (HIGH TRIP POINT) in a section having hysteresis characteristics. In addition, VthL refers to LTP (LOW TRIP POINT) in a section having hysteresis characteristics.

도 4에 도시된 바와 같이 전류제어부(300)의 제8 PNP트랜지스터(Q8)/제9 PNP트랜지스터(Q9)는 제1 도전경로(L1)와 외부전원전압 사이에 에미터와 콜렉터가 접속되고, 베이스는 제12 PNP트랜지스터(Q12)/제13 PNP트랜지스터(Q13)의 베이스와 접속된다. 그리고 제10 PNP트랜지스터(Q10)/제11 PNP트랜지스터(Q11)는 제2 도전경로(L2)와 외부전원전압 사이에 에미터와 콜렉터가 접속되고, 베이스는 제14 PNP트랜지스터(Q14)/제15 PNP트랜지스터(Q15)의 베이스와 접속된다. 또한, 제12 PNP트랜지스터(Q12)/제13 PNP트랜지스터(Q13)는 상기 제2 도전경로(L2)와 외부전원전압 사이에 에미터와 콜렉터가 접속되고, 베이스는 제8 PNP트랜지스터(Q8)/제9 PNP트랜지스터(Q9)의 베이스와 접속된다. 마찬가지로, 제14 PNP트랜지스터(Q14)/제15 PNP트랜지스터(Q15)는 상기 제1 도전경로(L1)와 외부전원전압 사이에 에미터와 콜렉터가 접속되고, 베이스는 제10 PNP트랜지스터(Q10)/제11 PNP트랜지스터(Q11)의 베이스와 접속된다. 그리고, 제6 NPN트랜지스터(Q6) 내지 제7 NPN트랜지스터(Q7)는 상기 제8 PNP트랜지스터(Q8) 및 제11 PNP트랜지스터(Q11)의 콜렉터전류를 접지측으로 흘려보내도록 접속된다.As shown in FIG. 4, in the eighth PNP transistor Q8 / ninth PNP transistor Q9 of the current control unit 300, an emitter and a collector are connected between the first conductive path L1 and an external power supply voltage. The base is connected to the base of the twelfth PNP transistor Q12 / thirteenth PNP transistor Q13. An emitter and a collector are connected between the second conductive path L2 and the external power supply voltage in the tenth PNP transistor Q10 and the eleventh PNP transistor Q11, and the base is a fourteenth PNP transistor Q14 / 15th. It is connected to the base of the PNP transistor Q15. In addition, an emitter and a collector are connected to the twelfth PNP transistor Q12 and the thirteenth PNP transistor Q13 between the second conductive path L2 and the external power supply voltage, and the base of the eighth PNP transistor Q8 / It is connected to the base of the ninth PNP transistor Q9. Similarly, in the fourteenth PNP transistor Q14 and the fifteenth PNP transistor Q15, the emitter and the collector are connected between the first conductive path L1 and the external power supply voltage, and the base is the tenth PNP transistor Q10 /. It is connected to the base of the eleventh PNP transistor Q11. The sixth and seventh NPN transistors Q6 to Q7 are connected to send collector currents of the eighth PNP transistor Q8 and the eleventh PNP transistor Q11 to the ground side.

이때 상기 제12 PNP트랜지스터(Q12)/제13 PNP트랜지스터(Q13) 내지 제14 PNP트랜지스터(Q14)/제15 PNP트랜지스터(Q15)의 멀티콜렉터( MULTIPLE COLLECTOR )의 수에 따라 전류비가 가변되어진다.At this time, the current ratio is varied according to the number of multi-collectors (MULTIPLE COLLECTOR) of the twelfth PNP transistor Q12 / thirteenth PNP transistor Q13 to fourteenth PNP transistor Q14 / fifteenth PNP transistor Q15.

출력전압제어부(400)는 상기 전류제어부(300)로 부터의 신호레벨에 의하여 출력전압스윙( OUTPUT SWING )을 제어하는 제16 NPN트랜지스터(Q16)와 풀업저항(R2)으로 구성된다.The output voltage controller 400 includes a sixteenth NPN transistor Q16 and a pull-up resistor R2 for controlling the output voltage swing based on the signal level from the current controller 300.

예컨데, 상기 제16 NPN트랜지스터(Q16)가 포화되면( SATURATED ) 출전압레벨은 낮아지고, 상기 제16 NPN트랜지스터(Q16)가 컷오프( CUTOFF )될 때 상기 풀업저항(R2)은 출력전압레벨(Vo)을 공급전압레벨(VCC)로 올려준다.For example, when the sixteenth NPN transistor Q16 is saturated, the output voltage level decreases, and when the sixteenth NPN transistor Q16 cuts off, the pull-up resistor R2 outputs the output voltage level Vo. ) To the supply voltage level (VCC).

본 발명은 히스테리시스특성을 가변하여 커패시터(C)의 충전 및 방전시간을 변화시킨다. 그리고 상기 비교부(200)의 Vth( THRESHOLD VOLTAGE )를 가변시킴으로써, 입력전압(Vin)이 높아지면 듀티비가 감소하고, 발진주파수가 가변되어진다.The present invention varies the hysteresis characteristics to change the charge and discharge times of the capacitor (C). By varying the Vth (THRESHOLD VOLTAGE) of the comparator 200, when the input voltage Vin is increased, the duty ratio is reduced and the oscillation frequency is variable.

즉, 입력전압레벨에 의한 출력전류를 제어할 수 있는 비교기를 사용함으로써, 출력주파수 및 듀티비를 가변할 필요가 있을 때 별도의 회로설계를 할 필요가 없다.That is, by using a comparator capable of controlling the output current according to the input voltage level, it is not necessary to design a separate circuit when the output frequency and duty ratio need to be changed.

본 발명은 종래의 발진기를 사용하여 출력주파수 및 출력파형의 듀티비( DUTY RATIO )를 가변하고자 할 때 별도의 회로를 접속해야 하는 문제점을 해결한 것으로, 입력전압에 의하여 히스테리시스를 제어할 수 있는 비교기를 이용함으로써, 별도의 추가회로 없이 출력주파수 및 듀티사이클( DUTY CYCLE )을 변화시킬 수 있다.The present invention solves the problem of connecting a separate circuit when the output frequency and duty ratio (DUTY RATIO) of the output waveform to be changed using a conventional oscillator, comparator that can control the hysteresis by the input voltage By using, it is possible to change the output frequency and duty cycle (DUTY CYCLE) without additional circuitry.

Claims (10)

소정의 주파수를 발생시키는 발진기에 있어서,In an oscillator that generates a predetermined frequency, 발진주파수를 가변되도록 소정의 발진주파수 가변 제어신호(Vin)를 출력하는 주파수가변제어수단(100)과;Frequency variable control means (100) for outputting a predetermined oscillation frequency variable control signal (Vin) to vary the oscillation frequency; 상기 주파수가변제어수단(100)으로 부터의 발진주파수 가변제어신호(Vin)와 소정의 기준전압레벨(Vref)을 비교하는 비교수단(200)과;Comparison means (200) for comparing the oscillation frequency variable control signal (Vin) from the frequency variable control means (100) with a predetermined reference voltage level (Vref); 상기 비교수단(200)으로 부터의 비교전류에 따라 히스테리시스동작하는 전류제어수단(300)과;Current control means (300) for hysteresis operation according to the comparison current from the comparison means (200); 상기 전류제어수단(300)으로 부터 출력되는 신호를 소정의 레벨로 제어하는 출력전압제어수단(400)과;Output voltage control means (400) for controlling a signal output from the current control means (300) to a predetermined level; 상기 출력전압제어수단(400)으로 부터 궤환된 신호에 의한 고주파발진을 방지하는 발진제어수단(500)을 포함하는 것을 특징으로 하는 발진기.An oscillator characterized in that it comprises an oscillation control means (500) for preventing high frequency oscillation by the signal fed back from the output voltage control means (400). 제 1 항에 있어서,The method of claim 1, 상기 주파수가변제어수단(100)은 소정의 선택신호에 따라 대응된 전압레벨을 출력시키는 기능을 포함하는 것을 특징으로하는 발진기The frequency variable control means 100 is characterized in that it comprises a function for outputting a corresponding voltage level in accordance with a predetermined selection signal 제 1 항에 있어서,The method of claim 1, 상기 비교수단(200)은 상기 주파수가변제어수단(100)으로 부터의 발진주파수 가변제어신호(Vin)와 소정의 기준전압레벨(Vref)을 비교하여 스위치신호를 출력시키는 스위치수단(210)과;The comparison means 200 includes switch means 210 for outputting a switch signal by comparing the oscillation frequency variable control signal Vin from the frequency variable control means 100 with a predetermined reference voltage level Vref; 상기 스위치수단(210)에 일정한 전류를 공급하는 정전류수단(220)을 포함하는 것을 특징으로 하는 발진기.Oscillator, characterized in that it comprises a constant current means for supplying a constant current to the switch means (210). 제 3 항에 있어서,The method of claim 3, wherein 상기 정전류수단(220)은 내부저항(R3) 또는 제5 NPN트랜지스터의 에미터저항(R4)을 가변함에 따라 정전류를 제어할 수 있는 것을 특징으로 하는 발진기.The constant current means 220 is an oscillator, characterized in that the constant current can be controlled by varying the emitter resistance (R4) of the internal resistance (R3) or the fifth NPN transistor. 제 1 항에 있어서,The method of claim 1, 상기 전류제어수단(300)은 제1 NPN트랜지스터(Q1)에 부하가 인가될 때까지 교류를 흘려주는 제8 PNP트랜지스터(Q8)/제9 PNP트랜지스터(Q9)와;The current control means 300 includes: an eighth PNP transistor (Q8) / ninth PNP transistor (Q9) for flowing alternating current until a load is applied to the first NPN transistor (Q1); 제2 NPN트랜지스터(Q2)에 부하가 인가될 때까지 교류를 흘려주는 제10PNP트랜지스터(Q10)/제11 PNP트랜지스터(Q11)와;A tenth PNP transistor Q10 / eleventh PNP transistor Q11 for flowing alternating current until a load is applied to the second NPN transistor Q2; 상기 제8 PNP트랜지스터(Q8)/제9 PNP트랜지스터(Q9)의 콜렉터와 베이스에 각각 콜렉터와 베이스가 결합되어 전류비를 제어하는 제12 PNP트랜지스터(O12)/제13 PNP트랜지스터(Q13)와;A twelfth PNP transistor (O12) and a thirteenth PNP transistor (Q13) for coupling a collector and a base to the collector and the base of the eighth PNP transistor (Q8) and the ninth PNP transistor (Q9), respectively, to control a current ratio; 상기 제9 PNP트랜지스터(Q9)/제10 PNP트랜지스터(Q10)의 콜렉터와 베이스에 각각 콜렉터와 베이스가 결합되어 전류비를 제어하는 제14 PNP트랜지스터(Q14)/제15 PNP트랜지스터(Q15)와;A fourteenth PNP transistor Q14 and a fifteenth PNP transistor Q15 coupled to the collector and the base of the ninth PNP transistor Q9 and the tenth PNP transistor Q10 to control a current ratio; 상기 제8 PNP트랜지스터(Q8)/제9 PNP트랜지스터(Q9) 내지 제14 PNP트랜지스터(Q14)/제15 PNP 트랜지스터(Q15)의 에미터와 공급전압단자 사이에 접속되어 과전류를 방지하는 전류센싱저항(R8 내지 R11)을 포함하는 것을 특징으로 하는 발진기.A current sensing resistor connected between the emitter and the supply voltage terminal of the eighth PNP transistor Q8 / ninth PNP transistor Q9 to the fourteenth PNP transistor Q14 / fifteenth PNP transistor Q15 to prevent overcurrent An oscillator comprising (R8 to R11). 제 5 항에 있어서,The method of claim 5, 상기 전류제어수단(300)은 상기 비교수단(200)의 출력단에 접속된 멀티트랜지스터(Q12/Q13 내지 Q14/15)의 콜렉터수에 비례하여 증가하는 콜렉터전류에 의해 주파수 및 듀티비를 제어하는 것을 특징으로 하는 발진기.The current control means 300 controls the frequency and duty ratio by a collector current that increases in proportion to the number of collectors of the multi transistors Q12 / Q13 to Q14 / 15 connected to the output terminal of the comparison means 200. An oscillator characterized by. 제 1 항에 있어서,The method of claim 1, 상기 출력전압제어수단(400)은 출력전압을 제어하는 풀업저항(R2)과;The output voltage control means 400 includes a pull-up resistor (R2) for controlling the output voltage; 출력전압의 스윙을 제어하여 출력전위를 감소시키는 제16 NPN트랜지스터(Q16)를 포함하는 것을 특징으로 하는 발진기.And a sixteenth NPN transistor (Q16) for controlling the swing of the output voltage to reduce the output potential. 제 1 항에 있어서,The method of claim 1, 상기 발진제어수단(500)은 출력전압에 의해 충전시간 및 방전시간의 변동으로 주파수를 가변시킬 수 있는 타이밍커패시터(C)와 ;The oscillation control means 500 includes a timing capacitor (C) capable of varying the frequency of the charge time and the discharge time by the output voltage; 입력전압(Vin)에 비례하여 발진출력의 듀티비를 조절하는 타이밍저항(R1)을 포함하는 것을 특징으로하는 발진기.And a timing resistor (R1) for adjusting the duty ratio of the oscillation output in proportion to the input voltage Vin. 제 1 항에 있어서,The method of claim 1, 상기 발진제어수단(500)은 상기 타이밍저항(R1)과 타이밍커패시터(C)를 고주파발진을 방지하기 위한 적분기로 구성되는 것을 특징으로 하는 발진기.The oscillation control means (500) is characterized in that the timing resistor (R1) and the timing capacitor (C) comprises an integrator for preventing high frequency oscillation. 제 1 항에 있어서,The method of claim 1, 상기 주파수가변제어수단(100)의 전압레벨에 따라 상기 전류제어수단(300)의 전류비를 제어할 수 있는 것을 특징으로 하는 발진기.An oscillator, characterized in that for controlling the current ratio of the current control means 300 according to the voltage level of the variable frequency control means (100).
KR1019970011079A 1997-03-28 1997-03-28 oscillator Expired - Fee Related KR100205246B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970011079A KR100205246B1 (en) 1997-03-28 1997-03-28 oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970011079A KR100205246B1 (en) 1997-03-28 1997-03-28 oscillator

Publications (2)

Publication Number Publication Date
KR19980075025A KR19980075025A (en) 1998-11-05
KR100205246B1 true KR100205246B1 (en) 1999-07-01

Family

ID=19501155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011079A Expired - Fee Related KR100205246B1 (en) 1997-03-28 1997-03-28 oscillator

Country Status (1)

Country Link
KR (1) KR100205246B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010044797A (en) * 2001-03-26 2001-06-05 김영빈 Multi Freq. Use Multi-Volt and Multi-Current Conversion System
KR100938292B1 (en) * 2002-11-28 2010-01-21 페어차일드코리아반도체 주식회사 Oscillator Outputs Duty Ratio Differently According to Input Voltage and Has Switching Mode Power Supply

Also Published As

Publication number Publication date
KR19980075025A (en) 1998-11-05

Similar Documents

Publication Publication Date Title
AU721812B2 (en) Hybrid regulator
EP0856935B1 (en) Charge pump circuit
CN103259408A (en) Switching power supply and switching power supply controller realizing constant output currents
CN103248227A (en) Switching power supply and switching power supply controller for realizing constant output current
JPH07336999A (en) Power source circuit for semiconductor integrated circuit
JPWO2002086919A1 (en) Solenoid drive device and drive method
KR100205246B1 (en) oscillator
CN115102384A (en) Soft start control circuit, control method thereof and power supply circuit
EP0662747B1 (en) A DC/DC converter for outputting multiple signals
JP3963421B2 (en) Controlled oscillation system and method
CN1625034B (en) Synchronous rectifying type switching regulator control circuit
CN211531068U (en) Self-excited multivibrator circuit
CN210297639U (en) Voltage-controlled adjustable multivibrator
US4521748A (en) Adjustable frequency oscillator
JPH03227119A (en) Ecl logic circuit
JP4573681B2 (en) Semiconductor device using switching regulator and control method of switching regulator
JP2003088105A (en) Switching regulator
CN113394968A (en) Charge pump circuit
KR100343470B1 (en) Tuning circuit for gain control filter
US20250239970A1 (en) Relaxation oscillator
JPH09121142A (en) Oscillation circuit
KR20000014258U (en) Voltage controlled oscillation circuit
JPH0378004B2 (en)
JP2648039B2 (en) Voltage margin test circuit
KR930008429B1 (en) Variable v.c.o.

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970328

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970328

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990225

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990401

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990402

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030307

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040308

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050310

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060307

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070327

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090310