[go: up one dir, main page]

KR100199048B1 - 정전기 보호회로 - Google Patents

정전기 보호회로 Download PDF

Info

Publication number
KR100199048B1
KR100199048B1 KR1019950046230A KR19950046230A KR100199048B1 KR 100199048 B1 KR100199048 B1 KR 100199048B1 KR 1019950046230 A KR1019950046230 A KR 1019950046230A KR 19950046230 A KR19950046230 A KR 19950046230A KR 100199048 B1 KR100199048 B1 KR 100199048B1
Authority
KR
South Korea
Prior art keywords
diode
static electricity
power supply
mos transistor
circuit
Prior art date
Application number
KR1019950046230A
Other languages
English (en)
Other versions
KR970053923A (ko
Inventor
함석헌
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950046230A priority Critical patent/KR100199048B1/ko
Publication of KR970053923A publication Critical patent/KR970053923A/ko
Application granted granted Critical
Publication of KR100199048B1 publication Critical patent/KR100199048B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 집적 회로상에 정전기로 인한 과전류가 내부회로로 유입되지 못하도록 방지하는 회로에 관한 것으로서, 파워간에 직렬로 연결된 다이오드와 저항을 N형 모스 트랜지스터에 병렬로 연결시킴에 있어서, 다이오드의 캐소드는 전원단자에 연결하고, 다이오드의 애노드는 접지 단자에 연결하고, 모스 트랜지스터의 게이트를 상기 다이오드와 저항의 연결 부위에 연결하고, 모스 트랜지스터의 드레인을 전원단자에 연결하고, 모스트랜지스터의 소오스와 웰 콘택을 접지 단자에 연결하면, 정전기가 집적 회로에 인가 될때 전류가 파워간 전압을 낮게 클램핑하여 과전류가 내부회로로 유입되지 않도록 하여 집적 회로의 신뢰성을 향상시킬 수 있다.

Description

정전기 보호 회로(the circuit of protecting inner circuit from static electricity)
제1도는 정전기가 파워간의 노드를 통하여 내부회로로 유입하는 것을 방지하기 위한 종래의 회로도.
제2도는 일반적인 다이오드의 역방향 전류-전압 특성 곡선.
제3도는 정전기가 파워간의 노드를 통하여 내부회로로 유입하는 것을 방지하기 위한 본 발명의 회로도.
제4도는 상기 제3도에 있어서 본 발명의 전류-전압 특성 곡선.
제5도는 모스 트랜지스터의 게이트의 전압에 따른 모스 트랜지스터의 브레이크 다운 전압을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
21 : 입·출력패드 22 : 정전기 보호 소자
23 : 임의의 내부 회로 24 : N형 모스 트랜지스터
25 : 다이오드 26 : 저항
27 : 전원단자 28 : 접지단자
본 발명은 반도체 장치에 관한 것으로써, 구체적으로, 정전기가 파워단자간을 통하여 내부회로로 유입되지 못하도록 방지하는 회로에 관한 것이다.
최근의 반도체는 디지털 로직기술의 급격한 발전으로 인하여 기계, 섬유, 금속등 대부분의 산업용 기기에 탑재되고 있으며, 다기능을 구현하기 위한 고집적, 고용량의 반도체가 개발되고 있다.
이와 같은 고집적 반도체는 미세한 회로 선폭으로 형성되고, 저전압, 저전력을 사용하는 것이 대부분이다. 그러나, 일상 생활에서 발생되는 정전기가 미세하게 형성된 반도체 회로에 인가될 경우에는 정상적인 로직 활동을 방해하고, 심한 경우에는 정전기가 인가된 반도체 소자의 일부를 손상시킴으로써, 해당 반도체 뿐만아니라 그 반도체가 탑재된 기기의 동작 불능상태를 초래하게 된다.
더욱이, 상기와 같은 정전기는 언제, 어디서도 발생할 수 있으므로, 이에 대한 대책이 요구되고 있다.
첨부된 도면과 함께 종래의 정전기 보호 회로에 대한 상세한 설명을 하면 다음과 같다.
제1도는 정전기가 파워간의 노드를 통하여 내부회로로 유입하는 것을 방지하기 위한 종래의 회로도이다.
제1도를 참조하면, 외부 회로와 내부회로의 전기적 연결을 위한 입·출력 패드(11)를 구비하고, 입·출력 패드를 통하여 들어오는 정전기를 차단하기 위하여 입·출력 패드(11)와 내부회로(13)의 사이에 보호소자(12-1, 12-2)를 접속한다.
그리고, 전원 단자(15)와 접지 단자(16)간을 통하여 유입되는 정전기가 내부회로(13)로 유입되는 것을 방지하기 위하여 파워 단자간에 다이오드(14)를 연결함에 있어서, 다이오드(14)의 캐소드측(17)을 전원 단자쪽으로 접속하고, 다이오드의 애노드측을 접지 단자쪽으로 접속하여 정전기 보호회로를 구성한다.
그리고, 상기 파워간의 다이오드(14)는 정전기가 파워 단자를 통하여 내부회로(13)로 유입되지 못하도록 차단함에 있어서, 다이오드(14)에 대하여 순방향이나 역방향의 정전기가 들어오면, 다이오드(14)를 통하여 접지전위로 유입되도록 한다.
그러나, 상기에서 설명한 바와 같은 종래의 정전기 보호 회로는 파워단자를 통하여 다이오드에 역방향인 정전기가 들어올 경우에 있어서, 일단 브레이크 다운 전압을 넘어서게 되면 제2도에서와 같이, 전류가 증가하다가 전압도 급격히 증가하여 내부회로를 트리거시키거나 파괴시킬 수 있다.
상기와 같은 문제점을 개선하기 위한 본 발명은 정전기가 파워 단자를 통하여 내부회로로 유입되는 것을 방지하기 위한 정전기 보호 회로를 제공하는 데에 본 발명의 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은 파워간 정전기보호 소자로서 다이오드, 모스 트랜지스터, 저항을 사용하는데, 모스 트랜지스터의 드레인을 전원 단자에, 모스 트랜지스터의 소오스와 웰 콘택을 접지단자에 연결하며 ; 직렬로 연결된 다이오드와 저항을 내부회로와 병렬로 연결하며 ; 다이오드와 저항의 연결점을 상기 모스 트랜지스터의 게이트와 연결하여, 정전기 보호 회로를 구비하는 것을 포함한다.
본 발명의 다른 특징은 상기 다이오드의 브레이크다운 전압이 모스 트랜지스터의 브레이크다운 전압보다 작으며, 상기 저항의 저항값은 수Ω ~수백Ω인 것을 포함한다.
이하, 첨부된 도면과 함께 본 발명의 상세한 설명을 하면 다음과 같다.
제3도는 정전기가 파워간의 노드를 통하여 내부회로로 유입하는 것을 방지하기 위한 본 발명의 회로도이다.
제3도를 참조하면, 외부 회로와 내부 회로(23)를 전기적으로 연결하기 위한 입·출력 패드(21)를 구비하고, 입·출력 패드(21)와 내부 회로(23) 사이에 보호 소자(22-1))(22-2)를 연결한다.
그리고, 본 발명에서는 파워 단자간의 정전기로부터 내부회로를 보호하기 위한 보호소자로서 N형 모스 트랜지스터(24)와 다이오드(25)및 저항(26)이 전원단자(27)와 접지 단자(28)간에 연결 구성하였다.
이때, 파워 단자간에, 직렬로 연결된 다이오드(25)와 저항(26)을 직렬로 연결시킴에 있어서, 다이오드(25)의 캐소드는 전원단자(27)에 연결하고, 다이오드(25)의 애노드는 저항(26)을 통하여 접지 단자(28)에 연결한다.
또한, N형 모스 트랜지스터(24)를 상기 다이오드(25) 및 저항(26)과 병렬로 연결시킴에 있어서, N형 모스 트랜지스터(24)의 게이트를 상기 다이오드(25)와 저항(26)의 접속노드(n2)에 연결하고, N형 모스 트랜지스터(24)의 드레인을 전원단자(27)에 연결하고, N형 모스 트랜지스터(24)의 소오스와 웰 콘택을 접지 단자(28)에 연결한다. 그리고, 상기 다이오드(25)의 브레이크다운 전압은 모스 트랜지스터(24)의 브레이크다운 전압보다 작은 것을 구비한다.
상기 입·출력 패드(21)와 내부 회로(23)와의 사이에 연결된 보호 소자(22-1)(22-2)는 입·출력 패드(21)를 통하여 유입되는 정전기를 차단하고, 상기 파워 단자간에 연결된 보호 회로는 파워간을 통하여 유입되는 정전기를 차단하는 역할을 한다.
이때, 입·출력 패드(21)를 통하여 유입되는 정전기가 내부회로(23)로 인가되는 것을 방지하기 위한 동작은 제1도의 보호소자(12-1)(12-2)와 동일하고, 파워간에 유입되는 정전기를 차단함에 있어서, 접지 단자(SS) 기준으로 네가티브 정전기가 전원 단자(OUT)에 인가되면 N형 모스 트랜지스터(24)와 다이오드(25)를 통해 순방향 다이오드 전류로써 방전된다.
상기와는 반대로, 포지티브 정전기가 유입되면, 브레이크다운 전압이 낮은 다이오드(25)가 먼저 턴온되어 저항을 통해 접지 단자로 방전되고, 이에따라 노드 n2의 전압이 증가하여 모스 트랜지스터(24)의 게이트 전압이 올라가게 된다.
제5도에서와 같이, 게이트 전압이 올라감에 따라 모스 트랜지스터(24)의 브레이크 다운 전압은 내려가고, 이에따라 모스 트랜지스터(24)의 턴온전압은 낮아지게 되어서 다이오드(25)로 흐르던 전류는 모스 트랜지스터(24)로도 나누어 흐르게 되므로써, n1 노드 전압은 모스 트랜지스터(24)의 드레인 노드 전압으로 클램핑(Clamping)되어 내부회로(23)를 보호하게 된다.
다시말해서, n2의 전압이 Id× R ＞ 0.3V 혹은 0.4V (Id= Idt)이면, 제4도에서와 같이, 모스 트랜지스터(24)의 게이트 전압 변화에 따른 브레이크 다운 전압이 VBRM' 으로 클램핑되어 내부회로(23)를 보호하게 된다.
또한, 상기 회로(26)의 저항값은 수Ω~수백Ω인 것을 사용하고, 상기 저항(26)을 조절하므로써, 다이오드(25)와 모스 트랜지스터(24)의 전류량을 회로에 적합한 수준으로 조정이 가능하고, 상기 회로는 입·출력단에 연결하여 입력 패드를 통하여 들어오는 정전기를 차단하는 데에도 사용할 수 있다.
상기에서 설명한 바와 같은 본 발명에 따르면, 정전기가 집적 회로에 인가될때, 파워간 전압을 낮게 클램핑하여 과전류가 내부회로로 유입되는 것을 방지하여 줌으로써, 집적 회로의 신뢰성을 향상시킬 수 있다.

Claims (2)

  1. 정전기 보호 회로에 있어서: 전원 전압(VDD)을 받아들이는 제 1 전원 단자(27)와; 접지 전압(VSS)을 받아들이는 제 2 전원 단자(28)와; 상기 제 1 전원 단자(27)에 연결된 캐소드 그리고 애노드를 가지는 다이오드(25)와; 상기 다이오드(25)의 애노드에 연결된 일단과 상기 제 2 전원 단자에 연결된 타단을 가지는 저항(26) 및; 상기 제 1 전원 단자(27)에 연결된 드레인, 상기 제 2 전원 단자(28)에 연결된 웰 콘택 및 소오스, 그리고 상기 저항(26)의 타단에 연결된 게이트를 가지는 NMOS 트랜지스터(24)를 포함하고, 상기 NMOS 트랜지스터(24)는 다이오드(25)의 브레이크다운 전압보다 큰 브레이크다운 전압을 가지며, 정전기가 발생될 때 순차적으로 형성되는 다이오드(25) 및 저항(26)에 의한 전류 통로 및 NMOS 트랜지스터에 의한 전류 통로를 통해서 상기 제 1 전원 단자(27)의 전압이 상기 다이오드(25)의 브레이크다운 전압 이하로 유지되는 것을 특징으로 하는 정전기 보호 회로.
  2. 제1항에 있어서, 상기 저항의 저항값은 수Ω ~수백Ω인 것을 특징으로 하는 정전기 보호 회로.
KR1019950046230A 1995-12-02 1995-12-02 정전기 보호회로 KR100199048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046230A KR100199048B1 (ko) 1995-12-02 1995-12-02 정전기 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046230A KR100199048B1 (ko) 1995-12-02 1995-12-02 정전기 보호회로

Publications (2)

Publication Number Publication Date
KR970053923A KR970053923A (ko) 1997-07-31
KR100199048B1 true KR100199048B1 (ko) 1999-06-15

Family

ID=19437470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046230A KR100199048B1 (ko) 1995-12-02 1995-12-02 정전기 보호회로

Country Status (1)

Country Link
KR (1) KR100199048B1 (ko)

Also Published As

Publication number Publication date
KR970053923A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6069782A (en) ESD damage protection using a clamp circuit
US6671147B2 (en) Double-triggered electrostatic discharge protection circuit
US7400480B2 (en) Electrostatic discharge protection circuit
US5617283A (en) Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps
US6690561B2 (en) Effective gate-driven or gate-coupled ESD protection circuit
US7288450B1 (en) General protection of an integrated circuit against permant overloads and electrostatic discharges
US6239958B1 (en) Electrostatic damage protection circuit and dynamic random access memory
JPS6126321A (ja) 入出力端子を有する電子制御回路
KR0164496B1 (ko) 정전기보호소자
JP3164065B2 (ja) 半導体装置
US8208234B2 (en) Circuit with ESD protection for a switching regulator
US20060158812A1 (en) Transient blocking unit having shunt for over-voltage protection
JP2549741B2 (ja) Ｃｍｏｓ集積回路用の静電放電気からの保護回路
US6529035B2 (en) Arrangement for improving the ESD protection in a CMOS buffer
JP3660566B2 (ja) 過電流制限型半導体素子
US10897131B2 (en) Electrostatic discharge protection circuit for bypassing an ESD current
US6618230B2 (en) Electrostatic discharge cell of integrated circuit
US11824349B2 (en) Electrostatic discharge protection circuit
CN1139988C (zh) 半导体集成电路
US6275367B1 (en) Semiconductor circuit device with high electrostatic breakdown endurance
US5912496A (en) Semiconductor device having power MOS transistor including parasitic transistor
KR100199048B1 (ko) 정전기 보호회로
US6061219A (en) Device for the protection of an electrical load and power supply circuit having such a device
US6069493A (en) Input circuit and method for protecting the input circuit
KR100275612B1 (ko) 정전 보호 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951202

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951202

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980831

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990303

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990304

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020207

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030207

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040206

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050202

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060207

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070228

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090210