[go: up one dir, main page]

KR100198785B1 - 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 - Google Patents

시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 Download PDF

Info

Publication number
KR100198785B1
KR100198785B1 KR1019960044249A KR19960044249A KR100198785B1 KR 100198785 B1 KR100198785 B1 KR 100198785B1 KR 1019960044249 A KR1019960044249 A KR 1019960044249A KR 19960044249 A KR19960044249 A KR 19960044249A KR 100198785 B1 KR100198785 B1 KR 100198785B1
Authority
KR
South Korea
Prior art keywords
circuit
output
frequency
clock
frequency information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960044249A
Other languages
English (en)
Other versions
KR19980025931A (ko
Inventor
최민호
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960044249A priority Critical patent/KR100198785B1/ko
Publication of KR19980025931A publication Critical patent/KR19980025931A/ko
Application granted granted Critical
Publication of KR100198785B1 publication Critical patent/KR100198785B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 기본 클럭을 바탕으로 카운트 기간을 설정한 후 카운트 기간동안의 기본 클럭의 주기수를 카운트하여 그 결과를 전송하고, 2단째 이하의 서버에 있어서 입력단의 전송속도와 출력단의 전송속도 사이의 주파수 동기가 얻어진 경우에는 전단으로부터 전송된 주파수 정보를 그대로 주파수 정보로서 다음 단의 서버에 전송할 수 있도록 한 시간 정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법에 관한 것이다.

Description

시간 정보 관리를 위한 주파수 정보 전송 장치 및 전송방법
본 발명은 멀티미디어 서비스를 제공하는 서버간의 시간 정보를 관리하기 위한 주파수 정보 전송 장치 및 전송 방법에 관한 것이다.
멀티미디어 서비스를 제공하는 서버에 있어서 서버들 간의 시간 관리는 사용자의 인중 및 서버가 제공하는 서비스의 재사용을 막기 위한 중요한 요소이다. 이것들은 서버의 동기화에 필요한 기본 클럭을 동기 신호를 기준 신호로 하는 위상 동기 발진기에 따라 발생하여 서버간의 동기화를 꾀하고 있다. 이 동기화 클럭의 주파수는 수신측에서 처리를 할 때 송신측의 동기화 클럭과 같은 주파수를 사용할 필요가 있다. 동기화 클럭의 주파수 정보 전송방식으로는 종래의 일정 기간을 기본 클럭의 주기수로 카운트하여 카운트 결과를 전송하고 있다. 즉, 일정시간을 1영상 프레임의 주기인 약 33msec로 하는 경우, 전송 클럭 레이트 6.312Mbps 경우의 카운트결과는 210610(16진수로는 336B2)가 되고, 이 값의 변동폭은 동기 주파수의 변동폭을 약 ±30ppm으로 하는 경우에 카운트 결과는 21064(336AC)∼210616(336B8)로 되기 때문에 카운터의 하위 8비트의 데이터를 전송하고 있다. 수신측에는 동기화 클럭을 발생하는 PLO를 가지고 있으며, PLO출력을 바탕으로 영상 프레임 펄스를 발생하고, 1영상 프레임 동안의 전송길이를 카운트하여 카운트 결과의 하위 8 비트와 송신측으로부터 송신된 8 비트 데이터를 비교하여 데이터의 차이가 0이 되도록 PLO의 출력 주파수를 제어함에 따라서 송신측의 동기화 주파수와 같은 값을 가지는 클럭을 발생하고 있다. 이러한 주파수 정보 전송방식에 있어서 종래 방식에는 단순히 서버가 전송되는 전송속도의 값 만을 고려하고 있기 때문에 전송 계위에 대응하여 전송속도가 다를 때마다 상기 카운트의 카운트 결과인 하위 8비트 데이터가 달라진다. 이 때문에 가령 32Mbps용 프레임 내의 동기화 장치와 6.3Mbps등의 프레임간 동기화 장치가 다단 종속 접속된 시스템 구성의 경우 2단째 이하의 부호화 장치에는 송신측으로부터 송신된 8비트의 주파수 정보를 바탕으로 PLO를 구동하여 서버의 동기화 클럭을 재생하고 있다. 따라서, 이러한 다단 접속 시스템에는 동기화 클럭 재생용의 PLO도 다단 접속되어 최종단에는 이의 PLO가 동기 상태에 이르기 까지의 시간이 길어지기 때문에 안정된 서비스를 제공 받게 되기까지의 시간이 길어지게 되는 결점이 있다. 또한, 서버의 동기화 장치마다 회로 구성이 다르게 되기 때문에 회로의 공통화를 꾀할 수 없는 단점이 있다.
따라서, 본 발명은 기본 주파수를 바탕으로 카운트 기간을 설정한 후 카운트 기간마다의 기본 주파수의 주기 수를 카운트하여 그 결과를 전송하고, 2단째 이하의 서버에 있어서 입력단의 전송속도와 출력단의 전송속도 사이의 주파수 동기가 얻어진 경우에는 송신측으로부터 송신된 8비트의 주파수 정보를 만들어 쓰는 일 없이 그대로 다음 단의 서버에 전송할 수 있도록 한 시간 정보 관리를 위한 주파수 정보 전송 장치 및 전송방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 데이터 입력단자를 통해 입력되는 데이터를 전송로 상의 신호 형식에 맞는 신호로 변환하며, 데이터 계열 중으로부터 전송 클럭을 추출하여 출력하도록 하는 수신 인터페이스 회로와, 상기 수신 인터페이스 회로의 전송 클럭에 따라 상기 수신 인터페이스 회로의 출력을 입력으로 하여 주파수 정보를 분리 하도록 하는 분리 회로와, 상기 수신 인터페이스 회로의 전송 클럭을 입력으로 하여 주파수 정보를 분주하도록 하는 제 1분주회로와 , 상기 분리 회로의 출력을 입력으로 하며 상기 제 1 분주 회로의 출력에 따라 전송 클럭을 재생하도록 하는 클럭 재생 회로와 상기 수신 인터페이스 회로의 전송클럭 및 클럭 재생 회로의 출력에 따라 상기 분리회로의 분리된 주파수 정보를 신호 처리용 속도의 클럭으로 변환하는 제 1 버퍼회로와, 상기 클럭 재생 회로의 출력에 따라 상기 제 1 버퍼 회로의 출력에 대해 소정의 신호 처리를 실시하는 신호처리 회로와, 상기 제 1분주 회로의 출력 및 외부 공급 클럭 단자를 통해 입력되는 외부 클럭을 각각 입력으로 하는 제 2 절체 회로와, 상기 제2 절체 회로의 출력을 입력으로 하는 위상 동기 발진기와, 상기 위상 동기 발진기, 내장 클럭원의 클럭 및 루프백 클럭 입력단자를 통해 입력되는 클럭을 각각 입력으로 하는 제 3 절체 회로와, 상기 제 3절체 회로의 출력을 입력으로 하여 주파수 정보를 분주하도록 하는 제 2 분주 회로와, 상기 제 2 분주회로의 출력에 따라 상기 분주회로의 출력을 입력으로 하여 주파수 정보를 재생하도록 하는 주파수 정보 재생 회로와, 상기 제2 절체 회로, 제 3 절체 회로 및 주파수 정보 재생회로를 선택적으로 제어하도록 하는 제 1 절체 회로와, 상기 클럭 재생 회로의 출력 및 상기 제 3 절체 회로의 출력에 따라 상기 신호처리 회로의 출력을 기본 클럭의 속도로부터 다음 단의 전송클럭의 속도로 변환하는 제 2 버퍼회로와, 상기 제 3 절체 회로의 출력에 따라 상기 변환된 제 2 버퍼회로의 출력 및 상기 주파수 정보 재생 회로의 출력을 다중화 시키는 제 1 다중화 회로와, 상기 제 3 절체 회로의 출력에 따라 상기 제 1 다중화 회로의 출력을 전송로 상의 신호 형식으로 데이터를 변환한 후 데이터 출력 단자를 통해 송출하는 송신 인터페이스 회로로 구성된 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 또다른 목적은 각종 전송로의 전송속도에 공통으로 발생하여 얻어진 주파수를 기본으로 하여 카운트의 측정주기를 송신측 및 수신측에 공통으로 직접 설정하는 단계와, 측정 주기 마다의 기본 클럭 펄스 수를 측정하는 단계와, 상기 펄스 수의 측정 결과를 주파수 정보로서 수신측에 전송하는 단계로 이루어진 것을 특징으로 한다.
또한, 기본 주파수를 바탕으로 카운트 기간을 설정하여 카운트기간마다의 기본에 관한 클럭을 카운트하여 카운트 결과를 전송하는 단계와, 2단째 이하의 서버에 있어서 입력단의 전송속도와 출력단의 전송속도 사이의 주파수 동기가 얻어진 경우에는 전단으로부터 전송된 카운트정보를 주파수 정보로서 다음 단의 서버에 전송하는 단계로 이루어진 것을 특징으로 한다.
첨부된 도면은 본 발명에 따른 시간 정보 관리를 위한 주파수 정보 전송 장치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 데이터 입력단자 2 : 수신 인터페이스 회로
3 : 분리 회로 4,6 : 제1 및 제2 버퍼 회로
5 : 신호 처리 회로 7,203 : 제 1 및 제 2 다중화 회로
8 : 송신 인터페이스 회로 9 : 데이터 출력단자
10,17,101,201 : 제 1, 제2, 제3 및 제 4분주회로
11,15,16 : 제1, 제2, 제3 절체회로
12 : 내장 클럭원 13 : 외부공급 클럭 입력단자
14 : 루프백 클럭 입력단자 18 : 위상 동기 발진기
100 : 기본 클럭 재생 회로 102, 202 : 제 1 및 제2 카운터
103 : 감산 회로 104 : 필터
105 : 전압 제어 발진기 200 : 주파수 정보 재생 회로
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
첨부된 도면은 본 발명에 따른 시간 정보 관리를 위한 주파수 정보 전송 장치의 블록도이다.
도면 부호1은 데이터 입력단자, 2는 수신 인터페이스 회로, 3는 분리 회로, 4,6은 제1 및 제2 버퍼회로, 5는 신호 처리 회로, 7,203은 제 1 및 제 2 다중화 회로, 8은 송신 인터페이스 회로, 9는 데이터 출력단자, 10,17,101 ,201은 제 1 내지 제 4분주회로, 11,15,16은 제1,제2, 제3 절체회로, 12은 내장 클럭원, 13은 외부공급 클럭 입력단자, 14은 루프백 클럭단자, 18은 위상 동기 발진기,100은 기본 클럭 재생 회로, 102, 202는 제 1 및 제2 카운터, 103는 감산 회로, 104는 필터, 105는 전압 제어 발진기, 200은 주파수 정보 발생 회로이다.
먼저, 데이터 입력단자(1)로부터 입력된 데이터는 수신 인터페이스 회로(2)에서 전송로 상의 신호형식(예를 들면 바이폴라 신호로부터 처리가능한 신호형식)인 유니폴라 신호로 변환되어 분리회로(3)로 공급된다. 또한 수신 인터페이스 회로(2)는 데이터 계열중으로부터 전송 클럭을 추출하여 제 1 분주회로(10), 분리 회로(3) 및 제 1 버퍼회로 (4)로 각각 공급하게 된다. 분리회로(3)에서는 수신 인터페이스 회로(2)로부터 공급된 신호에서 주파수 정보를 분리하게 된다. 상기 분리된 주파수 정보는 제 1 버퍼회로(4)로 입력되어 전송 클럭의 속도로부터 신호처리용의 기본 클럭계의 속도로 변환하게 된다. 상기 변환된 제 1 버퍼회로(4)의 출력 신호는 신호처리 회로(5)로 입력되어 소정의 신호 처리를 실시하게 된다. 상기 신호 처리된 신호처리 회로(5)의 출력신호는 제 2 버퍼 회로(6)로 입력되어 기본 클럭(fq)의 속도로부터 다음단의 전송 클럭(f12)의 속도로 변환되게 된다. 상기 변환된 제 2 버퍼회로(6)의 출력신호는 제 1 다중화 회로(7)로 입력되게 된다. 상기 제 1 다중화 회로(7)에서는 주파수 정보를 다중화 한 후 송신 인터페이스 회로(8)로 출력시키게 된다. 상기 송신 인터페이스 회로(8)에서는 전송로 상의 신호 형식으로 데이터를 변환하여 데이터 출력 단자(9)를 통해 송출하게 된다. 수신 인터페이스 회로(2)로부터 출력된 전송 클럭(f11)은 제 1 버퍼회로(4)의 입력단 까지의 처리에 사용됨과 더불어 제 1 분주회로(10)에서 소정의 분주비로 분주된다. 한편 다음단의 전송로의 전송속도(f12)는 제 3절체 회로(16)에서 내장클럭원(12)의 출력, 루프백 클럭 입력단자(14)를 거쳐 입력된 클럭 또는 위상동기 발진기(18)의 출력을 절체하여 공급하게 된다. 제 3 절체 회로(16)의 출력이 제 2 버퍼회로(6)의 출력단 이하의 처리에 사용됨과 아울러 제 2 분주 회로(17)에서 소정의 분주비로 분주되게 된다. 여기서, 루프백 클럭 입력 단자(14)로 공급된 클럭은 쌍방향으로 뻗는 다음단의 전송로의 입력 데이터 계열로부터 추출된 클럭을 루프백 하여 전송클럭(f12)으로 사용하는 경우에 선택되게 된다. 또한, 위상 동기 발진기(18)의 입력은 외부 공급 클럭단자(13)을 거쳐, 예를 들면 외부 클럭 공급 장치로부터 공급된 클럭 또는 분주회로(10)의 출력 중 어느 것을 선택하여 이의 입력신호에 대응한 전송클럭(f12)이 발생하게 된다. 제 2 제3 절체 회로(15 및 16)는 전송 시스템에 응하여 제 1 절체 회로(11)에 따라 제어되지만 이것들을 만드는 방법은 첨부된 도면에 표시한 예에 제한된 것은 아니다. 제 1 및 제 2 분주회로(10 및 17)의 출력 주파수는 각종 전송속도등에 공통인 주파수(8kHz)등이 사용된다. 상기 공통인 주파수(8kHz)를 기본으로 하여 기본 클럭 재생 회로(100) 및 주파수 정보 발생회로(200)가 동작되게 된다.
기본 클럭 재생 회로(100)에서 제 3 분주회로(101)는 제 1분주회로(10)의 출력을 입력으로 하여 소정의 분주비로 분주하게 된다. 상기 분주된 제 3 분주회로(101)의 출력신호는 제 1 카운터(102)로 입력되게 된다. 제 1 카운터(102)에서는 입력되는 제 3 분주회로(101)의 출력 신호에 따라 리세트(reset)신호를 출력시키게 된다. 제 1 카운터(102)는 상기 리세트 신호에 따라 주기적으로 리세트 되어 상기 주기간에 입력된 전압 제어 발진기(105)의 출력 클럭을 카운트하여 카운터가 리세트 되기 직전의 카운트 결과 데이터를 감산회로(103)로 공급하게 된다. 감산회로 (103)에서는 제 1 카운터(102)의 출력을 분리회로(3)로부터 공급된 주파수 정보에 따라 연산을 하여 그 결과를 필터(104)로 공급하게 된다. 여기서, 분리회로(3)로부터 공급된 주파수 정보는 전단의 장치에 사용된 클럭을 제 1 카운터(102)의 리세트 주기와 같은 주기간에 카운트한 카운트 결과의 하위 8비트 데이터이다. 따라서, 전압 제어 발진기(105)의 출력 주파수 (fq)가 전단의 장치에 사용된 클럭의 주파수 보다 높은 경우는 감산회로(103)의 출력은 음(-)이 된다. 상기 감산회로(103)의 음(-) 출력은 필터(104)에 의해 평활된 전압 제어 발진기 (105)의 출력 주파수 (fq)를 점점 낮게 되도록 제어하게 된다. 역으로 전압 제어 발진기(105)의 출력 주파수(fq)가 낮은 경우는 필터(104)에 의해 평활된 전압 제어 발진기(105)의 출력 주파수(fq)가 높게 되도록 제어하게 된다. 따라서, 전단의 장치와 같은 주파수를 발생하는 것이 가능하게 된다. 필터 (104)는 디지털 적분회로와 D/A변환 회로를 사용하는 방법을 시작으로 여러 가지의 방법에 따라 만들어 질 수가 있다.
주파수 정보 발생회로(200)에서 제 4 분주회로(201)는 제 2 분주회로(17)의 출력을 입력으로 하여 소정의 분주비로 분주하게 된다. 상기 분주된 제 4 분주회로(201)의 출력신호는 제 2카운터(102)로 입력되게 된다. 제 2 카운터(102)에서는 입력되는 제 4 분주회로(201)의 출력신호에 따라 리세트(reset) 신호를 출력시키게 된다. 제 2카운터(202)는 상기 리세트 신호에 따라 주기적으로 리세트 되어 상기 주기 간에 입력된 전압 제어 발진기(105)의 출력 클럭을 카운트하여 카운터가 리세트 되기 직전의 카운트 결과 데이터를 제 2 다중화 회로(203)로 공급하게 된다. 제 2 다중화 회로(203)는 제 1 절체 회로(11)에 의해 제어 되며, 해당 장치의 입력단 전송속도와 출력단 전송속도의 주파수 동기가 얻어진 경우 분리회로(3)의 출력을 선택하여 제 1 다중화 회로(7)로 공급하게 된다. 또 다른 경우에는 제 2 카운터(202)의 출력을 선택하여 제 1 다중화 회로(7)로 공급하게 된다. 제 3 및 제 4 분주회로(101 및 201)의 입력 주파수는 시스템 전체에 대하여 공통이고, 이들 소정의 분주비도 시스템 전체에 공통으로 사용된다. 따라서, 기본 클럭 재생회로(100) 및 주파수 정보 발생회로(200) 또한 시스템 전체에 공통으로 구성되게 된다.
한편, 제 2 카운터(202)의 리세트 신호와 클럭의 관계를 역으로 하므로써 카운트된 전송로측 클럭을 디지털 다 링크 접속된 각 전송로의 클럭에 공통인 주파수(8kHz)를 기본으로 하여 1024배인 8.192MHz의 클럭을 공통으로 발생하고, 이의 1비디오 프레임 당의 펄스 수를 전송하는 것으로 다 링크 접속이 가능하게 된다.
상술한 바와 같이 본 발명에 의하면 동기화 클럭 재생 회로, 주파수 정보 발생회로를 시스템 전체에 공통으로 되도록 구성하기 때문에 이들의 회로를 각종의 장치에 공통으로 구성하여 장치의 가격을 저렴하게 할 수 있는 이점이 있다.
또한, 주파수 정보 발생 회로에서 입력단 전송속도와 출력단 전송속도 사이에 주파수 동기가 확립된 경우에는 앞단의 장치로부터 송신된 주파수 정보를 그대로 뒷단의 장치에 전송할 수 있게 된다. 그러므로, 최종단의 장치에서 재생한 클럭에 대해서도 도중에 위상동기 발진기를 포함하는 동기화 클럭 재생회로를 어느단도 통과하지 않기 때문에 동기 인입 시간이 빠르게 되어 안정된 서비스를 제공 받기까지의 시간을 단축시킬 수 있는 탁월한 효과가 있다.

Claims (6)

  1. 데이터 입력단자를 통해 입력되는 데이터를 전송로 상의 신호 형식에 맞는 신호로 변환하며, 데이터 계열 중으로부터 전송 클럭을 추출하여 출력하도록 하는 수신 인터페이스 회로와, 상기 수신 인터페이스 회로의 전송 클럭에 따라 상기 수신 인터페이스 회로의 출력을 입력으로 하여 주파수 정보를 분리 하도록 하는 분리 회로와, 상기 수신 인터페이스 회로의 전송 클럭을 입력으로 하여 주파수 정보를 분주하도록 하는 제 1분주회로와 , 상기 분리 회로의 출력을 입력으로 하며 상기 제 1 분주 회로의 출력에 따라 전송 클럭을 재생하도록 하는 클럭 재생 회로와, 상기 수신 인터페이스 회로의 전송클럭 및 클럭 재생 회로의 출력에 따라 상기 분리회로의 분리된 주파수 정보를 신호 처리용 의 기본 클럭계의 속도로 변환하는 제 1 버퍼회로와, 상기 클럭 재생 회로의 출력에 따라 상기 제 1 버퍼 회로의 출력에 대해 소정의 신호 처리를 실시하는 신호처리 회로와, 상기 제 1분주 회로의 출력 및 외부 공급 클럭 단자를 통해 입력되는 외부 클럭을 각각 입력으로 하는 제 2 절체 회로와, 상기 제2 절체 회로의 출력을 입력으로 하는 위상 동기 발진기와, 상기 위상 동기 발진기, 내장 클럭원의 클럭 및 루프백 클럭 입력단자를 통해 입력되는 클럭을 각각 입력으로 하는 제 3 절체 회로와, 상기 제 3절체 회로의 출력을 입력으로 하여 주파수 정보를 분주하도록 하는 제 2 분주 회로와, 상기 제 2 분주회로의 출력에 따라 상기 분주회로의 출력을 입력으로 하여 주파수 정보를 재생하도록 하는 주파수 정보 재생 회로와, 상기 제2 절체 회로, 제 3 절체 회로 및 주파수 정보 재생회로를 선택적으로 제어하도록 하는 제 1 절체 회로와, 상기 클럭 재생 회로의 출력 및 상기 제 3 절체 회로의 출력에 따라 상기 신호처리 회로의 출력을 기본 클럭의 속도로부터 다음 단의 전송클럭의 속도로 변환하는 제 2 버퍼회로와, 상기 제 3 절체 회로의 출력에 따라 상기 변환된 제 2 버퍼회로의 출력 및 상기 주파수 정보 재생 회로의 출력을 다중화 시키는 제 1 다중화 회로와, 상기 제 3 절체 회로의 출력에 따라 상기 제 1 다중화 회로의 출력을 전송로 상의 신호 형식으로 데이터를 변환한 후 데이터 출력 단자를 통해 송출하는 송신 인터페이스 회로로 구성된 것을 특징으로 하는 시간 정보 관리를 위한 주파수 정보 전송 장치.
  2. 제1항에 있어서, 상기 클럭 재생 회로는 제 1 분주회로의 출력을 소정의 분주비로 분주하는 제 3분주회로와, 상기 제 3 분주회로의 출력에 따라 전압제어 발진기의 출력을 카운트 하도록 하는 제 2 카운터와, 상기 분리회로로부터 공급된 주파수 정보 및 제 2 카운터의 출력을 연산하도록 하는 감산 회로와, 상기 감산 회로로부터 연산된 주파수 정보를 필터를 통해 입력으로 하는 전압 제어 발진기로 구성된 것을 특징으로 하는 시간 정보 관리를 위한 주파수 정보 전송 장치.
  3. 제1항에 있어서, 상기 주파수 정보 발생회로는 제 2 분주회로의 출력을 소정의 분주비로 분주하는 제 4분주회로와, 상기 제 4분주회로의 출력에 따라 전압 제어 발진기의 출력을 카운트 하도록 하는 제 2 카운터와, 상기 제 1 절체회로의 출력에 따라 상기 분주 회로 및 제 2 카운터의 출력을 다중화 하는 제 2 다중화 회로로 구성된 것을 특징으로 하는 시간 정보 관리를 위한 주파수 정보 전송 장치.
  4. 시간 정보를 가진 클럭의 주파수 정보를 수신측에 전송하고 수신측에서는 전송된 주파수 정보를 바탕으로 송신측과 같은 주파수의 클럭을 재생하는 주파수 정보 전송 방법에 있어서, 각종 전송로의 전송속도에 공통으로 발생하여 얻어진 주파수를 기본으로 하여 카운터의 측정주기를 송신측 및 수신측에 공통으로 직접 설정하는 단계와, 측정 주기 마다의 기본 클럭 펄스 수를 측정하는 단계와, 상기 펄스 수의 측정 결과를 주파수 정보로서 수신측에 전송하는 단계로 이루어진 것을 특징으로 하는 시간 정보 관리를 위한 주파수 정보 전송 방법.
  5. 제4항에 있어서, 상기 펄스 수의 측정결과를 주파수 정보로서 수신측에 전송하는 단계는 특정 주기 당의 펄스 수를 카운트하여 주파수 정보로서 수신측에 전송하도록 하는 것을 특징으로 하는 시간 정보 관리를 위한 주파수 정보 전송 방법.
  6. 시간 정보를 가진 클럭의 주파수 정보를 다단 종속 접속된 각 단의 장치에 차례로 전송하는 주파수 정보 전송 방식에 있어서, 기본 주파수를 바탕으로 카운트 기간을 설정하여 카운트기간마다의 기본 클럭을 카운트하여 카운트 결과를 전송하는 단계와, 2단째 이하의 서버에 있어서 입력단의 전송속도와 출력단의 전송속도 사이의 주파수 동기가 얻어진 경우에는 전단으로부터 전송된 상기 카운트정보를 주파수 정보로서 다음 단의 서버에 전송하는 단계로 이루어진 것을 특징으로 하는 시간 정보 관리를 위한 주파수 정보 전송 방법.
KR1019960044249A 1996-10-07 1996-10-07 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 Expired - Fee Related KR100198785B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044249A KR100198785B1 (ko) 1996-10-07 1996-10-07 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044249A KR100198785B1 (ko) 1996-10-07 1996-10-07 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법

Publications (2)

Publication Number Publication Date
KR19980025931A KR19980025931A (ko) 1998-07-15
KR100198785B1 true KR100198785B1 (ko) 1999-06-15

Family

ID=19476414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044249A Expired - Fee Related KR100198785B1 (ko) 1996-10-07 1996-10-07 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법

Country Status (1)

Country Link
KR (1) KR100198785B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014057B1 (ko) * 2002-08-21 2011-02-14 소니 주식회사 디지털 신호 전송 시스템 및 방법, 송신 장치 및 방법, 및수신 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014057B1 (ko) * 2002-08-21 2011-02-14 소니 주식회사 디지털 신호 전송 시스템 및 방법, 송신 장치 및 방법, 및수신 장치 및 방법

Also Published As

Publication number Publication date
KR19980025931A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US3995119A (en) Digital time-division multiplexing system
US3995120A (en) Digital time-division multiplexing system
US4151373A (en) Data transmission system
JPH04211534A (ja) データ伝送方法
US8855148B2 (en) Multiplexing transmission system, receiver apparatus and module, transmitter apparatus for multiplexing transmission
JPH05235883A (ja) 低帯域幅の通信チャネルを高帯域幅の通信チャネルに変換するための方法及び装置
US5442636A (en) Circuit and method for alignment of digital information packets
TWI399956B (zh) 用於快捷取樣速率切換之串列協定
KR100198785B1 (ko) 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법
US20050034172A1 (en) System and method for transmitting video signals
RU2005108980A (ru) Способ и устройство для уменьшения фазовых скачков при переключении источников синхронизации
JPH0712159B2 (ja) 高次デイジタル伝送システム
JPS6320931A (ja) デ−タ伝送装置
JP3921814B2 (ja) 多重化装置
JPH0720081B2 (ja) 周波数情報伝送方式
JPS6360636A (ja) 多重分離方式
WO2001078270A2 (en) Apparatus for independently routing channels from a plurality of serial digital audio data streams to a plurality of serial digital audio outputs
KR100199960B1 (ko) 동기 클럭 생성 및 재생장치
JPH02203622A (ja) 多元周波数位相同期回路
KR100212062B1 (ko) 망 동기회로
JPH09247118A (ja) ジッタ抑圧回路
EP0027289A1 (en) Digital signal transmission system
KR100228020B1 (ko) 파생 클럭 발생기능을 갖는 동기식 광전송 시스템의 클럭 발생장치
JPH10145343A (ja) 多重伝送回路
KR940008107B1 (ko) 데이타 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961007

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961007

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990302

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990303

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030226

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040302

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050302

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060302

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070302

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080303

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100210