[go: up one dir, main page]

KR100197438B1 - 프로세서와 텔레포니 디바이스간의 클럭 선택 장치 - Google Patents

프로세서와 텔레포니 디바이스간의 클럭 선택 장치 Download PDF

Info

Publication number
KR100197438B1
KR100197438B1 KR1019960020141A KR19960020141A KR100197438B1 KR 100197438 B1 KR100197438 B1 KR 100197438B1 KR 1019960020141 A KR1019960020141 A KR 1019960020141A KR 19960020141 A KR19960020141 A KR 19960020141A KR 100197438 B1 KR100197438 B1 KR 100197438B1
Authority
KR
South Korea
Prior art keywords
clock
data
processor
oscillator
time slot
Prior art date
Application number
KR1019960020141A
Other languages
English (en)
Other versions
KR980007339A (ko
Inventor
채승훈
Original Assignee
유기범
대우통신주식회사
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사, 이계철, 한국전기통신공사 filed Critical 유기범
Priority to KR1019960020141A priority Critical patent/KR100197438B1/ko
Publication of KR980007339A publication Critical patent/KR980007339A/ko
Application granted granted Critical
Publication of KR100197438B1 publication Critical patent/KR100197438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54566—Intelligent peripherals, adjunct processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214—Clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 클럭에 동기되어 타임 슬롯 데이터를 입출력하는 다수의 텔레포니 디바이스(D1-Dn)들과의 통신을 위한 전전자 교환기내 장치로서, 메모리(11)와, 상기 메모리(11)가 저장된 데이터를 타임 슬롯화하여 독출하고, 인가되는 타임 슬롯 데이터를 상기 메모리(11)가 순차적으로 저장하도록 제어하는 제어부(12)와, 상기 메모리(11)로부터 독출된 타임 슬롯 데이터를 인가 클럭에 동기되어 출력하며, 상기 인가 클럭에 동기되어 인가되는 타임 슬롯 데이터를 상기 메모리(11)에 인가 하는 정합부(13)를 구비하는 프로세서(1)와; 소정 주파수의 클럭을 발진하여 상기 정합부(13) 및 디바이스(D1-Dn)에 제공하는 발진기(21)와, 상기 발진기(21)의 클럭에 동기되어 상기 정합부(13)의 타임 슬롯 데이터를 상기 디바이스(D1-Dn)들에 순차적으로 제공하고, 상기 디바이스(D1-Dn)로부터의 데이터들을 타임 슬롯화하여 상기 정합부(13)에 제공하는 타임 슬롯 스위치(22)를 구비한다.
따라서, 본 발명은 프로세서내의 클럭외에 변환 장치 및 디바이스 내의 클럭을 이용하여 데이터 전송이 가능하므로, 프로세서 내의 클럭 이상으로 인해 모든 변환 장치를 이용한 데이터 전송이 불가능한 경우를 방지할 수 있다는 효과가 있다.

Description

프로세서와 텔레포니 디바이스간의 클럭 선택 장치
제1도는 본 발명에 따른 프로세서와 텔레포니 디바이스간의 클럭 선택 장치의 블록도.
제2도는 본 발명에 따른 프로세서와 텔레포니 디바이스간의 클럭 선택 장치의 다른 실시예를 도시한 블록도.
제3도는 본 발명에 따른 프로세서와 텔레포니 디바이스간의 클럭 선택 장치의 또다른 실시예를 도시한 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 프로세서 2 : 변환 장치
11 : 메모리 12 : 제어부
13 : 정합부 14 : 발진기
15 : 스위치 21 : 발진기
22 : 타임 슬롯 스위치 23 : 선택기
D1-Dn : 디바이스
본 발명은 전전자 교환기에 관한 것으로서, 더욱 상상하세는 전전자 교환기에 구성되는 프로세서와 텔레포니 디바이스(Telephony Device)간의 데이터 통신시에 필요한 클럭을 선택적으로 제공하는 전전자 교환기의 프로세서와 텔레포니 디바이스간의 클럭 선택 장치에 관한 것이다.
전전자 교환기는 일반적으로 두 개의 프로세서 레벨 즉 상위 레벨인 T 그룹 프로세서와 하위 레벨 프로세서인 B/D 그룹 프로세서로 구성된다. T 그룹 프로세서들은 T 버스를 공유하게 구성되고 이들 간에는 상호 평형 관계를 형성하며 D/B 버스를 공유하는 B 프로세서 및 D 프로세서와는 수직 관계를 형성하도록 되어 있다.
하위 레벨인 B 프로세서는 가입자 회로, 트렁크 회로 및 각종 신호 장치를 포함하는 텔레포니(Telepony) 장치를 직접 제어하며, D 프로세서는 마그네틱 테이프 드라이버, 디스크 드라이버 및 CRT 등의 유지 보수용 시스템 주변 장치를 제어하고 모분구간의 통신 및 경보 기능도 제어하게 구성되어 있다.
상위 레벨 T 프로세서는 하위 레벨인 B 프로세서 및 D 프로세서로부터 발생된 각종 신호를 기준으로 기능적으로 분산된 전 T 프로세서 유니트에서 각각 전반적인 호처리 기능과 시스템의 MA 기능을 수행하며 그 결과를 다시 B 프로세서 및 D 프로세서로 전송하므로써 전체기능 교환이 이루어진다.
이와 같이 전전자 교환기에서는 다수개의 프로세서들을 구비하고 있으며, 특히 하위 프로세서 즉, B 프로세서 및 D 프로세서들은 상술한 바와 같이 각종 디바이스들에/로부터 정보의 송수신이 요하게 된다. 이러한 하위 프로세서와 디바이스들간의 정보 교환은 통상 버스를 사용하여 구현되었으나, 버스를 이용하는 종래의 방법은 디바이스를 지정하는 어드레스 등을 사용하여야 하는 바 하나의 프로세서에 연결되는 디바이스가 한정된다는 문제가 있었다.
또한, 버스를 이용한 종래의 방법에 있어서도, 이들 데이터간의 정합을 위한 정합부가 사용되며, 정합부에서의 정합을 위하여는 기준 클럭이 제공되어야 한다. 종래에는 이러한 클럭을 프로세서에서 제공되도록 구성되었으나, 프로세서가 클럭을 제공하는 종래의 방법은 하나의 프로세서에 다수개의 디바이스가 연결되는 구조에서 프로세서의 기준 클럭에 이상이 발생하는 경우에는 모든 정합부가 정상 구동할 수 없게 되어 프로세서와 모든 디바이스간의 통신이 불가능하다는 문제가 있었다.
한편, 버스를 이용하는 종래의 문제를 해결하기 위하여 본 출원인은 타임 틀롯 스위치를 이용하는 정전자 교환기의 프로세서와 디바이스간 통신 장치(출원 번호 제96-02-140호)를 출원한 바 있다. 그러나, 이러한 타임 슬롯 스위치를 이용하는 방식에서도 타임 슬롯 스위치와 프로세서와의 동기가 더욱 중요하나, 프로세서의 출력을 이용하는 종래의 방식은 상술한 바와 동일한 문제가 발생하게 된다.
또한, 디바이스 중에는 자신의 즉, 자체내의 클럭에 의하여 구동되어야 하는 기종이 있으며, 이러한 기종의 경우에는 프로세서의 정합이 용이하지 않다는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 디바이스와 프로세서간의 데이터 교환을 위한 다수개의 클럭을 선택적으로 사용할 수 있게 한 전전자 교환기의 프로세서와 디바이스간 통신 장치를 제공하는데 있다.
본 발명에 따른 전전자 교환기의 프로세서와 디바이스간 통신 장치는, 클럭에 동기되어 타임 슬롯 데이터를 입출력하는 다수의 텔레포니 디바이스들과의 통신을 위한 전전자 교환기내 장치로서, 메모리와, 상기 메모리에 저장된 데이터를 타임 슬롯화하여 독출하고, 인가되는 타임 슬롯 데이터를 상기 메모리가 순차적으로 저장하도록 제어하는 제어부와, 상기 메모리로부터 독출된 타임 슬롯 데이터를 인가 클럭에 동기되어 출력하며, 상기 인가 클럭에 동기되어 인가되는 타임 슬롯 데이터를 상기 메모리에 인가하는 정합부를 구비하는 프로세서와; 소정 주파수의 클럭을 발진하여 상기 정합부 및 디바이스에 제공하는 발진기와, 상기 발진기의 클럭에 동기되어 상기 정합부의 타임 슬롯 데이터를 상기 디바이스들에 순차적으로 제공하고, 상기 디바이스로부터의 데이터들을 타임 슬롯화하여 상기 정합부에 제공하는 타임 슬롯 스위치를 구비한다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 전전자 교환기의 프로세서와 디바이스간 통신 장치의 블록도로서, 도시된 바와 같이 프로세서(1)내에는 메모리(11), 제어부(12) 및 정합부(13)들이 구성되어 있다.
이러한 구성에서 메모리(11)는 제어부(12)의 제어에 따라 도시하지 않은 장치(예컨데 다른 상위 프로세서 또는 하위 프로세서)로/부터 데이터들을 입/출력하는 한편, 저장되어 있는 데이터를 정합부(13)를 통하여 변환 장치(2)인가하거나, 정합부(13)로부터의 데이터를 저장하도록 되어 있다. 이때, 제어부(12)는 메모리(11)를 저장하도록 되어 있다. 이때, 제어부(12)는 메모리(11)를 제어하여 디바이스(D1-Dn)에 인가될 데이터들이 순차적으로 출력되도록 한다. 즉, 제어부(12)는 T1 시간동안 디바이스(D1)에 인가될 테이터를 메모리(11)로부터 독출하여 정합부(13)에 인가하고, 다음 T2 시간 (T1 시간과 동일한 시간값을 갖는)동안 디바이스(D2)에 인가될 데이터를 독출하여 정합부(13)에 인가하는 식으로 디바이스(D1-Dn)에 인가될 데이터를 순차적으로 독출하여 정합부(13)에 인가하므로서 정합부(13)에 인가되는 데이터들이 타임 슬롯화되도록 한다.
또한, 후술하는 바와 같이 변환 장치(2)로부터 인가되는 데이터들은 t1 시간 동안은 디바이스(D1)의 데이터, T2 시간 (T1 시간과 동일한 시간값을 갖는)은 다음 디바이스(D2)의 데이터에 해당하는 소정의 타임 슬롯화된 상태이므로 제어부(12)는 이들 타임 슬롯 데이터들이 슬롯별로 메모리(11)의 동일 어드레스에 저장되도록 한다.
정합부(13)는 이와 같이 타임 슬롯화된 데이터들을 클럭에 동기되어 변환 장치(2)와 메모리(11)간에 송수신이 가능하게 하는 역할을 행하게 된다. 정합부(13)가 데이터를 송수신하는데 필요한 클럭은 도시된 바와 같이 변환 장치(2)내의 발진기(21)로부터 제공된다. 즉, 정합부(13)는 발진기(21)의 클럭에 동기되어 메모리(11)의 타임 슬롯 데이터를 전송하게 되며, 변환 장치(2)내 타임 슬롯 스위치(22)는 이 타임 슬롯 데이터를 발진기(21)의 클럭에 동기되어 이 데이터들을 슬롯별로 디바이스(D1-Dn)에 순차적으로 전송하는 것이다. 디바이스(D1-Dn)들에는 도시된 바와 같이 발진기(21)의 클럭이 제공되므로 디바이스(D1-Dn)들은 이 발진기(21)의 클럭에 동기되어 타임 슬롯 스위치(22)의 타임 슬롯을 수신할 수 있게 된다.
이와는 반대로 디바이스(D1-Dn)들로부터 데이터들이 제공되는 경우에 디바이스(D1-Dn)들은 발진기(21)의 클럭에 동기되어 데이터를 송신하고, 타임 슬롯 스위치(22)는 디바이스(D1-Dn)의 데이터들은 발진기(21)의 클럭에 동기되어 타임 슬롯화하게 된다. 그리고, 타임 슬롯 스위치(22)는 이 타임 슬롯 데이터들을 정합부(13)에 인가함으로써 제어부(12)가 디바이스(D1-Dn)의 데이터들을 슬롯별(디바이스벼로)로 저장할 수 있게 된다.
즉, 본 발명에서는 타임 슬롯 스위치를 채용한 프로세서와 디바이스간의 통신에서 필요한 클럭을 변환 장치(2)내의 발진기(21)가 공급하도록 구성한 것이다.
제1도에서 하나의 프로세서에 하나의 변환 장치만이 연결되어 있는 것으로 하였으나 실질적으로는 다수개의 변환 장치가 연결될 수 있는 바, 어느 하나의 변환 장치내 클럭 발진기가 고장 난 경우에도 나머지 변환 장치들을 정상 동작이 가능하다. 따라서, 종래와 같이 프로세서가 클럭을 공급하도록 한 경우(이 경우에 프로세서내의 클럭 발진기의 이상시에는 모든 변환 장치가 이상 동작하게 된다.)보다 상대적으로 안전 효율이 높음을 알 수 있다.
한편, 프로세서와 디바이스간의 통신에서 디바이스의 종류에 따라서는 디바이스 자체의 클럭에 동기되어 데이터들을 입출력하여야 하는 것이 존재한다. 이 경우에는 제1도에 도시된 변환 장치내의 클럭 발진기를 이용할 수 없고 디바이스의 클럭에 변환 장치 및 프로세서내의 정합부의 동기를 맞추어야 할 것이다.
이러한 경우를 대비하여 제2도에 도시된 바와 같이 변환 장치를 구성할 수도 있다.
즉, 제2도에 도시된 바와 같이 변환 장치(2)내에는 선택기(23)가 더 구성되어 있다. 이 선택기(23)는 사용자의 제어에 따라 발진기(21) 또는 디바이스(D)의 클럭을 타임 슬롯 스위치(22)에 제공할 수 있다. 따라서, 필요에 따라서는 디바이스(D)의 클럭에 동기되어 프로세서(1)와 디바이스(D)간의 데이터를 송수신할 수 있다는 것을 알 수 있다.
한편, 경우에 따라서는 프로세서의 클럭으로 프로세서와 연결된 모둔 변환 장치 및 디바이스의 동기를 맞출 필요가 발생할 수도 있을 것이다. 이러한 경우를 대비하기 위하여는 제3도에 도시된 바와 같이 프로세서(1)내에 발진기(21) 및 스위치(15)를 더 구성하고, 변환 장치(2)내의 선택기(23)의 구성을 변경하면 될 것이다.
즉, 프로세서(1)내에 발진기(21)를 구성하고, 스위치(15)로 하여금 발진기(21) 또한 변환 장치(2)의 클럭들중의 하나를 선택하여(사용자의 스위칭 또는 제어부(12)의 제어에 의해) 정합부(13)에 제공하도록 구성하였다. 이때, 발진기(21)의 클럭이 선택된 경우에 스위치(15)는 발진기(21)의 클럭을 변환 장치(2)에 제공하도록 구성되어야 한다.
그리고, 변환 장치(2)내의 선택기(23)는 발진기(21) 또는 디바이스(D1-Dn) 또는 스위치(15)의 클럭들중의 하나를 선택하여 타임 슬롯 스위치(22)에 인가할 수 있도록 구성된다. 이때, 선택기(23)는 스위치(15)로부터 클럭이 제공될 때에는 이 클럭을 타임 슬롯 스위치(22) 및 디바이스(D1-Dn)들에 제공하나, 스위치(15)로부터 클럭이 제공되지 않을 때에는 발진기(21) 또는 디바이스(D1-Dn)들로부터 제공되는 클럭들중 하나를 타임 슬롯 스위치(22) 및 스위치(15)에 제공하도록 구성되어야 한다. 이러한 선택부의 선택은 사용자 또는 도시하지 않은 제어부에 의해 실현되도록 구서알 수 있을 것이다.
이와 같이 구성하는 경우에 스위치(15) 및 선택기(23)의 제어에 의하여 발진기(21)의 클럭에 의하여 정합부(13), 타임 슬롯 스위치(22) 및 디바이스(D1-Dn)들의 동기를 맞추거나, 발진기(21)의 클럭에 의하여 정합부(13), 타임 슬롯 스위치(22) 및 디바이스(D1-Dn)들의 동기를 맞출 수 있으며, 또한, 디바이스(D1-Dn중 어느 하나)의 클럭으로서 정합부(13) 및 타임 슬롯 스위치(22)의 동기를 맞출 수 있게 되는 것이다.
이와 같이 본 발명은 프로세서내의 클럭외에 변환 장치 및 디바이스내의 클럭을 이용하여 데이터 전송이 가능하므로, 프로세서 내의 클럭 이상으로 인해 모든 변환 장치를 이용한 데이터 전송이 불가능한 경우를 방지할 수 있다는 효과가 있다.

Claims (3)

  1. 클럭에 동기되어 타임 슬롯 데이터를 입출력하는 다수의 텔레포니 디바이스(D1-Dn)들과의 통신을 위한 전전자 교환기내 장치로서, 메모리(11)와, 상기 메모리(11)가 저장된 데이터를 타임 슬롯화하여 독출하고, 인가되는 타임 슬롯 데이터를 상기 메모리(11)가 순차적으로 저장하도록 제어하는 제어부(12)와, 상기 메모리(11)로부터 독출된 타임 슬롯 데이터를 인가 클럭에 동기되어 출력하며, 상기 인가 클럭에 동기되어 인가되는 타임 슬롯 데이터를 상기 메모리(11)에 인가하는 정합부(13)를 구비하는 프로세서(1)와; 소정 주파수의 클럭을 발진하여 상기 정합부(13) 및 디바이스(D1-Dn)에 제공하는 발진기(21)와, 상기 발진기(21)으 클럭에 동기되어 상기 정합부(13)의 타임 슬롯 데이터를 상기 디바이스(D1-Dn)들에 순차적으로 제공하고, 상기 디바이스(D1-Dn)로부터의 데이터들을 타임 슬롯화하여 상기 정합부(13)에 제공하는 타임 슬롯 스위치(22)를 구비하는 변환 장치(2)를 포함한 프로세서와 텔레포니 디바이스간의 클럭 선택 장치.
  2. 제1항에 있어서, 상기 변환 장치(2)는, 상기 디바이스(D1-Dn)로부터 제공되는 클럭 또는 상기 발진기(21)로부터 제공되는 클럭을 선택하여 상기 타임 슬롯 스위치(22) 및 정합부(13)에 인가하는 선택기(23)를 더 구비하는 프로세서와 텔레포니 디바이스간의 클럭 선택 장치.
  3. 제2항에 있어서, 상기 프로세서(1)는, 소정 클럭을 발진하는 발진기(14)와; 상기 발진기(14) 또는 상기 선택기(23)의 클럭을 상기 정합부(13)에 인가하며, 상기 발진기(14)의 클럭을 선택적으로 상기 선택기(23)에 인가하는 스위치(15)를 더 구비하도록 구성하며, 상기 변환 장치(2)는, 상기 상기 디바이스(D1-Dn)로부터 제공되는 클럭 또는 상기 발진기(21)로부터 제공되는 클럭 또는 상기 스위치(15)로부터 제공되는 클럭을 선택하여 상기 타임 슬롯 스위치(22)에 인가하며, 상기 스위치(15)로부터 클럭이 제공될 때에는 이 클럭이 타임 슬롯 스위치(22) 및 디바이스(D1-Dn)들에 제공하나, 스위치(15)로부터 클럭이 제공되지 않을 때에는 발진기(21) 또는 디바이스(D1-Dn)들로부터 제공되는 클럭들 중 하나를 타임 슬롯 스위치(22) 및 스위치(15)에 제공하도록 구성한 선택기(23)를 더 구비하는 프로세서와 텔레포니 디바이스간의 클럭 선택 장치.
KR1019960020141A 1996-06-05 1996-06-05 프로세서와 텔레포니 디바이스간의 클럭 선택 장치 KR100197438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020141A KR100197438B1 (ko) 1996-06-05 1996-06-05 프로세서와 텔레포니 디바이스간의 클럭 선택 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020141A KR100197438B1 (ko) 1996-06-05 1996-06-05 프로세서와 텔레포니 디바이스간의 클럭 선택 장치

Publications (2)

Publication Number Publication Date
KR980007339A KR980007339A (ko) 1998-03-30
KR100197438B1 true KR100197438B1 (ko) 1999-06-15

Family

ID=19460977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020141A KR100197438B1 (ko) 1996-06-05 1996-06-05 프로세서와 텔레포니 디바이스간의 클럭 선택 장치

Country Status (1)

Country Link
KR (1) KR100197438B1 (ko)

Also Published As

Publication number Publication date
KR980007339A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
JP3120994B2 (ja) デジタル交換装置
JPH09139973A (ja) 多重セル通信システムのフレーム同期方法および回路装置
JPH02159198A (ja) ディジタル自動交換器用同期装置
US6215817B1 (en) Serial interface device
KR100197438B1 (ko) 프로세서와 텔레포니 디바이스간의 클럭 선택 장치
EP0622802B1 (en) Semiconductor memory device
JPH05268205A (ja) クロック切換え回路
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
US5586151A (en) Transmission rate control system for information processing system
JPH0356519B2 (ko)
KR920008283B1 (ko) 컴퓨터 시스템간 데이타 전송을 위한 장치
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
KR100439148B1 (ko) 다중 시스템의 프레임 동기신호 출력 장치 및 방법
JP3507552B2 (ja) 構内交換機の網同期クロック選択回路
KR0149643B1 (ko) 아날로그 가입자 보오드의 링 릴레이 제어방법 및 그 장치
KR20020056978A (ko) 키폰의 아이에스디엔 동기 클럭 절체방법
KR20000023564A (ko) 통신용 반도체 집적회로와 그의 배터리 절전 방법
JP2722903B2 (ja) 同期網無線電送システム
KR100224107B1 (ko) 교환기에서 클럭 공급 회로
JPH11205875A (ja) クロスコネクト装置の通信容量制御方式
JP3429790B2 (ja) 共通バスの時分割制御装置
KR100251632B1 (ko) 교환기에서 하이웨이 분배장치 및 방법
JP3034395B2 (ja) 送受信用同期信号生成回路
KR100300195B1 (ko) 피엘엘제어데이타설정장치
KR100197437B1 (ko) 전전자 교환기의 프로세서와 디바이스간 통신 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960605

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960605

Comment text: Request for Examination of Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19980829

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990224

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990225

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020225

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20030224

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20030224

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20050111