KR100196306B1

KR100196306B1 - 스크램블 해제 장치

Info

Publication number: KR100196306B1
Application number: KR1019960039226A
Authority: KR
Inventors: 가즈히로 기무라; 시게아끼 하야시베; 도시유끼 오자와; 다쯔오 히라마쯔; 요시까즈 도미따
Original assignee: 다카노 야스아키; 산요 덴키 가부시키가이샤
Priority date: 1995-09-11
Filing date: 1996-09-11
Publication date: 1999-06-15
Anticipated expiration: 2016-09-11
Also published as: US5825888A; KR970019143A; CN1147733A; CN1130048C; JPH0983511A; JP3625540B2

Abstract

종래의 시스템에서는, 데이타 패킷마다 보내져 오는 키 데이타로부터 스크램블 키가 생성되고, 이것이 신호로서 출력된다. 그리고, 얻어진 스크램블 키는, 다음의 데이타 패킷이 수신되고, 키 데이타가 갱신되기 때문에, 변경되지 않는다. 따라서, 이 사이 입력의 키 데이타와, 스크램블 데이타가 일정하게 되고, 키 데이타로부터 스크램블 데이타를 생성하는 논리가 해독되기 쉽게 되어버린다는 문제점이 있었다. 이에, 본 발명은, 디스크램블 구성이 해독되기 어려운 스크램블 해제 장치를 제공하는데 그 목적이 있다. 그리고, 본 발명은 소정 수의 디지탈 데이타로서 구성되는 데이타 패킷에 대해서, 스크램블을 걸어 놓고, 이것을 통상의 FM 방송으로 다중 방송하는 FM 다중 방송에서의 수신기로 이용되는 스크램블 해제를 위한 장치에 있어서, 전송되어 오는 데이타 패킷중의 미리 정해진 위치로부터 추출된 키 데이타를 보유하는 키 데이타 보유 회로와, 이 키 데이타 보유 회로에 보유된 키 데이타를 기초로, 스크램블 키를 발생하는 스크램블 키 발생 회로, 이 스크램블 키 발생 회로에서 발생된 스크램블 키를 초기값으로서 난수를 발생하는 난수 발생기, 이 난수 발생기로부터 출력되는 난수를 기초로 전송 데이타의 스크램블을 해제하는 논리 회로 및, 전송되어 오는 데이타 패킷내의 데이타의 수신 타이밍에 따라 타이밍 신호를 출력하는 타이밍 발생 회로를 갖고, 상기 타이밍 발생 회로로부터의 타이밍 신호에 의해, 상기 스크램블 키 발생 회로에서의 스크램블 키의 발생 타이밍을 제어하는 것을 특징으로 한다.

Description

스크램블 해제 장치

제1도는 실시 형태의 전체 구성을 도시하는 블록도.

제2도는 실시 형태의 동작을 도시하는 플로우차트.

제3도는 실시 형태의 동작을 도시하는 플로우차트

제4도는 데이타 패킷의 구성을 도시하는 도면.

제5도는 실시 형태의 동작 타이밍을 도시하는 타이밍차트

제6도는 제1 키 발생 회로의 구성을 도시하는 도면.

제7도는 제1 키 발생 회로의 진리값을 나타내는 도면.

제8도는 난수 발생기의 구성을 도시하는 블록도.

제9도는 난수 발생기의 구성을 도시하는 블록도.

* 도면의 주요부분에 대한 부호의 설명

101 : 패킷 해석 회로 102 : 프리 픽스 해석 회로

103 : 비트 위치 인식 회로 104 : 제1 키 데이타 레지스터

105 : 제2 키 데이타 레지스터 106 : 제1 키 발생 회로

107 : 제2 키 발생 회로 108 : 배타 논리합 회로

109 : 난수 발생기 110 : 타이밍 발생 회로

[발명의 목적]

[발명이 속하는 기술 분야 및 그 분야의 종래 기술]

본 발명은 소정 수의 디지탈 데이타로 구성되는 데이타 패킷에 대해서, 스크램블을 걸어 놓고, 이를 통상의 FM 방송으로 다중 방송하는 FM 다중 방송에서의 수신기로 이용되는 스크램블 해제를 위한 스크램블 해제 장치에 관한 것으로, 특히 스크램블을 해제하기 위한 키 데이타가 전송 데이타중에 포함되어 있는 FM 다중 방송 수신기로 이용되는 것에 관한 것이다.

FM 방송의 방송파에 디지탈 데이타를 중첩하는 FM 다중 방송이, 실용화 되고 있어, 이로써 문자 데이타가 전송되고 있다. 이 FM 다중 방송에서는, 정체 정보 등의 제공도 계획되어 있고, 보내져 오는 디지탈 데이타의 정체 정보를 차량의 항법 시스템이 저장하고, 경로 안내 등에 이용하는 교통 정보 서비스(VICS)에 대해서도 검토가 진행되고 있다.

여기서, 이 VICS에 대해서, 그 서비스 대상을 회원만으로 한정하는 것이 제안되고 있고, 이 경우에는 스크램블을 걸어 놓은 데이타를 송신한다. 이와 같은 스크램블 방식으로서는, 예를 들어 1993년 6월에 방송 기술 개발 협의회에서 간행된「위성 방송에 따른 데이타 방송에 관한 기술적 조건」에 기재되어 있는 것이 있다.

그리고, 이 간행물에는, 위성 방송에서의 구체적인 스크램블 및 디스크램블(스크램블 해제) 방법이 기재되어 있다.

이 때문에, 위성 방송에서의 스크램블, 디스크램블은, 상기 간행물에 기재한 방법에 의해, 달성할 수 있다고 알려진다. 그러나, FM 다중 방송에 있어서 전송하는 데이타 패킷의 구성은, 위성 방송의 데이타 패킷과는 다르게 되어 있다. 그래서, FM 다중 방송에 적합한 스크램블, 디스크램블 방식을 개발할 필요가 있다.

[관련 기술]

본 출원인은, 특개평 7 - 72740호에 있어서, FM 다중 방송에 적합한 스크램블 및 디스크램블 방식에 대해서 제안했다. 이 방식에서는, 먼저 데이타 패킷의 일부에 포함되는 키 데이타를 결정하고, 이 키 데이타를 기초로, 스크램블 키를 발생 한다. 다음에, 이 스크램블 키를 초기값으로서 소정의 난수를 발생하고, 이것을 데이타를 스크램블하기 위한 PN 부호로 한다. 그리고, 얻어진 PN 부호에 의해 반송해야 하는 데이타 패킷의 소정 범위를 스크램블한다. 또한, 키 데이타는, 스크램블되지 않는 부분에 포함시키고 있다.

한편, 수신측에서는, 수신한 전송 데이타중에서 키 데이타를 추출하고, 이것을 기초로, 수신측과 마찬가지의 수법으로, 스크램블 키, PN 부호를 발생한다 그리고, 얻어진 PN 부호로 수신한 데이타 패킷의 소정 범위의 데이타를 스크램블한다.

이로써, FM 다중 방송에서의 적합한 스크램블, 디스크램블을 행할 수 있다.

[발명이 이루고자 하는 기술적 과제]

이와 같은 시스템에서는, 스크램블 키는 스크램블을 해제하기 위한 중요한 데이타이고, 이 비익성(秘匿性)을 높일 필요가 있다. 그러나, 종래의 시스템에서는, 데이타 패킷마다 보내져 오는 키 데이타로부터 스크램블 키가 생성되고, 이것이 신호로서 출력된다. 그리고, 얻어진 스크램블 키는, 다음의 데이타 패킷이 수신되고, 키 데이타가 갱신되기 때문에, 변경되지 않는다. 따라서, 이 사이 입력의 키 데이타와, 스크램블 데이타가 일정하게 되고, 키 데이타로부터 스크램블 데이타를 생성하는 논리가 해독되기 쉽게 되어버린다는 문제점이 있었다. 특히, 이와 같은 장치는, 반도체 집적 회로(LSI)로 구성되는 경우가 많지만, 이 경우에서도, 이것을 개봉하고, 신호의 상태를 관측하는 것으로, 스크램블 데이타를 해독하기 쉽다는 문제점이 있었다.

본 발명의 목적은, 상기 과제를 감안하여 이루어진 것으로, 디스크램블 구성이 해독되기 어려운 스크램블 해제 장치를 제공하는데 있다.

[발명의 구성 및 작용]

본 발명은, 소정 수의 디지탈 데이타로서 구성되는 데이타 패킷에 대해서, 스크램블을 걸어 놓고, 이것을 통상의 FM 방송으로 다중 방송하는 FM 다중 방송에서의 수신기로 이용되는 스크램블 해제를 위한 장치에 있어서, 전송되어 오는 데이타 패킷중의 미리 정해진 위치로부터 추출된 키 데이타를 보유하는 키 데이타 보유 회로와, 이 키 데이타 보유 회로에 보유된 키 데이타를 기초로, 스크램블 키를 발생하는 스크램블 키 발생 회로, 이 스크램블 키 발생 회로에서 발생된 스크램블 키를 초기값으로서 난수를 발생하는 난수 발생기, 이 난수 발생기로부터 출력되는 난수를 기초로 전송 데이타의 스크램블을 해제하는 논리 회로 및, 전송되어 오는 데이타 패킷내의 데이타의 수신 타이밍에 따라 타이밍 신호를 출력하는 타이밍 발생 회로를 갖고, 상기 타이밍 발생 회로로부터의 타이밍 신호에 의해, 상기 스크램블 키 발생회로에서의 스크램블 키의 발생 타이밍을 제어하는 것을 특징으로 한다. 이와 같이, 본 발명에서는, 스크램블 키의 발생 타이밍이 타이밍 발생 회로에 의해, 제어된다. 그리고, 스크램블 키의 발생을 원하는 것, 예를 들어 필요한 기간만 한정할 수 있고, 스크램블의 비익성을 개선할 수 있다.

또한, 상기 스크램블 키 발생 회로는, 상기 타이밍 발생 회로로부터의 타이밍 신호에 따라서, 소정의 기간에만 스크램블 키를 발생하는 것을 특징으로 한다. 따라서, 신호의 관찰에 의해, 스크램블 키가 관측되는 기간이 짧아 해독되기 어렵다.

또한, 본 발명은, 소정 수의 디지탈 데이타로 구성되는 데이타 패킷에 대해서, 스크램블을 걸어 놓고, 이것을 통상의 FM 방송에서 다중 방송하는 FM 다중 방송에서의 수신기로서 이용되는 스크램블 해제를 위한 장치에 있어서, 전송되어 오는 데이타 패킷내의 제1 소정 위치로부터 추출된 제1 키 데이타를 보유하는 제1 키 데이타 보유 회로, 전송되어 오는 데이타 패킷내의 제2 소정 위치로부터 추출된 제2 키 데이타를 보유하는 제2 키 데이타를 보유하는 제2 키 데이타 보유 회로, 제1 키 데이타 보유 회로에 보유된 제1 키 데이타를 기초로, 제1 키를 발생하는 제1 키 발생 회로, 제2 키 데이타 보유 회로에 보유된 제2 키 데이타를 기초로, 제2 키를 발생하는 제2 키 발생 회로, 제1 및 제2 키 발생 회로로 발생되는 제1 및 제2 키를 논리 연산 처리하고, 스크램블 키를 발생하는 논리 회로, 이 논리 회로에서 발생되는 스크램블 키를 초기값으로서 난수를 발생하는 난수 발생기, 이 난수 발생기로부터의 난수를 기초로 전송 데이타의 스크램블을 해제하는 논리 회로 및, 전송되어 오는 데이타 패킷내의 데이타 수신 타이밍에 따라 신호를 출력하는 타이밍 발생 회로를 갖고, 상기 타이밍 발생 회로로부터의 타이밍 신호에 의해, 상기 제1 키 발생 회로에서의 제1 키 발생 타이밍을 제어하는 것을 특징으로 한다. 이와 같이, 두 종류의 키 데이타를 설치함으로써, 스크램블이 보다 고도한 것으로 된다. 그리고, 제1 키 발생을 제어함으로써, 비교적 간단한 수단으로 확실한 스크램블 키 발생의 제어를 행한다.

또한, 상기 제1 키 발생 회로는, 상기 타이밍 발생 회로로부터의 타이밍 신호에 따라, 소정의 기간에만 제1 키를 발생하는 것을 특징으로 한다.

또한, 상기 타이밍 발생 회로는, 전송 데이타에서의 데이타 패킷의 프리 픽스 데이타 해석 수단을 갖고, 이 해석 수단에 의해 해석한 프리 픽스 데이타 내용을 기초로, 스크램블 해제 동작을 제어하는 것을 특징으로 한다. 프리 픽스 데이타에는, 데이타 패킷 번호가 들어 있다. 그리고, 데이타 패킷중에는, 스크램블을 걸어 놓지 않은 것이 존재한다. 그래서, 프리 픽스의 내용에 따라 스크램블 키의 발생을 제어하여 스크램블 해제 동작을 제어함으로써, 불필요한 스크램블 해제 동작을 정지할 수 있다.

또한, 상기 타이밍 발생 회로는, 데이타 패킷내의 각 데이타 위치를 인식하는 비트 위치 인식 회로를 갖고, 그 비트 위치 인식 회로의 인식 결과를 기초로, 스크램블 해제 동작을 제어하는 것을 특징으로 한다. 각 데이타 패킷의 비트 위치에 따라, 스크램블을 걸어 놓는 장소와, 걸어 놓지 않는 장소가 있다. 비트 위치 인식에 따라, 스크램블 해제의 동작을 제어할 수 있다.

또한, 상기 타이밍 발생 회로는, 전송 데이타에서의 데이타 패킷의 프리 픽스 데이타 해석 수단과, 데이타 패킷내의 각 데이타의 위치를 인식하는 비트 위치 인식 회로를 갖고, 상기 해석 수단에 의해 해석한 프리 픽스의 내용과, 상기 비트 위치 인식 회로의 인식 결과 양쪽을 기초로 스크램블 해제 수단을 제어하는 것을 특징으로 한다.

또한, 상기 난수 발생기는, 스크램블 키를 초기값으로 받아 들이는 소정 비트 수의 시프트 레지스터 및, 이 시프트 레지스터의 소정의 복수 비트 출력의 논리 연산을 행한 결과를 귀환하는 논리 귀환 회로를 포함하는 것을 특징으로 한다.

이하, 본 발명의 적합한 실시 형태에 대해서 도면을 기초로 설명한다.

제1도는, 실시 형태의 구성을 도시하는 블록도이고, FM 다중 수신기로서 수신되며, 대역 통과 필터에 의해 추출된 다중 데이타는, 데이타의 복조·오류 정정을 행하는 LSI에 있어서, 처리를 받고, 소정의 형식으로서, 데이타 입력단(DIN)으로부터 패킷 해석 회로(101)로 입력된다. 또한, 다중 데이타의 복조·오류 정정까지의 구성은 종래로부터 알려져 있어 여기서는 설명을 생략한다. 패킷 해석 회로(101)는, 입력된 데이타(데이타는 패킷을 단위로 하고 있다)로부터 그 중 정해진 위치에 있는 프리 픽스를 추출한다. 그리고, 추출한 프리 픽스를 프리 픽스 해석 회로(102)로 공급한다. 프리 픽스 해석 회로(102)는, 프리 픽스 데이타 내용으로부터 데이타 패킷 번호 등을 해석한다.

패킷 해석 회로(101)는, 패킷 데이타를 비트 위치 인식 회로(103)로 공급한다.

비트 위치 인식 회로(103)는, 입력되는 데이타로부터 패킷내 데이타의 각 데이타의 비트 위치를 인식한다.

한편, 패킷 해석 회로(101)는, 데이타 패킷의 소정 비트 위치에 포함되어 있는 제1 키 데이타를 추출하고, 이것을 제1 키 데이타 레지스터(104)로 공급하며, 또한 데이타 패킷 외의 소정 비트 위치에 포함되어 있는 제2 키 데이타를 추출하고, 이것을 제2 키 데이타 레지스터(105)로 공급한다. 그리고, 제1 키 데이타 레지스터(104)가, 이 제1 키 데이타를 보유하고, 제2 키 데이타 레지스터(105)가 제2 키 데이타를 보유한다.

제1 키 데이타 레지스터(104)에 보유되어 있는 제1 키 데이타는, 제1 키 발생회로(106)로 공급되고, 이 제1 키 발생 회로(106)는, 제1 키 데이타를 기초로, 이것에 대해 소정의 관계를 갖는 제1 키를 발생한다. 또한, 제2 키 데이타 레지스터(105)에 보유되어 있는 제2 키 데이타는, 제2 키 발생 회로(107)로 공급되고, 여기서 제2 키 발생 된다.

제1 키 발생 회로(106) 및 제2 키 발생 회로(107)로부터의 제1 및 제2 키는 배타 논리합 회로(108)로 공급되고, 여기서 양자의 배타적 논리합 연산이 수행된다. 또한, 배타적 논리합 연산은, 디지탈 데이타의 가산과 동일하기 때문에, 배타 논리합 회로(108)를 도면에 있어서 가산기로 나타내고 있다.

이 배타 논리합 회로(108)의 출력이 스크램블 키(KDATA)이고, 이 스크램블 키가 난수 발생기(109)로 공급된다. 난수 발생기(109)는, 스크램블 키를 초기값으로서, 스크램블 해제용 부호(PNOUT)를 발생한다.

먼저, 타이밍 발생 회로(110)는, 프리 픽스 해석 회로(102)로부터 공급되는 데이타 패킷 번호와, 비트 위치 인식 회로(103)으로부터 공급되는 데이타 패킷중의 비트 위치를 인식하고, 제1 키 발생 회로(106)의 동작 제어용 제어 신호(CON), 난수 발생기(109)의 초기값 로드 신호(LOAD) 및, 난수 발생용 클럭(CK)을 발생한다. 또한, 타이밍 발생 회로(110)에는, 클럭 발생 회로(111)로부터의 클럭 신호가 공급되고 있고, 이 클럭 신호를 기초로 동작한다.

그리고, 제1 키 발생 회로(106)는, 제어 신호(CON)에 따라, 난수 발생기(109)에 초기값을 로드하는 타이밍에 대응하는 소정의 기간에만 제1 키를 발생한다, 또한, 난수 발생기(109)는 초기값 로드 신호(LOAD)로 결정되는 타이밍으로서, 시프트 레지스터에 스크램블 키를 저장하고, 난수 발생용 클럭(CK)에 따라 시프트 레지스터의 데이타를 시프트하여 소정의 난수를 발생한다.

난수 발생기(109)의 출력인 PNOUT은 배타 논리합 회로(112)로 공급되지만, 이 배타 논리합 회로(112)에는, 패킷 해석 회로(101)로부터의 패킷 데이타도 공급되고 있고, 양자는 동기하고 있다. 그리고, 이 배타 논리합 회로(112)에 의해, 디스크램블이 행해지고, 스크램블 해제 후의 데이타(DOUT)가 여기로부터 출력된다. 또, 디스크램블이 불필요한 출력일 때에는, 난수 발생기(109)가 난수를 발생하지 않기 때문에, 배타 논리합 회로(112)로부터 패킷 데이타가 그대로 출력된다.

[동작]

다음에, 본 실시 형태의 동작에 대해서, 제2도 및 제3도의 플로우차트를 기초로 설명한다.

먼저, 수신된 데이타 패킷이, 패킷 해석 회로(101)로 입력되면(S1), 패킷 해석 회로(101)는, 데이타 패킷의 0 ∼ 32비트에 위치하는 프리 픽스의 내용에서 해당 데이타 패킷이 제1 패킷 또는 제2 패킷인가를 판정한다(S2). 여기서, 데이타 패킷은, 수신한 데이타 블록 식별 부호 및 오류 정정 부호를 없앤 176비트의 데이타를 말하고, 이 데이타 패킷은, 도4에 도시하는 바와 같이, 앞에서부터 32비트가 프리 픽스, 그 후 176비트가 데이타 블록이다. 또, 데이타 블록이 복수 패킷만큼 맞춰져 데이타 그룹이 구성되고, 이 데이타 그룹내의 데이타 그룹 데이타의 선두 부분에 데이타 헤더가 설치되어 있다.

S2에 있어서, 제1 또는 제2 패킷에 있던 경우에는, 제1 키 데이타가 존재하는 가를 판정하고(S3), 제1 키 데이타가 존재한 경우에는, 제1 키 데이타를 제1 키 데이타 레지스터(104)에 기억한다(S4). 또, 제1 키 데이타는, 상술의 데이타 그룹 데이타의 데이타 헤더 직후의 4비트가 할당되어 있고, 도4에 도시하는 바와 같이 제2 패킷에 위치한다. 그리고, 이 위치는, 데이타 내용으로부터 알려지기 때문에, 이 장소의 데이타를 추출시키면 된다. 또한, 이 장소에 제1 키 데이타를 삽입하지 않은 데이타 형식도 고안되고, 이 경우에는 해당하는 장소로부터 제1 키를 추출시키면 된다. 또한, 그 제1 키 데이타를 기초로 미리 정해진 간이 스크램블이 걸쳐져 있는 경우에는, 이 간이 스크램블을 해제하면서 제1 키 데이타를 추출하고, 제1 키 데이타 레지스터(104)에 저장한다.

S4에 있어서, 제1 키 데이타를 저장한 경우 및 S2 및 S3에 있어서, NO인 경우에는, 제3 패킷 이후에 있는가를 판정한다(S5). 제3패킷 이후에 있다면, S1으로 돌아가고, 다음의 데이타 패킷을 입력한다. 제3 패킷 이후인 경우에는, 제2 키 데이타를 제2 키 데이타 레지스터(105)에 기억한다(S6). 이 제2 키 데이타는, 제4도에 도시하는 바와 같이, 제3 ∼ 제7 패킷(패킷 번호로서는 2 ∼ 6으로 된다)의 소정 위치에 설정되어 있다. 예를 들어, 프리 픽스 데이타 그룹 번호, 데이타 패킷 번호등을 제2 키 데이타로 한다.

제2 키 데이타를 저장한 경우에는, 비트 위치가 40인가를 판정한다(S7). 이것은, 스크램블이 걸려 있는 것은, 제3 ∼ 제7 패킷의 41비트 ∼ 176비트의 범위에 있어 스크램블 해제 범위를 인식하기 때문이다.

비트 위치가 40비트째 있다면, 제2 키 발생 회로(107)에 의해, 제2 키를 발생한다(S8). 이 제2 키는, 예를 들어 제2 키 데이타를 기초로 소정의 수법으로 난수화함으로써 행한다.

다음에, 제1 키 발생 회로(106)에 의해, 제1 키를 발생한다(S9). 이 제1 키는, 예를 들어 제1 키 데이타를 번호로서 미리 기억됨으로써 비트 수가 큰 데이타로 변환함으로써 발생한다.

그리고, 제1 키 및 제2 키의 배타적 논리합 연산에 의해 스크램블 키(KDATA)를 발생하고, 이것을 난수 발생기(109)에 초기값으로서 입력한다(S10).

그리고, 이 스크램블 키의 입력이 종료한 경우에는, 제1 키에 무효한 데이타를 발생하고, 제1 키를 삭감시킨다(S11).

한편, 난수 발생기(109)에서는, 스크램블 키(KDATA)를 초기치로서, 난수(스크램블 해제 신호)를 발생하고, 이것이 실제로 송신 데이타의 스크램블로 이용되고 있는 부호이고, 이 스크램블 해제 난수를 이용하여 패킷 데이타를 시프트하면서 스크램블 해제를 패킷의 최종 비트까지 행한다(S12 ∼ S14).

[타이밍차트]

제5도는, 본 실시 형태의 동작을 도시하는 타이밍차트이다. 데이타 패킷(2 ∼ 4)이 입력되어 오는 상황을 도시하고 있다. 제1 키 데이타는, 통상 제2 패킷에 있고, 제3 패킷의 입력 시점에서 확정하며, 제1 키 데이타 레지스터(104)의 기억 내용이 바뀌어진다. 제2 키는, 제3 ∼ 제7 패킷의 프리 픽스의 입력 시점에서 데이타가 확정한다. 이 때문에, 각 패킷에 있어서, 이 시점에서 제2 키 데이타 레지스터(105)의 기억 내용이 바뀐다.

그리고, 제1 키 발생 회로(106)는, 비트 위치(40)로부터 비트 위치(41)까지의 기간만, 제1 키를 발생한다. 한편, 제2 키는, 비트 위치(40)까지로 확정해 바뀐다.

스크램블 키(KDATA)는, 제1 키가 발생하고 있는 기간만 출력된다.

난수 발생 회로(109)로의 스크램블 키의 발생 타이밍을 지시하는 로드 신호(LOAD)는, 비트 위치가 40비트째로 된 것을 받아 발생된다. 또한, 제1 키 발생 회로(106)는, 이 로드 신호(LOAD)가 H일 때만 제1 키를 발생하도록 제어된다.

또한, 스크램블 해제, 즉 난수 발생기(109)의 출력을 패킷 데이타로 가산하는(배타적 논리합을 갖는다) 동작은, 스크램블이 걸려 있는 제3 패킷 ∼ 제7 패킷의 41비트째 ∼ 176비트째에 대해 실행된다.

이와 같이, 본 실시 형태에서는, 제1 키를 소정의 단기간만 발생하는 것으로, 스크램블 키(KDATA)가 발생하는 기간도 단기간만으로 된다. 따라서, 스크램블 키 해제 기능을 갖는 IC를 개봉하여 내부의 신호 동작이 관측되어도, 스크램블 해제에 더할나위 없이 중요한 스크램블 키가 해독되기 어렵다. 따라서, 제1 키의 발생을 제어한다는 비교적 간단한 수단으로서, 스크램블 처리의 안정성을 높게 할 수 있다.

[제1 키 발생 회로의 구성]

제6도에, 제1 키 발생 회로(106)의 구성예를 도시한다. 본 예에서는, 제1 키 발생 회로(106)는, 인버터(601, 604), NAND 게이트(602, 605), 배타 논리합 게이트(603, 606)로 구성되어 있고, 2비트의 키 데이타(A0, A1)로부터 4비트의 제1 키(B0, B1, B2, B3)를 출력한다.

NAND 게이트(602)에는, A1과, 인버터(601)로 반전된 A0이 입력된다. 배타 논리합 게이트(603)에는, NAND 게이트(602)의 출력과, 제어 신호(CON)가 입력된다.

또한, NAND 게이트(605)에는, A0과, 인버터(604)로서 반전된 A1이 입력되고, 이 NAND 게이트(605)의 출력과, 제어 신호(CON)가 배타 논리합 게이트(606)로 입력된다. 그리고, 배타 논리합 게이트(606)의 출력이 B0, B1, 배타 논리합 게이트(603)의 출력이 B2, B3로 되어 있다.

이와 같은 제1 키 발생 회로(106)의 진리값은, 도7에 도시하는 바와 같이 이루어진다. 그리고, 제어 신호(CON)가 0일 때가 무효 출력이다. 이 회로에 의해, 2비트의 키 데이타로부터 4비트의 제1 키가 얻어진다. 그리고, 제어 신호(CON)에 의해, 소정의 기간만 유효한 제1 키를 얻을 수 있다.

또한, 본 예에서는, 2비트의 제1 키 데이타로부터 4비트의 제1 키를 얻는 구성을 도시했지만, 실제로는 16비트의 마스타 키 번호로부터 32비트의 마스타 키를 얻는 구성으로 하고 있다.

[난수 발생기의 구성]

제8도에, 난수 발생기(109)의 구성예를 도시한다. 스크램블 키(KDATA)는 이것을 보유하는 난수 발생 데이타 레지스터(300)에 입력된다. 이 난수 발생 데이타 레지스터(300)의 소정 부분의 데이타(k1, k2‥‥ kn)는, n개의 난수 발생부(301 ~ 30n)로 각각 공급된다. 이 난수 발생부(301 ~ 30n)는, 시프트 레지스터로 구성되어 있고, 이들에는 클럭(CK)이 공급되고 있다. 그리고, 이 클럭(CK)에 의해, 각각의 초기값에 따른 난수(NOUT1 ∼ NOUTn)가 출력된다. 이 난수(NOUT1 ~ NOUTn)는, 각각 게이트 회로(311 ∼ 31n)로 입력된다. 이들 게이트 회로(311 ~ 31n)는 앤드·오아 등의 논리 회로로서 구성되고 있고, 각 패킷중의 데이타 패킷 번호의 일부(예를 들어 4비트)가 수정 제어 데이타로서 공급되고 있다. 따라서, 케이트 회로(311 ∼ 31n)에 있어서, 난수(NOUT1 ∼ NOUTn)가 수정된다.

각 게이트 회로(311 ~ 31n)의 출력은, 게이트 회로(320)로 입력되고, 여기 있어서, 각 비트마다 모든 출력이 가산되며, 스크램블 해제를 위한 부호(PNOUT)가 비트마다 출력 된다.

이와 같은 구성에 의해, 스크램블 키로부터 소정의 스크램블 해제를 위한 부호(PN)가 얻어진다 그리고, 난수 발생 데이타 레지스터(300)가 필요한 때에만 바른 데이타(k1 ∼ kn)를 출력하고, 각 난수 발생 부분(301 ∼ 30n)에 로드하도록 구성하면 된다. 예를 들어, 난수 발생 데이타 레지스터(300)가 로드 신호(LOAD)의 상승에서, 스크램블 키(KDATA)를 거둬들이고, 로드 신호의 하강에서, 난수 발생부(301 ∼ 30n)가 데이타(k1 ∼ kn)를 거둬들이며, 비트 위치 41비트째에서, 다음의 무효한 스크램블 키를 거둬들여도 된다.

제9도에, 난수 발생부(301 ∼ 30n)의 구성예를 도시한다. 본 예에서는, m개의 시프트 레지스터(401 ∼ 40m)를 갖고 있고, 전단의 출력(Q)이 순차적으로 다음 단계의 입력(D)으로 입력되며, 최종단의 출력(Q)이 배타 논리합 게이트(104)를 매개로 하여 1단째의 입력(D)으로 입력되고 있다. 또한, 배타 논리합 게이트(410)의 다른단에는, 시프트 레지스터(401 ∼ 40m)의 미리 설정된 하나의 레지스터(40i ; i는 1 ~ m의 어느 하나)의 출력(Q)이 입력되고 있다.

그리고, 각 시프트 레지스터에는, m비트의 스크램블 키 데이타(k ; 본 예에서는 k = 1)가 공급되고 있고, 이 데이타(kl)가 로드 신호(LOAD)에 의해, 각 시프트레지스터에 초기값으로서 저장된다. 또한, 각 시프트 레지스터(401 ∼ 40m)에는, 클럭(CK)이 입력되고 있고, 이 클럭(CK)에 의해, 데이타가 시프트되며, 소정의 출력(NOUT ; 본 예에서는 NOUTI)이 출력으로 얻어진다.

[그 외의 구성]

또한, 상술한 바와 칼은 스크램블 해제 신호는, 송신측에 있어서, 사용한 스크램블 부호와 동일한 것이 목적이고, 그 값을 결정하기 위한 구성은, 송신측에 있어서 전체 동일하다. 단, 송신측의 구성에서는, 제1 키의 발생을 소정의 기간에만 한정하는 구성은 불필요하다.

또한, VICS 서비스에서는 각종의 서비스가 있다. 그리고, 서비스의 종별에 따라서는, 스크램블을 걸어 놓지 않은 쪽이 좋은 것도 있고, 스크램블이 걸려있으면 송신되는 것도 있다고 알고 있다. 그리고, 프리 픽스에서의 서비스 식별 데이타의 내용에 따라서, 스크램블 해제 동작을 제어하면 된다. 즉, 서비스 식별이 소정의 것(스크램블을 걸어 놓지 않은 서비스)에 있던 경우에는, 스크램블 해제를 위한 부호(PNOUT)를 발생하지 않도록 하게 된다.

Claims

소정 수의 디지탈 데이타로서 구성되는 데이타 패킷에 대해서, 스크램블을 걸어 놓고, 이것을 통상의 FM 방송으로 다중 방송하는 FM 다중 방송에서의 수신기로 이용되는 스크램블 해제를 위한 장치에 있어서, 전송되어 오는 데이타 패킷중 미리 정해진 위치로부터 추출된 키 데이타를 보유하는 키 데이타 보유 회로; 상기 키 데이타 보유 회로에 보유된 키 데이타를 기초로, 스크램블 키를 발생하는 스크램블 키 발생 회로; 상기 스크램블 키 발생 회로에서 발생되는 스크램블 키를 초기값으로서 난수를 발생하는 난수 발생기, 상기 난수 발생기로부터 출력되는 난수를 기초로, 전송 데이타의 스크램블을 해제하는 논리 회로; 및 전송되어 오는 데이타 패킷내의 데이타 수신 타이밍에 따라 타이밍 신호를 출력하는 타이밍 발생 회로를 갖고, 상기 타이밍 발생 회로로부터의 타이밍 신호에 따라, 상기 스크램블 키 발생 회로에서의 스크램블 키 발생 타이밍을 제어하는 것을 특징으로 하는 스크램블 해제 장치.
제1항에 있어서, 상기 스크램블 키 발생 회로는, 상기 타이밍 발생 회로로부터의 타이밍 신호에 따라서, 소정의 기간에만 스크램블 키를 발생하는 것을 특징으로 하는 스크램블 해제 장치.
소정 수의 디지탈 데이타로 구성되는 데이타 패킷에 대해서, 스크램블을 걸어 놓고, 이것을 통상의 FM 방송으로 다중 방송하는 FM 다중 방송에서의 수신기로 이용되는 스크램블 해제를 위한 장치에 있어서, 전송되어 오는 데이타 패킷내의 제1 소정 위치로부터 추출된 제1 키 데이타를 보유하는 제1 키 데이타 보유 회로; 전송되어 오는 데이타 패킷내의 제2 소정 위치로부터 추출된 제2 키 데이타를 보유하는 제2 키 데이타 보유 회로, 제1 키 데이타 보유 회로에 보유된 제1 키 데이타를 기초로, 제1 키를 발생하는 제1 키 발생 회로; 제2 키 데이타 보유 회로에 보유된 제2 키 데이타를 기초로, 제2 키를 발생하는 제2 키 발생 회로; 제1 및 제2 키 발생 회로에서 발생되는 제1 및 제2 키를 논리 연산 처리하고, 스크램블 키를 발생하는 논리 회로; 상기 논리 회로에서 발생된 스크램블 키를 초기값으로서 난수를 발생하는 난수 발생기; 상기 난수 발생기로부터의 난수를 기초로 전송 데이타의 스크램블을 해제하는 논리 회로; 및 전송되어 오는 데이타 패킷내의 데이타의 수신 타이밍에 따라 타이밍 신호를 출력하는 타이밍 발생 회로를 갖고, 상기 타이밍 발생 회로로부터의 타이밍 신호에 따라, 상기 제1 키 발생 회로에서의 제1 키 발생 타이밍을 제어하는 것을 특징으로 하는 스크램블 해제 장치.
제3항에 있어서, 상기 제1 키 발생 회로는, 상기 타이밍 발생 회로로부터의 타이밍 신호에 따라, 소정의 기간에만 제1 키를 발생하는 것을 특징으로 하는 스크램블 해제 장치.
제1항 또는 제2항에 있어서, 상기 타이밍 발생 회로는, 전송 데이타에서의 데이타 패킷의 프리 픽스 데이타의 해석 수단을 갖고, 이 해석 수단에 의해 검출한 프리 픽스 데이타의 내용을 기초로, 스크램블 해제 동작을 제어하는 것을 특징으로 하는 스크램블 해제 장치.
제3항 또는 제4항에 있어서, 상기 타이밍 발생 회로는, 전송 데이타에서의 데이타 패킷의 프리 픽스 데이타의 해석 수단을 갖고, 이 해석 수단에 의해 검출한 프리 픽스 데이타의 내용을 기초로, 스크램블 해제 동작을 제어하는 것을 특징으로 하는 스크램블 해제 장치.
제1항 또는 제2항에 있어서, 상기 타이밍 발생 회로는, 데이타 패킷내의 각 데이타의 위치를 인식하는 비트 위치 인식 회로를 갖고, 그 비트 위치 인식 회로의 인식 결과를 기초로, 스크램블 해제 동작을 제어하는 것을 특징으로 하는 스크램블 해제 장치.
제3항 또는 제4항에 있어서, 상기 타이밍 발생 회로는, 데이타 패킷내의 각 데이타 위치를 인식하는 비트 위치 인식 회로를 갖고, 그 비트 위치 인식 회로의 인식 결과를 기초로, 스크램블 해제 동작을 제어하는 것을 특징으로 하는 스크램블 해제 장치.
제1항 또는 제2항에 있어서, 상기 타이밍 발생 회로는, 전송 데이타에서의 데이타 패킷의 프리 픽스 데이타 해석 수단 및, 데이타 패킷내의 각 데이타 위치를 인식하는 비트 위치 인식 회로를 갖고, 상기 검출 수단에 의해 해석한 프리 픽스 데이타의 내용 및, 상기 비트 위치 인식 회로의 인식 결과의 양쪽을 기초로, 스크램블 해제 동작을 제어하는 것을 특징으로 하는 스크램블 해제 장치.
제3항 또는 제4항에 있어서, 상기 타이밍 발생 회로는, 전송 데이타에서의 데이타 패킷의 프리 픽스 데이타 해석 수단 및, 데이타 패킷내의 각 데이타 위치를 인식하는 비트 위치 인식 회로를 갖고, 상기 검출 수단에 의해 해석한 프리 픽스 데이타의 내용 및, 상기 비트 위치 인식 회로의 인식 결과의 양쪽을 기초로, 스크램블 해제 동작을 제어하는 것을 특징으로 하는 스크램블 해제 장치.
제1항 또는 제2항에 있어서, 상기 난수 발생기는, 스크램블 키를 초기값으로서 받아들이는 소정 비트 수의 시프트 레지스터 및, 이 시프트 레지스터의 소정의 복수 비트 출력의 논리 연산을 행하는 연산 결과를 귀환하는 논리 귀환 회로를 포함하는 것을 특징으로 하는 스크램블 해제 장치.