[go: up one dir, main page]

KR100194922B1 - 화면비 변환장치 - Google Patents

화면비 변환장치 Download PDF

Info

Publication number
KR100194922B1
KR100194922B1 KR1019960013480A KR19960013480A KR100194922B1 KR 100194922 B1 KR100194922 B1 KR 100194922B1 KR 1019960013480 A KR1019960013480 A KR 1019960013480A KR 19960013480 A KR19960013480 A KR 19960013480A KR 100194922 B1 KR100194922 B1 KR 100194922B1
Authority
KR
South Korea
Prior art keywords
aspect ratio
frequency
read
enable signal
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960013480A
Other languages
English (en)
Other versions
KR970073090A (ko
Inventor
이효승
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960013480A priority Critical patent/KR100194922B1/ko
Priority to US08/719,623 priority patent/US5793434A/en
Priority to CN96112423A priority patent/CN1102317C/zh
Priority to JP8287087A priority patent/JPH09307832A/ja
Publication of KR970073090A publication Critical patent/KR970073090A/ko
Application granted granted Critical
Publication of KR100194922B1 publication Critical patent/KR100194922B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Television Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
디지탈 비디오신호 처리장치.
2. 발명이 해결하려고 하는 기술적 과제
하나의 FIFO(First Input First Output) 메모리를 이용하여 간단하게 화면비를 변환하는 장치를 제공함에 있다.
3. 발명의 해결방법의 요지
본 제1화면비를 제2화면비로 변환하기 위한 화면비 변환장치는 쓰기 및 읽기인에이블신호와 제1주파수의 쓰기클럭신호와 상기 제1주파수와 다른 제1주파수의 읽기클럭신호를 발생하는 제어회로와, 상기 쓰기인에이블신호에 응답하여 상기 제1주파수에 동기하는 비디오 데이터를 쓰고, 상기 읽기인에이블신호에 응답하여 상기 제2주파수에 동기하는 상기 쓰여진 비디오 데이터를 읽어내는 메모리를 가짐으로써 상기 메모리는 적어도 상기 제1주파수와 상기 제2주파수의 차에 대응하는 화소데이터를 저장할 수 있는 용량을 가짐을 특징으로 한다.
4. 발명의 중요한 용도
텔레비젼 등의 화면비를 변환하는 데 이용된다.

Description

화면비 변환장치
제1도는 16:9에서 4:3의 화면비로 변환하는 경우의 화면상태 예시도.
제2도는 종래의 화면비 변환장치의 구성을 예시하는 도면.
제3도는 제2도에 도시된 화면비 변환장치에서 16:9의 화면비를 4:3의 화면비로 변환하는 과정 및 그 제어신호의 파형도.
제4도는 본 발명의 일 실시예에 따른 화면비 변환장치의 구성을 나타내는 도면.
제5도는 제4도에 도시된 화면비 변환장치에서 16:9의 화면비를 4:3의 화면비로 변환하는 과정 및 그 제어신호의 파형을 간략히 나타낸 도면.
제6도는 제5도에 도시된 파형을 상세히 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 라인메모리 30 : 라인선택부
40 : FIFO메모리 VS : 비디오신호
: 읽기인에이블신호: 쓰기인에이블신호
RCLK : 읽기클럭 WCLK : 쓰기클럭
본 발명은 비디오신호 처리장치에 있어서 입력되는 비디오신호의 포맷(format)을 다른 포맷으로 바꾸어 출력하는 화면비 변환장치(Aspect Ratio Converter)에 관한 것으로, 특히 16:9의 화면비를 가지는 비디오신호의 포맷을 4:3의 화면비를 가지는 포맷으로 변환하는 화면비 변환장치에 관한 것이다.
고선명 텔레비젼(High Definition Television)은 현행 텔레비젼보다 넓은 16:9의 화면 종횡비(aspect ratio)-이하 화면비라 함.-를 가진다. 현행 텔레비젼은 4:3의 화면비를 가진다. 이러한 고선명 텔레비젼의 화면모드중에는 풀(full)모드가 있는데, 이는 16:9의 화면을 4:3으로 변환하여 녹화한 고선명 텔레비젼 비디오신호를 16:9 화면으로 되돌려 볼 때의 화면표시 모드이다. 이와 같이 16:9의 화면을 4:3으로 변환하여 녹화하기 위해서는 화면비 변환장치가 필요하게 된다.
제1도는 16:9에서 4:3의 화면비로 변환하는 경우의 화면상태 예시도이다. SMPTE(Society of Motion Picture and Television Engineering) 267M, 16:9의 화면비를 CCIR 601, ANSI/SMPTE 125M의 4:3 화면비로 변환시키는 경우를 예를 들면, 16:9의 수평라인 부분에서 4:3에 해당하는 중앙부분만을 선택하여 메모리에 기록한 후 다시 읽어내게 된다. 이때 입력신호의 클럭은 18MHz이고 출력신호의 클럭은 13.5MHz이므로 입력되는 신호의 클럭이 상대적으로 고속이며 출력되는 신호의 클럭은 저속인 바, 읽기와 쓰기 사이에 시간차가 발생한다. 이러한 이유로 종래의 화면비 변환장치는 2개의 라인메모리에 교대로 읽고 쓰기를 반복하였다.
제2도는 종래의 화면비 변환장치의 구성을 예시한 것으로, 일본의 내셔널 테크니컬 리포트(National Technical Report Vol. 41 No.2 Apr. 1955)에 개시되어 있다.
상기 제2도에서 제1라인메모리(10)와 제2라인메모리(20)는 각각 720워드(word)의 메모리 크기를 가진다. 그리고 상기 제1라인메모리(10)는 제1쓰기인에이블신호(WC1)와 쓰기클럭(WCLK)을 입력하여 16:9의 화면비를 가지는 비디오신호(16:9VS)를 기록하고, 제1읽기인에이블신호(RC1)와 읽기클럭(RCLK)을 입력하여 4:3의 화면비를 가지는 비디오신호(4:3VS)를 출력한다. 16:9의 화면비를 가지는 비디오신호(16:9VS)를 상기 4:3의 화면비를 가지는 비디오신호(4:3VS)로 변환시키기 위해서는 16:9의 수평라인 부분에서 4:3에 해당하는 중앙부분만을 선택하여 쓰기동작을 수행한 뒤 다시 읽어내어 출력한다.
상기 제2라인메모리(20)는 제2쓰기인에이블신호(WC2)와 상기 쓰기클럭(WCLK)을 입력하여 상기 16:9의 화면비를 가지는 비디오신호(16:9VS)를 기록하고, 제2읽기인에이블신호(RC2)와 읽기클럭(RCLK)을 입력하여 4:3의 화면비를 가지는 비디오신호(4:3VS)를 출력한다.
상기 두 라인메모리(10,20)의 경우 모두 입력신호의 클럭은 상기 16:9의 화면비를 가지는 비디오신호(16:9VS)에 동기된 18MHz이고, 출력신호의 클럭은 상기 4:3의 화면비를 가지는 비디오신호(4:3VS)에 동기된 13.5MHz이다.
라인선택부(30)는 상기 제1라인메모리(10)의 출력단에 연결되는 제1단자(A)와 상기 제2라인메모리(20)의 출력단에 연결되는 제2단자(B)를 구비하며, 라인제어신호(LC)에 따라 절환된다. 상기 제1단자(A)로 절환되면 상기 제1라인메모리(10)로부터 4:3의 화면비를 가지는 비디오신호(4:3VS)를 출력하고, 상기 제2단자(B)로 절환되면 상기 제2라인메모리(20)로부터 4:3의 화면비를 가지는 비디오신호(4:3VS)를 출력함으로써 연속된 라인이 출력되도록 한다.
제3도는 상기 제2도에 도시된 화면비 변환장치에서 16:9의 화면비를 4:3의 화면비로 변환하는 과정 및 그 제어신호의 파형을 나타낸 것이다.
(3a)에 나타낸 16:9의 화면비를 가지는 비디오신호(16:9VS)는 수평동기신호의 1주기마다 순차적으로 라인단위의 데이터가 입력되는데, 짝수번째 라인과 홀수번째 라인이 교대로 입력되며 전체는 일련의 순서를 가진다. 각 홀수번째 라인은 (3b)에 도시된 제1쓰기인에이블신호(WC1)와 파형이 도시되지 않은 18MHz의 쓰기클럭(WCLK)에 의해서 제1라인메모리(10)에 기록된다. 각 짝수번째 라인은 (3c)에 도시된 제2쓰기인에이블신호(WC2)와 상기 쓰기클럭(WCLK)에 의해서 제2라인메모리(20)에 기록된다.
이렇게 입력된 짝수라인 및 홀수라인의 16:9의 화면비를 가지는 비디오신호(16:9VS)는각각 (3d)에 도시된 제1읽기인에이블신호(RC1)와 읽기클럭(RCLK) 또는 (3e)에 도시된 제2읽기인에이블신호(RC2)와 상기 읽기클럭(RCLK)에 따라 읽혀져 4:3의 화면비를 가지는 비디오신호(4:3VS)를 출력한다.
다시 말해서, 제1쓰기인에이블신호(WC1)의 로우 액티브(low active) 구간동안 제1라인메모리(10)에 제1라인의 4:3부분을 기록하고, 제2쓰기인에이블신호(WC2)의 로우 액티브 구간동안 제2라인메모리(20)에는 제2라인의 4:3부분을 기록한다. 상기 제2라인메모리(20)에 제2라인의 4:3부분을 기록함과 동시에 제1라인메모리(10)에서는 제1읽기인에이블신호(RC1)의 로우 액티브 구간동안 제1라인을 읽어낸다. 그리고 제1쓰기인에이블신호(WC1)의 로우 액티브 구간동안 다시 상기 제1라인메모리(10)에 제3라인의 4:3부분을 기록함과 동시에 상기 제2라인메모리(20)에서는 제2읽기인에이블신호(RC2)의 로우 액티브 구간동안 상기 제2라인을 읽어낸다.
그런데, 이와 같이 2개의 라인메모리를 사용하게 되면 하드웨어의 크기가 매우 커지게 된다. 즉 각 채널당 10비트의 신호처리라고 하면 소요되는 메모리의 크기는 다음 식(1)과 같이 계산되어 43.2Kbit와 같은 방대한 용량이 된다.
여기서, 10은 한 채널당 신호처리 비트 수, 3은 채널 수, 720은 16:9의 화면비를 가지는 비디오신호에 대한 4:3의 화면비를 가지는 비디오신호의 유효구간의 데이터 크기이고, 2는 메모리의 갯수이다.
이렇게 메모리 크기의 증가는 가격의 상승 및 전력의 낭비와 저기능화 등 여러가지 문제점을 초래하게 된다.
따라서 본 발명의 목적은 하나의 FIFO(First Input First Output) 메모리를 이용하여 간단하게 화면비를 변환하는 장치를 제공함에 있다.
본 발명의 다른 목적은 16:9의 화면비를 가지는 비디오신호 포멧을 하나의 FIFO(First Input First Output) 메모리를 이용하여 4:3의 화면비를 가지는 비디오신호 포맷으로 변환하는 화면비 변환장치를 제공함에 있다.
상기한 목적을 달성하기 위한 본 제1화면비를 제2화면비로 변환하기 위한 화면비 변환장치는 쓰기 및 읽기인에이블신호와 제1주파수의 쓰기클럭신호와 상기 제1주파수와 다른 제1주파수의 읽기클럭신호를 발생하는 제어회로와, 상기 쓰기인에이블신호에 응답하여 상기 제1주파수에 동기하는 비디오 데이터를 쓰고, 상기 읽기인에이블신호에 응답하여 상기 제2주파수에 동기하는 상기 쓰여진 비디오 데이터를 읽어내는 메모리를 가짐으로써 상기 메모리는 적어도 상기 제1주파수와 상기 제2주파수의 차에 대응하는 화소데이터를 저장할 수 있는 용량을 가짐을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제4도는 본 발명의 일 실시예에 따른 화면비 변환장치의 구성을 나타낸 것으로, 각각 하나의 읽기인에이블신호(), 쓰기인에이블신호(), 읽기클럭(RCLK) 및 쓰기클럭(WCLK)을 사용하는 하나의 FIFO 메모리(40)로 이루어진다.
SMPTE 267M, 16:9의 화면비를 CCIR 601, ANSI/SMPTE 125M의 4:3 화면비로 변환시키는 경우를 예로 들어 설명하기로 한다. 이렇게 화면비를 16:9에서 4:3으로 변환하기 위해 필요한 상기 SMPTE 267M과 ANSI/SMPTE 125M의 대표적인 변수들이 다음 (표 1)에 도시되어 있다.
상기 FIFO 메모리(40)는 제어신호 발생 및 클럭공급을 담당하는 부분(도시되지 않았으나, 이하 편의상 제어부분이라 함.)으로부터 쓰기인에이블신호()와 쓰기클럭(WCLK)을 제공받아 16:9의 화면비를 가지는 비디오신호(16:9VS)를 저장한다. 이후 상기 제어부분으로부터 읽기인에이블신호()과 읽기클럭(RCLK)이 인가되면 상기 16:9의 화면비를 가지는 비디오신호(16:9VS)를 4:3의 화면비를 가지는 비디오신호(4:3VS)로 변환하여 출력한다.
제5도는 제4도에 도시된 화면비 변화장치에서 16:9의 화면비를 4:3의 화면비로 변환하는 과정 및 그 제어신호의 파형을 간략히 나타낸 것이다.
(5a)는 16:9의 화면비를 가지는 비디오신호(16:9VS)로서이다. (5b)는 쓰기인에이블신호()로서, 상기 쓰기인에이블신호()의 로우 액티브 구간동안 도시되지 않은 쓰기클럭(WCLK)에 의해 FIFO 메모리(40)에 상기 (5a)에 도시된 16:9의 화면비를 가지는 비디오신호중 4:3에 해당하는 중앙부분만이 기록된다. (5c)는 읽기인에이블신호()로서, 상기 읽기인에이블신호()의 로우 액티브 구간동안 읽기클럭(RCLK)에 의해 상기 FIFO 메모리(40)로부터 (5d)에 나타낸 4:3의 화면비를 갖는 비디오신호(4:3VS)가 출력된다.
제6도는 상기 제5도에 도시된 파형을 상세히 나타낸 것이다.
(6a)의 구간 A는 18MHz, 1라인을 이루는 총 샘플 수는 1144이며, 이 1주기에 소요되는 시간은 63.5μs이다. (6b)는 상기 구간 A중 유효기간(active)을 구간 B로 표시한 것으로, 960샘플(53.3μs)로 이루어지며, 동기기간은 C로 표시된 구간으로 180샘플, 12.2μs로 이루어진다. (6c)는 16:9의 화면비를 가지는 비디오신호(16:9VS)의 구간 B를 이루는 960샘플이 4:3 화면비로의 변환시 어떻게 구분데이터되어지는지를 나타낸 것이다. 즉 4:3으로 화면비를 변환하게 되면 720샘플(구간 E)을 상기 960샘플의 중앙에서 취하게 되므로 상기 720샘플의 전후반 120샘플(구간 D)씩 나누어짐을 알 수 있다.
(6d)는 쓰기인에이블신호()로서, 상기 구간 A의 960샘플중 유효샘플가 시작된 후 120샘플후에 상기 쓰기인에이블신호()를 로우 상태로 만들어 FIFO 메모리(40)에 저장하기 시작한다. 이때 저장되는 데이터의 클럭주기는 18MHz이다. 이렇게 하여 720샘플을 저장한 후에는 상기 쓰기인에이블신호()를 다시 하이 상태로 만든다.
(6e)는 읽기인에이블신호()로서, 상기 저장이 시작된지 구간 F후에 로우 상태로 되어 상기 FIFO 메모리(40)로부터 기록된 비디오신호를 독출하기 시작한다. 이때 읽어내는 데이터의 클럭주기는 13.5MHz이고, 상기 구간 F는 13.5MHz의 1클럭에 해당한다. 이렇게 구간 E부분을 53.3μs로 읽게 되면 540샘플 밖에 읽어낼 수 없게 된다.
이는 저장되는 신호의 클럭과 읽어내는 클럭이 각각 18MHz와 13.5MHz로서 시간차를 가지기 때문이다. 그러므로 40μs동안에 저장이 끝나더라도 13.3μs(53.3μs-40μs)동안 읽기가 계속되어야 나머지 180샘플을 읽어내어 4:3의 화면비에 적절한 유효샘플의 수 720샘플을 만족시키게 된다. 그러므로 상기 13.3μs동안 읽을 수 있도록 데이터가 상기 FIFO메모리(10)에 저장되어 있어야 한다. 다시 말해서, 그 만큼의 메모리 용량(상기의 경우 180샘플을 저장할 수 있을 정도의 용량)만이 필요하게 된다. 단, 소요되는 메모리의 크기는 메모리의 특성과 읽기/ 쓰기인에이블신호의 타이밍에 의해 1,2개 가감될 수는 있다. 참조부호 G는 540샘플에 해당하는 구간을 나타내고, H는 180샘플에 해당하는 구간을 나타내며, I는 4:3 화면비에서의 유효샘플 720샘플을 읽는 데 소요되는 53.3μs를 표시한 것이다. J는 4:3 화면비에서의 수평동기기간에 해당하는 화소 138샘플을 읽는 데 소요되는 시간 12.2μs를 표시한 것이다. 즉 상기 12.2μs는 상기 13.5MHz동안 1라인당 수평동기기간이다.
(6h)는 4:3 화면비의 비디오신호가 총 858샘플(720샘플+138샘플)로 이루어짐을 나타낸 것이다. 참조부호 K는 상기 858샘플이 13.5MHz로 63.5μs동안 읽은 것임을 나타낸다.
결론적으로, 본 실시예에 따르면 전술한 종래의 화면비 변환장치에서의 경우와 마찬가지로 계산하여 볼 때 소요되는 메모리의 크기는 다음 식(2)과 같이 계산되어 5.4Kbit로 줄어든다.
여기서, 10은 한 채널당 신호처리 비트 수, 3은 채널 수, 180은 전술한 시간차 보상을 위해 필요한 메모리 용량이다.
그러므로 다음 식(3)과 같이 메모리의 크기를 종래에 비하여 1/8로 줄일 수가 있는 것이다.
상술한 바와 같은 본 발명은 하나의 FIFO메모리를 이용하여 화면비를 변환시킴으로써 두개의 라인 메모리를 이용할 때보다 전력 소비를 낮추고 장치의 소형화와 고속도를 구현할 수 있을 뿐만 아니라 메모리를 읽고 쓰는 데 필요한 제어신호의 수도 줄일 수 있는 장점이 있다. 또한 입력된 신호의 지연시간이 1라인 이내로 줄어들게 되는 이점도 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (3)

  1. 제1화면비를 제2화면비로 변환하기 위한 화면비 변환장치에 있어서, 쓰기 및 읽기인에이블신호와 제1주파수의 쓰기클럭신호와 상기 제1주파수와 다른 제1주파수의 읽기클럭신호를 발생하는 제어회로와, 상기 쓰기인에이블신호에 응답하여 상기 제1주파수에 동기하는 비디오 데이터를 쓰고, 상기 읽기인에이블신호에 응답하여 상기 제2주파수에 동기하는 상기 쓰여진 비디오 데이터를 읽어내는 메모리를 가짐으로써 상기 메모리는 적어도 상기 제1주파수와 상기 제2주파수의 차에 대응하는 화소데이터를 저장할 수 있는 용량을 가짐을 특징으로 하는 화면비 변환장치.
  2. 제1항에 있어서, 상기 제1주파수가 상기 제2주파수보다 상대적으로 고주파인 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 제1주파수는 18MHz이고 상기 제2주파수는 13.5MHz임을 특징으로 하는 장치.
KR1019960013480A 1996-04-29 1996-04-29 화면비 변환장치 Expired - Fee Related KR100194922B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960013480A KR100194922B1 (ko) 1996-04-29 1996-04-29 화면비 변환장치
US08/719,623 US5793434A (en) 1996-04-29 1996-09-25 Aspect ratio converter and method thereof
CN96112423A CN1102317C (zh) 1996-04-29 1996-10-15 宽高比转换器及其方法
JP8287087A JPH09307832A (ja) 1996-04-29 1996-10-29 画面比変換装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960013480A KR100194922B1 (ko) 1996-04-29 1996-04-29 화면비 변환장치

Publications (2)

Publication Number Publication Date
KR970073090A KR970073090A (ko) 1997-11-07
KR100194922B1 true KR100194922B1 (ko) 1999-06-15

Family

ID=19457072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013480A Expired - Fee Related KR100194922B1 (ko) 1996-04-29 1996-04-29 화면비 변환장치

Country Status (4)

Country Link
US (1) US5793434A (ko)
JP (1) JPH09307832A (ko)
KR (1) KR100194922B1 (ko)
CN (1) CN1102317C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662219B1 (ko) * 1998-11-13 2007-01-02 소니 가부시끼 가이샤 클록 생성 회로, 화상 표시 장치 및 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404458B1 (en) * 1995-06-28 2002-06-11 Lg Electronics Inc. Apparatus for converting screen aspect ratio
US6360018B1 (en) * 1996-04-10 2002-03-19 Canon Kabushiki Kaisha Image processing apparatus and method
JPH10341415A (ja) * 1997-06-06 1998-12-22 Pioneer Electron Corp 画像処理装置
JP4345937B2 (ja) * 1998-11-10 2009-10-14 キヤノン株式会社 画像拡大処理回路
US6115072A (en) * 1999-01-27 2000-09-05 Motorola, Inc. 16:9 aspect ratio conversion by letterbox method for an MPEG image
KR100323678B1 (ko) * 2000-02-28 2002-02-07 구자홍 화면비 변환 장치
JP4144193B2 (ja) * 2000-10-25 2008-09-03 ソニー株式会社 表示パネル、及びディスプレイ装置
KR100429874B1 (ko) * 2001-07-20 2004-05-04 삼성전자주식회사 파노라마/워터글라스 기능 구현을 위한 영상 처리 장치 및그 방법
US7274382B2 (en) * 2003-07-16 2007-09-25 Plut William J Customizable background sizes and controls for changing background size
US7928994B2 (en) 2003-07-16 2011-04-19 Transpacific Image, Llc Graphics items that extend outside a background perimeter
US7570270B2 (en) * 2004-05-21 2009-08-04 Broadcom Corporation Buffer for driving display with asynchronous display engine
KR100618870B1 (ko) * 2004-10-23 2006-08-31 삼성전자주식회사 데이터 트레이닝 방법
CN101742081B (zh) * 2009-12-11 2012-11-21 华亚微电子（上海）有限公司 图像稳定器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331346A (en) * 1992-10-07 1994-07-19 Panasonic Technologies, Inc. Approximating sample rate conversion system
JPH06217218A (ja) * 1993-01-13 1994-08-05 Sony Corp テレテキスト信号処理回路
JPH0851600A (ja) * 1994-08-04 1996-02-20 Sanyo Electric Co Ltd 映像信号変換装置
US5677737A (en) * 1995-12-27 1997-10-14 Rca Thomson Licensing Corporation Video compression for wide screen television

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662219B1 (ko) * 1998-11-13 2007-01-02 소니 가부시끼 가이샤 클록 생성 회로, 화상 표시 장치 및 방법

Also Published As

Publication number Publication date
JPH09307832A (ja) 1997-11-28
CN1102317C (zh) 2003-02-26
US5793434A (en) 1998-08-11
KR970073090A (ko) 1997-11-07
CN1164164A (zh) 1997-11-05

Similar Documents

Publication Publication Date Title
US5742274A (en) Video interface system utilizing reduced frequency video signal processing
KR100194922B1 (ko) 화면비 변환장치
KR940003046B1 (ko) 2화면 텔레비젼 수상기
JPS62193378A (ja) 方式変換装置
US4941127A (en) Method for operating semiconductor memory system in the storage and readout of video signal data
JPH0620292B2 (ja) 時間軸修正機能を有する映像信号回路
US4797743A (en) Video memory control device
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JP3154190B2 (ja) 汎用走査周期変換装置
KR100403692B1 (ko) 화상표시장치
KR200283945Y1 (ko) 화질 열화 방지가 가능한 다중 화면 분할기
KR960001739B1 (ko) 광 스크린의 화상 가변 표시장치
KR100224090B1 (ko) 엔티에스씨/팔 방송방식겸용 영상신호 저장기능을 갖는 영상기기
JP2918049B2 (ja) ピクチャ・イン・ピクチャのための記憶方法
KR100222788B1 (ko) 정지화상 기록장치
KR900001643B1 (ko) Tv 수상기용 2배 주사화상 처리장치
KR100241443B1 (ko) 격행주사 모드-순차주사 모드 변환회로
KR970003427B1 (ko) 디지탈 비디오 신호의 스캔속도 변환장치
KR0143118B1 (ko) 픽 처인 픽처 화면 디스플레이를 위한 비디오 메모리 제어회로
JPH10136316A (ja) 画像データ処理装置および画像データ処理方法
JPS639292A (ja) 走査変換回路
JPS6367083A (ja) 映像縮小表示回路
JPH113066A (ja) 液晶表示装置
JPH0423993B2 (ko)
JPH0990920A (ja) 映像信号変換装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960429

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960429

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980827

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990211

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020130

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030129

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040130

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050128

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060127

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070130

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080130

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090129

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100128

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110128

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120130

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130130

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140128

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160109