[go: up one dir, main page]

KR100193904B1 - 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지 - Google Patents

더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR100193904B1
KR100193904B1 KR1019960046777A KR19960046777A KR100193904B1 KR 100193904 B1 KR100193904 B1 KR 100193904B1 KR 1019960046777 A KR1019960046777 A KR 1019960046777A KR 19960046777 A KR19960046777 A KR 19960046777A KR 100193904 B1 KR100193904 B1 KR 100193904B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
leads
dummy
adhesive
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960046777A
Other languages
English (en)
Other versions
KR19980027862A (ko
Inventor
송영재
안승호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960046777A priority Critical patent/KR100193904B1/ko
Publication of KR19980027862A publication Critical patent/KR19980027862A/ko
Application granted granted Critical
Publication of KR100193904B1 publication Critical patent/KR100193904B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 온 칩(lead on chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 일면에 복수 개의 본딩 패드들을 갖는 칩과; 그 칩의 일면 상에 접착되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적으로 연결되어 있으며, 소정의 간격을 두고 배열되어 있으며, 복수 개의 열을 이루고 있으며, 어느 하나의 열의 끝단과 그에 대응되는 열의 끝단이 서로 대향되게 형성된 내부 리드들과; 상기 내부 리드 열의 마주보는 양측에 형성된 타이 바들; 상기 칩 및 내부 리드들을 포함하는 전기적 연결 부분과 상기 타이 바들이 봉지된 패키지 몸체; 및 상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드들을 포함하는 반도체 칩 패키지에 있어서, 상기 내부 리드들 중에서 최외각 내부 리드들에 각기 이웃하는 더미 접착부가 형성되어 있으며, 상기 내부 리드들 및 더미 접착부들의 내측 말단부의 상면에 액체 상태의 접착제가 열 방향으로 연속적으로 도포되어 경화된 접착층이 형성되어 있으며, 상기 접착층에 반도체 칩이 접착될 때 상기 더미 접착부들이 상기 반도체 칩의 상부면에 대해서 이격되어 접착되는 것을 특징으로 하는 더미 접착부를 갖는 리드 온 칩용 리드 프레임을 이용한 반도체 칩 패키지를 제공함으로써, 액체 상태의 접착제를 이용하여 접착 계면의 수를 감소시키는 동시에 접착제의 도포가 시작되고 종료되는 상기 더미 접착부가 상기 반도체 칩의 상부면에서 이격되어 접착됨으로 반도체 칩 실장의 신뢰성을 향상시킬 수 있는 장점이 있다

Description

더미 접착부를 갖는 리드 온 칩(lead on chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지
본 발명은 리드 온 칩(lead on chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 LOC용 리드 프레임에 대한 반도체 칩의 접착성을 향상시킬 수 있는 더미 접착부를 갖는 LOC용 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
최근 반도체 산업에 있어서, 크기는 작아지고 집적회로 수는 향상된 고집적 회로 소자가 개발되고 있다.
이러한 집적회로 소자의 크기 축소와 대용량화에 따라 전자기기의 경박단소화 경향은 더욱더 진전되고 있으며, 그에 대한 많은 연구와 노력이 집중되고 있는 실정이다.
그러나, 이러한 연구와 노력들에도 불구하고 종래 구조의 반도체 칩 패키지의 탑재 능력에는 한계가 있기 때문에 새로운 구조의 반도체 칩 패키지 구조가 필요하게 되었다.
이러한 필요성에 따라 개발된 반도체 칩 패키지 형태 중의 하나가 리드 온 칩형 반도체 칩 패키지(Lead On Chip형 반도체 칩 패키지; 이하 LOC형 패키지라 한다)이다.
LOC형 패키지는 폴리이미드 필름의 양면에 접착제가 도포된 양면 접착성의 폴리이미드 테이프를 이용하여 다이 패드 없이 반도체 칩을 리드 상에 직접 실장시킨 구조이다.
이러한 LOC형 패키지의 개발은 패키지 내에 탑재 가능한 반도체 소자의 크기의 확대와 리드 프레임 설계 자유도의 증가 및 소자의 특성 향상 등 다양한 장점의 부여를 가능하게 하였다.
일반적인 LOC형 패키지를 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래 기술에 따른 리드 프레임을 이용하는 LOC형 반도체 칩 패키지의 요부를 절개한 사시도이다.
도 1을 참조하면, LOC형 패키지(100)는 소정의 간격으로 배열되어 있으며 마주보는 두 개의 열을 이루고 있는 내부 리드들(12)을 구비한다.
그리고, 하나의 열에 위치한 내부 리드들(12)의 끝단은 마주보는 다른 열에 위치한 내부 리드들(12)의 끝단과 일정한 간격을 두고 이격되어 있다.
그리고, 상기 내부 리드(12) 열의 마주보는 양측에 타이바들(19)이 형성되어 있다.
여기서, 반도체 칩(20)이 상기 내부 리드(12)의 내측 말단부의 하부면에 양면 접착성을 갖는 폴리이미드 테이프(40)에 의해 부착되어 있다.
중앙부에 일렬로 배열되도록 형성된 본딩 패드들(24)을 갖고 있는 반도체 칩(20)은 그 본딩 패드들(24)이 마주보는 내부 리드들(12)의 사이에 위치하도록 하여 실장되어 있다.
그리고, 반도체 칩(20)의 각각의 본딩 패드들(24)은 그들에 대응되는 내부 리드들(12)의 내측 말단부와 금선(30)으로 와이어 본딩(wire bonding)되어 있다.
패키지 몸체(70)는 상기 반도체 칩(20), 내부 리드들(12) 및 금선(30)을 포함하는 전기적 연결 부분과 상기 리드 프레임의 좌우 양측에 형성된 타이 바들(19)을 외부의 환경으로부터 보호하기 위해 에폭시 성형 수지(50)에 의해 성형된 부분이다.
상기 패키지 몸체(70) 외부로 노출된 외부 리드들(16)은 실장에 적당한 형태로 절곡되어 있다.
그리고, 상기 외부 리드들(16)은 내부 리드들(12)과 일체로 형성되어 있다.
본 도면의 LOC형 패키지(100)는 표면 실장형 패키지를 나타내고 있다.
상기와 같은 LOC형 패키지 제조 공정은 다음과 같은 리드 프레임에 반도체 칩을 실장시키는 공정을 포함한다.
도 2는 종래 기술에 따른 리드 프레임을 이용한 LOC형 패키지에 있어서, 리드 프레임에 반도체 칩을 실장시키는 공정을 설명하기 위한 조립 사시도이다.
도 2를 참조하면, 리드 프레임(10)은 소정의 간격을 두고 배열되어 있으며, 복수개의 열을 이루고 있으며, 어느 하나의 열의 끝단과 그에 대응하는 열의 끝단이 서로 대향되게 형성된 내부 리드들(12)과 그 내부 리드들(12)과 일체로 형성된 외부 리드들(16)을 갖는다.
그리고, 그 내부 리드(12) 열의 마주보는 양측에 각기 배치된 타이 바들(19)을 갖는다.
그리고, 상기 외부 리드들(16)은 그들의 끝단의 양측에 형성된 사이드 레일 부분(18)과 일체형으로 형성되어 있다.
또한, 상기 타이 바들(19)도 상기 사이드 레일 부분(18)과 일체형으로 형성되어 있다.
상기 사이드 레일 부분(18)은 상기 리드들(12,16) 및 타이 바들(19)을 지지하고, 상기 리드 프레임(10)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
여기서, 상기 내부 리드들(12)의 하면에 양면 접착성을 갖는 폴리이미드 테이프(40)가 부착되어 있다.
상기 폴리이미드 테이프(40)를 내부 리드(12)의 내측 말단부의 밑면에 위치시키고 열압착하면 폴리이미드 테이프(40)가 리드 프레임(10)에 부착된다.
이때 폴리이미드 테이프(40)는 폴리이미드 필름(41)의 양면에 접착제(42)가 도포되어 양면 접착성을 갖고 있다.
약 150℃-400℃정도의 열을 가하여 폴리이미드 필름(41)에 도포되어 있는 접착제(42)를 용해시킨 후 가압수단으로 가압·경화시키면 리드 프레임(10)의 내부 리드들(12) 밑면에 폴리이미드 테이프(10)가 부착될 수 있다.
그리고, 반도체 칩(20)을 폴리이미드 테이프(40)가 부착된 리드 프레임(10)의 밑면에 위치시킨 후 열압착하여 경화시키면 반도체 칩(20)이 리드 프레임(10)의 밑면에 부착된다.
이와 같은 폴리이미드 테이프를 이용하여 반도체 칩을 실장시킨 LOC형 패키지는 폴리이미드 테이프가 폴리이미드 필름의 양면에 접착제가 도포되어 있는 상태이기 때문에 내부 리드들과 반도체 칩 사이에 3개의 층을 갖게 된다.
따라서, 접착 계면은 5개가 된다.
이러한 리드 프레임과 반도체 칩 사이의 접착 계면에서는 LOC형 패키지 내부의 재료들 사이의 열 응력에 의해 크랙(crack)이 발생되며, LOC형 패키지에 열이 발생되면 폴리이미드 필름이나 폴리이미드 필름에 도포된 접착제의 흡습성으로 인해 접착 계면에서 팝콘 크랙(Popcorn Crack)등이 발생되기도 한다.
그리고, 반도체 칩의 실장에 사용된 양면 접착성을 갖는 폴리이미드 테이프는 베이스 필름인 폴리이미드 필름의 일면에 접착제를 도포하여 경화시키고, 다시 반대면에 접착제를 도포한 후 경화시키는 공정을 거쳐서 제조된다.
이렇게 제조된 폴리이미드 테이프는 다시 롤(roll)에 감아 요구되는 크기로 만들어진다.
결국 양면 접착성을 갖는 폴리이미드 테이프는 제조 공정의 복잡함 때문에 접착제와 같은 일반적인 접착 수단에 비해 고가이다.
따라서, 폴리이미드 테이프를 사용하는 LOC형 패키지는 통상적인 반도체 칩 패키지에 비해 많은 원가 부담이 따르게 된다.
따라서, 본 발명의 목적은 유체 상태의 접착 수단을 이용하여 접착 계면의 수를 감소시키는 동시에 반도체 칩 실장이 효과적으로 진행될 수 있는 더미 접착부를 갖는 LOC용 리드 프레임 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
도 1은 종래 기술에 따른 리드 온 칩 패키지의 요부를 절개한 사시도.
도 2는 종래 기술에 따른 리드 온 칩 패키지에 있어서, 리드 온 칩 패키지의 리드 프레임과 반도체 칩의 조립 사시도.
도 3은 본 발명의 일 실시 예에 따른 LOC용 리드 프레임의 평면도.
도 4는 도 3의 LOC용 리드 프레임의 리드에 접착제가 도포된 상태를 나타내는 저면도.
도 5는 도 4의 A-A'선 단면도.
도 6은 도 4의 LOC용 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 절개 사시도.
도 7은 도 6의 B-B'선 단면도.
도 8은 본 발명의 다른 실시 예에 따른 연장된 타이 바를 갖는 LOC용 리드 프레임의 평면도.
도 9는 도 8의 LOC용 리드 프레임의 연장된 타이 바 및 리드들에 접착제가 도포된 상태를 나타내는 저면도.
도 10은 도 9의 C-C'선 단면도.
도 11은 도 9의 LOC용 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 절개 사시도.
도 12는 도 11의 D-D'선 단면도.
※ 도면의 주요 부분에 대한 설명 ※
110,210 : 리드 프레임 112,212 : 내부 리드
114,214 : 더미 접착부 116,216 : 외부 리드
118,218 : 사이드 레일 부분 119,219 : 타이 바
120,210 : 반도체 칩 130,230 : 금선
140 : 접착제 150,250 : 에폭시 성형 수지
160 : 시린지 170,270 : 패키지 몸체
200,300 : 반도체 칩 패키지
상기 목적을 달성하기 위하여, 실장될 반도체 칩의 일면 상에 접착되며, 소정의 간격을 두고 배열되어 있으며, 복수 개의 열을 이루고 있으며, 어느 하나의 열의 끝단과 그에 대응되는 열의 끝단이 서로 대향되게 형성된 내부 리드들; 그 내부 리드들과 일체로 형성된 외부 리드들; 상기 내부 리드 열의 마주보는 양측에 형성된 타이 바들; 및 상기 외부 리드들 및 타이 바들을 지지하며, 그 외부 리드들 및 타이 바의 끝단과 일체로 형성된 사이드 레일 부분을 포함하는 LOC용 리드 프레임에 있어서,
상기 내부 리드들 중에서 최외각 내부 리드들에 각기 이웃하게 형성되어 있으며, 상기 칩의 일면에 대하여 이격되어 접착되는 더미 접착부를 갖는 것을 특징으로 하는 더미 접착부를 갖는 리드 온 칩(lead on chip;LOC)용 리드 프레임을 제공한다.
그리고, 상기 다른 목적을 달성하기 위하여, 일면에 복수 개의 본딩 패드들을 갖는 반도체 칩과; 그 반도체 칩의 일면 상에 접착되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적으로 연결되어 있으며, 소정의 간격을 두고 배열되어 있으며, 복수 개의 열을 이루고 있으며, 어느 하나의 열의 끝단과 그에 대응되는 열의 끝단이 서로 대향되게 형성된 내부 리드들; 상기 내부 리드 열의 마주보는 양측에 형성된 타이 바들; 상기 칩 및 내부 리드들을 포함하는 전기적 연결 부분과 상기 타이 바들이 봉지된 패키지 몸체; 및 상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드들을 포함하는 반도체 칩 패키지에 있어서,
상기 내부 리드들 중에서 최외각 내부 리드들에 각기 이웃하는 더미 접착부가 형성되어 있으며, 상기 내부 리드들 및 더미 접착부들의 내측 말단부의 상면에 액체 상태의 접착제가 열 방향으로 연속적으로 도포되어 경화된 접착층이 형성되어 있으며, 상기 접착층에 반도체 칩이 접착될 때 상기 더미 접착부들이 상기 반도체 칩의 상부면에 대해서 이격되어 접착되는 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임을 이용한 반도체 칩 패키지를 제공한다.
이하 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 일 실시 예에 따른 LOC용 리드 프레임의 평면도이다.
도 3을 참조하면, 본 발명에 의한 LOC용 리드 프레임(110)은 소정의 간격으로 배열되어 있으며, 마주보는 두 개의 열을 이루고 있는 내부 리드들(112)과 그 내부 리드들(112)과 각기 일체로 형성된 외부 리드들(116)을 구비한다.
그리고, 상기 하나의 열에 위치한 내부 리드들(112)의 끝단이 마주보는 다른 열에 위치한 내부 리드들(112)의 끝단과 일정한 간격을 두고 이격되어 있다.
그리고, 그 내부 리드(112) 열의 마주보는 양측에 각기 배치된 타이 바들(119)을 갖는다.
그리고, 상기 외부 리드들(116)의 끝단의 양측에 형성된 사이드 레일 부분(118)과 일체형으로 형성되어 있다.
또한, 상기 타이 바들(119)도 상기 사이드 레일 부분(118)과 일체형으로 형성되어 있다.
상기 사이드 레일 부분(118)은 상기 리드들(112,116) 및 타이 바들(119)을 지지하고, 상기 리드 프레임(110)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
여기서, 상기 내부 리드들(112)은 동일한 간격을 유지하고 있으며, 상기 내부 리드들(112) 중에서 최외각 내부 리드(112)의 말단부는 2개의 가지로 형성되어 있다.
후술하겠지만, 상기 최외각 내부 리드(112)의 2개의 가지 중에서 안쪽의 내부 리드(112a)는 칩의 상부면에 접착되지만, 바깥쪽의 내부 리드(114a, 최외각 더미 리드)는 접착제의 균일한 도포를 유도하는 역할을 하게 된다.
도 4는 도 3의 LOC용 리드 프레임의 리드에 접착제가 도포된 상태를 나타내는 저면도이고, 도 5는 도 4의 A-A'선 단면도이다.
도 4 및 도 5를 참조하면, 소정의 간격으로 배열되어 있는 내부 리드들(112)의 상부에서 액체 상태의 폴리에테르아미드(polyetheramid)와 같은 열경화성을 갖는 접착제(140)가 담긴 시린지(160)를 열방향으로 이동시키면서 접착제(140)를 내부 리드들(112)의 내측 말단부의 상면에 연속적으로 도포시킨다.
좀더 상세히 언급하면, 상기 시린지(160)의 상부와 연결되어 있는 공기 주입관(163)을 통해 공기 압력을 가하면 시린지(160) 내의 액체 상태의 접착제(140)가 노즐(161)을 통하여 가장 바깥쪽에 위치한 최외각 더미 리드(114a)의 내측 말단부의 상면에 도포된다.
그리고, 상기 시린지(160)가 열방향으로 이동하면서 계속 상기 접착제(140)를 도포하여 동일한 열에 배열되어 있는 마지막 최외각 더미 리드(114b)까지 도포된다.
이때, 리드 프레임의 내부 리드들(112) 및 최외각 더미 리드들(114) 사이의 간격과 접착제(140)의 점도는 접착제(140)가 표면장력에 의해 흘러내리지 않을 정도의 간격과 점도를 갖고 있어서 상기 리드들 사이의 공간에 도포된 접착제(140d)가 리드의 윗면에 도포된 접착제(140c)와 분리되어 아래로 떨어지지 않고 그대로 남아 있다.
예컨대, 본 발명의 실시 예에서는 접착제(140)의 점도가 22000cp인 것을 사용하였고, 리드 프레임의 리드들(112,114)의 폭은 16mil(0.4064 mm), 리드(112,114) 간의 간격은 6mil(0.1524 mm)인 것을 사용하였다.
아울러 같은 점도의 액상 접착제(140)를 사용하여 리드 폭과 리드들의 간격을 10∼11mil(0.254∼0.2794mm), 10mil(0.254mm)로 하였을 경우에는 접착제(140)가 리드들 사이로 흘러내렸다.
그러나, 상기 접착제(140)의 점도를 높여 줌으로써 상기 리드들(112,114)의 간격이 넓다고 하더라도 상기 접착제(140)의 점도를 높여 그 접착제(140)의 표면 장력을 크게 할 수 있으므로 리드들(112,114) 사이의 공간(140d)에 상기 접착제(140)가 남아 있을 수 있다.
그리고, 건조 공정을 거쳐 접착제(140) 내의 솔벤트 성분을 제거시키면 리드 상에 도포된 접착제(140)는 경화된다.
즉, 리드간의 공간에 접착제(140d)가 남아있게 하는 것은 리드 폭과 리드간의 간격 및 점도에 따라서 달라질 수 있다.
여기서, 상기한 리드 프레임의 리드들 사이에 접착제가 남아 있도록 간격을 감소시키는 것은 중요하다.
그리고, 리드들 사이의 간격이 감소되지 않는 경우 리드들 사이의 공간에 도포된 접착제가 리드 표면과의 표면 장력에 의해 제거된다.
이때, 각 리드 표면과의 표면 장력이 균일하지 않기 때문에 접착제가 특정 리드에 몰려 경화되면 그 특정 리드의 접착제는 다른 리드들에 도포된 접착제보다 두껍게 되어 리드들에 도포된 접착제는 균일하지 못하게 된다.
이렇게 불균일하게 형성된 접착층은 반도체 칩의 실장 공정에서 특정 리드와 반도체 칩의 불완전 접착을 유발한다.
이러한 불완전한 접착은 리드와 반도체 칩의 본딩 패드를 연결하는 와이어 본딩 공정에서 와이어의 개방불량을 유발한다.
그러므로, 리드 상에 접착층이 균일하게 형성될 수 있는 방법을 설명하면 다음과 같다.
여기서, 전재 조건이라면, 시린지를 통한 접착제의 균일한 도포가 전재되어야 한다.
그리고, 내부 리드 상에 형성된 접착제의 균일한 분포를 위해 반도체 칩의 본딩 패드와 관계없이 내부 리드의 내측 부분의 말단부를 균일하게 동일한 간격, 특히 스탬핑에 의해 제작이 가능한 최소 간격을 갖도록 하여 접착제 도포시 어느 특정 리드상의 접착제가 두껍지 않게 할 수 있고, 내부 리드 사이의 공간에도 접착제가 두꺼워지는 것을 방지할 수 있다.
물론 리드 프레임의 리드 간격을 그대로 유지하고 접착제의 점도를 증가시킴으로써, 리드 사이의 공간에 접착제가 남아 있도록 해 주어도 된다.
더욱 바람직하게는 리드의 내측 말단의 형상을 균일하게 그리고, 그 리드들의 배열을 일정한 간격을 갖도록 해주어 접착증의 두께가 일정하도록 하여준다.
또한, 시린지(160)에 의해 접착제(140)가 도포되는 과정은, 상기 시린지(160)에 연결된 공기 주입관(163)을 통해 공기압이 전달되어 노즐(161)을 통해서 접착제(140)가 도포된다.
그리고, 균일한 접착층을 형성하기 위하여 일정한 공기압이 유지된 상태에서 상기 노즐(161)을 통해 접착제(140)를 일정한 속도로 진행하면서 도포해야 된다.
그러나, 상기 공기 주입관을 통한 공기압의 전달에 있어서, 상기 접착제(140)의 도포가 시작되는 처음 리드(114a)와 공기 주입관(163)에서 공기압의 전달이 정지되는 마지막 리드(114b)에는 접착제(140a,140b)의 도포가 적을 수도 있고, 많을 수도 있다.
따라서, 상기 최외각의 더미 리드들(114)은 반도체 칩의 상부면에 대하여 이격되어 접착되는 더미 접착부(114)로서 사용될 것이다.
본 발명의 실시 예에서는 더미 접착부(114)로서 최외각의 리드들(112) 각각의 말단부분에 더미 리드(114)가 일체형으로 형성되어 있으며, 그 최외각 더미 리드(114)는 다른 리드들(112)과 동일한 간격으로 형성되어 있다.
도 6은 도 4의 LOC용 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 절개 사시도이고, 도 7은 도 6의 B-B'선 단면도이다.
도 6 및 도 7을 참조하면, 본 발명에 의한 최외각 더미 리드(114)를 갖는 LOC용 리드 프레임을 이용하여 제조된 반도체 칩 패키지(200)는 반도체 칩(120)의 상부면에 도 4에서 도시된 리드 프레임의 내부 리드들(112)이 그 내부 리드들(112) 하부면에 형성된 접착층(140)에 의해 부착되어 있다.
따라서, 상기 내부 리드(112)와 반도체 칩(120)의 사이에 두 개의 접착 계면이 형성되어 있다.
그리고, 중앙부에 일렬로 배열되도록 형성된 본딩 패드(124)를 갖고 있는 반도체 칩(120)은 그 본딩 패드(124)들이 마주보는 내부 리드들(112)의 사이에 위치하도록 하여 실장되어 있다.
그리고, 반도체 칩(120)의 각각의 본딩 패드(124)들은 그들에 대응되는 내부 리드(112)의 내측 말단부와 금선(130)으로 와이어 본딩되어 있다.
패키지 몸체(170)는 상기 반도체 칩(120), 내부 리드들(112) 및 금선(130)을 포함하는 전기적 연결 부분과 상기 리드 프레임의 좌우 양측에 형성된 타이 바들(119)을 외부의 환경으로부터 보호하기 위해 에폭시 성형 수지(150)에 의해 성형된 부분이다.
상기 패키지 몸체(170) 외부로 노출된 외부 리드들(116)은 실장에 적당한 형태로 절곡되어 있다.
본 도면의 LOC형 패키지(200)는 표면 실장형 패키지를 나타내고 있다.
이렇게 접착층(140)이 형성된 리드 프레임은 종래의 양면 접착 폴리이미드 테이프를 사용하여 제조된 반도체 칩 패키지보다 반도체 칩(120)과 내부 리드(112) 사이의 접착 계면의 수가 감소된다.
그리고, 접착제(140)의 도포가 시작되고 종료되는 상기 최외각 더미 리드들(114)이 상기 반도체 칩(120)의 상부면에 대하여 이격되어 접착되어 있다.
여기서, 상기 최외각 더미 리드들(114)이 상기 반도체 칩(120)의 상부면 상에 접착되지 않고 이격되어 접착된 이유에 대해서는 전술(前述)되어 있다.
도 8은 본 발명의 다른 실시 예에 따른 연장된 타이 바를 갖는 LOC용 리드 프레임의 평면도이다.
도 8을 참조하면, 본 발명의 또 다른 실시 예에 의한 연장된 타이 바(219)를 갖는 LOC용 리드 프레임(210)은 일정한 간격으로 배열되어 있으며, 마주보는 두 개의 열을 이루고 있는 내부 리드들(212)과, 그 내부 리드들(212)과 각기 일체로 형성된 외부 리드들(216)을 갖는다.
상기 내부 리드들(212) 중에서 최외각에 위치한 내부 리드들(212a)과 각기 근접해 있으며, 상기 내부 리드들(212)이 배열된 간격과 동일한 간격을 유지하는 연장된 타이 타들(219)을 갖는다.
그리고, 상기 외부 리드들(216)의 끝단의 양측에 형성된 사이드 레일 부분(218)과 일체로 형성되어 있다.
또한, 상기 타이 바들(219)도 상기 사이드 레일 부분(218)과 일체형으로 형성되어 있다.
상기 사이드 레일 부분(218)은 상기 리드들(212,216) 및 타이 바들(219)을 지지하고, 상기 리드 프레임(210)이 이송되는 경우에 있어서, 이송 레일과 접촉되는 부분이다.
여기서, 상기 내부 리드들(212) 사이는 동일한 간격을 유지하고 있다.
본 발명의 실시 예에서는 연장된 타이 바의 끝단(214a)이 양쪽으로 돌출되어 상기 내부 리드들(212)과 동일한 간격을 유지하고 있지만, 상기 타이 바의 양 끝단(214a)이 돌출되지 않고 상기 내부 리드들(212)과 동일한 간격이 유지되게 형성하여도 무방하다.
여기서, 상기 타이 바의 양측의 돌출부(214a)는 상기 최외각 내부 리드들(212a)에 이웃해 있다.
도 9는 도 8의 LOC용 리드 프레임의 연장된 타이 바 및 리드들에 접착제가 도포된 상태를 나타내는 저면도이고, 도 10은 도 9의 C-C'선 단면도이다.
도 9 및 도 10을 참조하면, 도 4에서는 리드 프레임의 최외각에 형성된 더미 리드에서부터 접착제가 도포되었지만, 상기한 실시 예에서는 타이 바의 양측의 돌출부(214a)에서부터 접착제(140)가 도포되기 시작하여 그 타이 바(214a)와 마주보는 타이 바의 돌출부(214b)에서 접착제(140)의 도포가 종료된다.
즉, 본 발명에 의한 더미 접착부(214)는 상기 실시 예에서는 상기 타이 바의 양끝단의 돌출부(214)가 된다.
도 4에서의 최외각 더미 리드의 역할을 상기 타이 바의 양끝단의 돌출부(214)가 대신하게 된다.
도 11은 도 9의 LOC용 리드 프레임을 이용한 반도체 칩 패키지를 나타내는 절개 사시도이고, 도 12는 도 11의 D-D'선 단면도이다.
도 11 및 도 12를 참조하면, 연장된 타이 바 양끝단에 돌출부(214)가 형성된 LOC용 리드 프레임을 이용한 반도체 칩 패키지(300)는 반도체 칩(220)의 상부면에 도 9에서 도시된 리드 프레임의 내부 리드들(212)이 그 내부 리드들(212) 하부면에 형성된 접착층(140)에 의해 부착되어 있다.
따라서, 상기 내부 리드(212)와 반도체 칩(220)의 사이에 두 개의 접착 계면이 형성되어 있다.
그리고, 중앙부에 일렬로 배열되도록 형성된 본딩 패드들(224)을 갖고 있는 반도체 칩(220)은 그 본딩 패드들(224)이 마주보는 내부 리드들(212)의 사이에 위치하도록 하여 실장되어 있다.
그리고, 반도체 칩(220)의 각각의 본딩 패드들(224)은 그에 대응되는 내부 리드(212)의 내측 말단부와 금선(230)으로 와이어 본딩되어 있다.
그리고, 패키지 몸체(270)는 상기 반도체 칩(220), 내부 리드들(212) 및 금선(230)을 포함하는 전기적 연결 부분과 연장된 타이 바들(219)을 외부의 환경으로부터 보호하기 위해 에폭시 성형 수지(250)에 의해 성형된 부분이다.
상기 패키지 몸체(270) 외부로 노출된 외부 리드들(216)은 실장에 적합한 형태로 절곡되어 있다.
본 도면의 LOC형 패키지(300)는 표면 실장형 패키지를 나타내고 있다.
이렇게 경화된 접착층(140)이 형성된 리드 프레임은 종래의 양면 접착 폴리이미드 테이프를 이용해서 제조된 반도체 칩 패키지의 반도체 칩과 내부 리드간의 접착 계면의 수보다는 감소한다.
그리고, 상기 접착제(140)의 도포가 시작되고 종료되는 상기 타이 바의 양끝단의 돌출부(214)는 상기 반도체 칩(220)의 상부면에 접착되지 않는다.
따라서, 본 발명의 의한 구조를 따르면, 유체 상태의 접착 수단을 이용하여 접착 계면의 수를 감소시키는 동시에 접착제의 도포가 시작되고 종료되는 상기 더미 접착부가 상기 반도체 칩의 상부면에서 이격되어 접착됨으로써, 반도체 칩 실장의 신뢰성을 향상시킬 수 있는 이점(利點)이 있다.

Claims (12)

  1. 실장될 반도체 칩의 일면 상에 접착되며, 소정의 간격을 두고 배열되어 있으며, 복수 개의 열을 이루고 있으며, 어느 하나의 열의 끝단과 그에 대응되는 열의 끝단이 서로 대향되게 형성된 내부 리드들;
    그 내부 리드들과 각기 일체로 형성된 외부 리드들;
    상기 내부 리드 열의 마주보는 양측에 형성된 타이 바들; 및
    상기 외부 리드들 및 타이 바들을 지지하며, 그 외부 리드들 및 타이 바의 끝단과 일체로 형성된 사이드 레일 부분을 포함하는 리드 온 칩용 리드 프레임에 있어서,
    상기 내부 리드들 중에서 최외각 내부 리드들에 각기 이웃하게 형성되어 있으며, 상기 칩의 일면에 대하여 이격되어 접착되는 더미 접착부를 갖는 것을 특징으로 하는 더미 접착부를 갖는 리드 온 칩(lead on chip;LOC)용 리드 프레임.
  2. 제 1항에 있어서, 상기 내부 리드들 사이의 간격이 동일한 간격인 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임.
  3. 제 1항 또는 제 2항에 있어서, 상기 내부 리드들과 상기 더미 접착부의 간격이 동일한 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임.
  4. 제 1항에 있어서, 상기 더미 접착부가 상기 내부 리드들 중에서 최외각 내부 리드들과 일체형으로 형성된 더미 리드인 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임.
  5. 제 1항에 있어서, 상기 더미 접착부가 상기 타이 바의 끝단이 상기 최외각 내부 리드들에 이웃하게 연장되어 형성된 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임.
  6. 제 5항에 있어서, 상기 더미 접착부인 타이 바의 끝단이 상기 최외각 내부 리드들의 끝단과 각기 대응되게 돌출된 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임.
  7. 일면에 복수 개의 본딩 패드들을 갖는 반도체 칩;
    그 반도체 칩의 일면 상에 접착되어 있으며, 그 본딩 패드들에 각기 대응되어 전기적으로 연결되어 있으며, 소정의 간격을 두고 배열되어 있으며, 복수 개의 열을 이루고 있으며, 어느 하나의 열의 끝단과 그에 대응되는 열의 끝단이 서로 대향되게 형성된 내부 리드들;
    상기 내부 리드 열의 마주보는 양측에 형성된 타이 바들;
    상기 칩 및 내부 리드들을 포함하는 전기적 연결 부분과 상기 타이 바들이 봉지된 패키지 몸체; 및
    상기 내부 리드들과 각기 일체로 형성되어 있으며, 상기 패키지 몸체의 외부로 돌출된 외부 리드들을 포함하는 반도체 칩 패키지에 있어서,
    상기 내부 리드들 중에서 최외각 내부 리드들에 각기 이웃하는 더미 접착부가 형성되어 있으며, 상기 내부 리드들 및 더미 접착부들의 내측 말단부의 상면에 접착제가 열 방향으로 연속적으로 도포되어 경화된 접착층이 형성되어 있으며, 상기 접착층에 반도체 칩이 접착될 때 상기 더미 접착부들이 상기 반도체 칩의 상부면에 대해서 이격되어 접착되는 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임을 이용한 반도체 칩 패키지.
  8. 제 7항에 있어서, 상기 내부 리드들 사이의 간격이 동일한 간격인 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임을 이용한 반도체 칩 패키지.
  9. 제 7항 또는 제 8항에 있어서, 상기 내부 리드들과 상기 더미 접착부의 간격이 동일한 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임을 이용한 반도체 칩 패키지.
  10. 제 7항에 있어서, 상기 더미 접착부가 상기 내부 리드들 중에서 최외각 내부 리드들과 일체로 형성된 더미 리드인 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임을 이용한 반도체 칩 패키지.
  11. 제 7항에 있어서, 상기 더미 접착부가 상기 타이 바의 끝단이 상기 최외각 내부 리드들에 이웃하게 연장되어 형성된 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임을 이용한 반도체 칩 패키지.
  12. 제 11항에 있어서, 상기 더미 접착부인 타이 바의 끝단이 상기 최외각 내부 리드들의 끝단과 각기 대응되게 돌출된 것을 특징으로 하는 더미 접착부를 갖는 LOC용 리드 프레임을 이용한 반도체 칩 패키지.
KR1019960046777A 1996-10-18 1996-10-18 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지 Expired - Fee Related KR100193904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960046777A KR100193904B1 (ko) 1996-10-18 1996-10-18 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960046777A KR100193904B1 (ko) 1996-10-18 1996-10-18 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR19980027862A KR19980027862A (ko) 1998-07-15
KR100193904B1 true KR100193904B1 (ko) 1999-06-15

Family

ID=66289505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046777A Expired - Fee Related KR100193904B1 (ko) 1996-10-18 1996-10-18 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR100193904B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP2001339029A (ja) * 2000-05-26 2001-12-07 Shinko Electric Ind Co Ltd 多層リードフレーム及びこれを用いた半導体装置

Also Published As

Publication number Publication date
KR19980027862A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR100216991B1 (ko) 접착층이 형성된 리드 프레임
JP3779789B2 (ja) 半導体装置およびその製造方法
US6841863B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
US6690089B2 (en) Semiconductor device having multi-chip package
KR0169274B1 (ko) 반도체장치 및 그 제조방법
KR100653501B1 (ko) 케이스를 구비한 칩형 발광장치 및 그 제조방법
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
US8980692B2 (en) Semiconductor device manufacturing method
KR100600690B1 (ko) 반도체장치및그제조방법
KR0174983B1 (ko) 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임
KR100193904B1 (ko) 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지
JPH04357858A (ja) 半導体装置
KR100220709B1 (ko) 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
US6211563B1 (en) Semiconductor package with an improved leadframe
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
KR0142842B1 (ko) 초박형 패키지용 테이프 케리어
KR100203935B1 (ko) 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
KR100219472B1 (ko) 반도체 패키지 제조방법
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR940010535B1 (ko) 반도체 패키지 및 그 제조방법
KR100325180B1 (ko) 엘오씨(loc)형 반도체 패키지와 그 제조방법
KR200179421Y1 (ko) 적층형 반도체 패캐이지
KR19980027094A (ko) 연장된 타이 바를 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961018

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961018

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020107

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030107

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040107

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050110

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060105

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070125

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080201

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100109