[go: up one dir, main page]

KR100192978B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100192978B1
KR100192978B1 KR1019960031321A KR19960031321A KR100192978B1 KR 100192978 B1 KR100192978 B1 KR 100192978B1 KR 1019960031321 A KR1019960031321 A KR 1019960031321A KR 19960031321 A KR19960031321 A KR 19960031321A KR 100192978 B1 KR100192978 B1 KR 100192978B1
Authority
KR
South Korea
Prior art keywords
metal film
conductivity type
film
region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019960031321A
Other languages
English (en)
Other versions
KR980011926A (ko
Inventor
박재홍
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960031321A priority Critical patent/KR100192978B1/ko
Publication of KR980011926A publication Critical patent/KR980011926A/ko
Application granted granted Critical
Publication of KR100192978B1 publication Critical patent/KR100192978B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Bipolar Transistors (AREA)

Abstract

소정 영역에 반도체 격자 결함이 형성되고 이러한 격자 결함이 소수 캐리어 트랩 준위를 형성하여 소수 캐리어의 수명을 제어함으로써 소프트 리커버리 특성을 갖는 반도체 장치 및 그 제조 방법이 개시되어 있다.
본 발명은 반도체 기판 상에 애노드 영역을 형성하는 단계; 상기 고농도 제 2 도전형 애노드 영역의 상부에 제 1 금속막을 침적하는 단계; 상기 제 1 금속막을 선택적으로 식각하여 애노드 전극을 형성하는 단계; 상기 결과물의 전면 상에 보호막을 형성하는 단계; 상기 보호막 위에 소정의 두께로 제 2 금속막을 침적하는 단계; 상기 제 2 금속막을 선택적으로 식각하여 상기 애노드 전극 상에 형성된 상기 보호막을 노출시키는 단계; 및 상기 제 2 금속막을 마스크로 사용하여 고 에너지의 전자선을 조사하여 상기 애노드 영역으로부터 하방의 반도체 기판까지 격자 결함 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
따라서, 본 발명은 반도체 장치의 소프트 리커버리 특성을 유도함으로써 전압의 급격한 변화를 감소시켜 소자의 잡음 및 파괴를 방지하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

반도체 장치 및 그 제조 방법
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 반도체 장치의 특성 개선을 위해 반도체 장치가 형성된 웨이퍼 상에 소정의 조사 영역을 설정하여 선택적으로 전자선을 조사하여 소정 영역에 소수 캐리어 트랩을 형성한 반도체 장치 및 그 제조 방법에 관한 것이다.
스위칭 소자로 사용되는 반도체 장치는 그 동작을 오프(off)시킨 후에도 소수 캐리어가 소멸될 때까지 일정시간 동안 역전류가 흘러 잡음을 발생시키며 전력 소비를 증가시키게 되는데, 이러한 문제점을 해결하기 위하여 반도체 기판에 소수 캐리어 트랩을 형성하여 소수 캐리어의 수명을 감소시키는 방법이 사용된다.
소수 캐리어 트랩을 형성하는 방법으로는 금(Au), 백금(Pt) 등의 중금속을 반도체 기판에 주입하여 트랩 준위를 형성하는 방법과 반도체 기판에 고 에너지의 이온 빔이나 전자선을 조사하여 반도체 기판의 결정 구조에 결함을 발생시켜 트랩 사이트를 형성하는 방법이 있다.
종래의 전자선 조사 공정은 소정의 기능을 수행하는 소자가 형성된 웨이퍼의 전 영역에 고 에너지의 전자선을 조사하여 웨이퍼의 전 영역에 소수 캐리어 트랩 준위를 형성하게 되는데, 이러한 방법으로 제조된 반도체 장치는 불필요한 영역에도 트랩 준위가 형성되어 그 특성이 저하되는 문제가 있다.
도 1 을 참조하면, n+형의 반도체 기판(10)에 n-층(12)을 형성하고 필드산화막(14)을 성장시킨 후 사진 및 식각공정을 수행하여 p+ 영역이 형성될 영역을 개방한 다음, p형 불순물 확산 공정을 수행하여 p+ 층(16)을 형성하고 알루미늄막(18)을 증착한 후 사진 및 식각공정을 수행하여 다이오드로 구성된 반도체 장치를 형성한다.
이후 소수 캐리어의 수명을 제어하기 위한 전자선 조사공정이 수행되는데, 종래의 전자선 조사 방법에 의하면 반도체 기판의 전면에 고 에너지의 전자선을 조사하기 때문에, 도 1 에 도시된 바와 같이, 반도체 기판의 전 영역에 트랩 사이트 영역(20)이 형성된다.
상기와 같이 제조된 반도체 장치는 스위칭 속도가 크게 증가하게 되나 소수 캐리어의 급격한 소멸로 인하여 스냅 리커버리 특성이 유발되고 역전류가 증가하여 시간당 전류변화량에 의해 발생하는 잡음(noise)은 기생 인덕턴스와 다이오드에서 발생하는 전류의 급격한 변화에 의하여 전압의 급겨한 변화를 유발하여 다른 소자들의 동작 영역에도 영향을 미쳐 전체 시스템에 심한 잡음은 물론 소자를 파괴시키는 문제점이 있었다.
본 발명의 목적은 스위칭 오프시의 리커버리 특성을 개선하여 급격한 역전류가 흐르는 것을 방지할 수 있는 구조를 갖는 반도체 장치를 제공하는 데 있다.
본 발명의 다른 목적은 소자의 리커버리 특성을 개선하기 위하여 반도체 장치의 소정 영역에 격자 결함을 유발시키는 반도체 장치의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치는 고농도 제 1 도전형의 반도체 기판; 상기 반도체 기판 상에 형성된 저농도 제 1 도전형 반도체층; 상기 저농도 제 1 도전형 반도체층의 소정 영역에 고농도의 제 2 도전형 불순물을 첨가시켜 형성된 고농도 제 2 도전형 애노드 영역; 및 상기 애노드 영역의 표면으로부터 하방의 상기 반도체 기판까지 상기 애노드 영역을 통한 전자선 조사에 의해 형성된 격자 결함 영역을 구비한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치 제조 방법은 고농도 제 1 도전형의 반도체 기판 상에 저농도 제 1 도전형 반도체층을 형성하는 단계; 상기 저농도 제 1 도전형 반도체층의 상부에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 저농도 제 1 도전형 반도체층의 소정 영역을 노출시키는 단계; 상기 저농도 제 1 도전형 반도체층의 상기 노출된 소정 영역에 고농도의 제 2 도전형 불순물을 첨가하여 고농도 제 2 도전형 애노드 영역을 형성하는 단계; 상기 절연막과 상기 고농도 제 2 도전형 애노드 영역의 상부에 제 1 금속막을 침적하는 단계; 상기 제 1 금속막을 선택적으로 식각하여 애노드 전극을 형성하는 단계; 상기 결과물의 전면 상에 보호막을 형성하는 단계; 상기 보호막 위에 소정의 두께로 제 2 금속막을 침적하는 단계; 상기 제 2 금속막을 선택적으로 식각하여 상기 애노드 전극 상에 형성된 상기 보호막을 노출시키는 단계; 및 상기 제 2 금속막을 마스크로 사용하여 고 에너지의 전자선을 조사하여 상기 애노드 영역으로부터 하방의 반도체 기판까지 격자 결함 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 본 발명의 반도체 장치 제조 방법에 있어서, 상기 제 1 금속막을 증착한 후 전극 패턴을 형성하는 식각 단계 없이 상기 제 1 금속막 위에 상기 보호막과 상기 제 2 금속막을 연속 형성하고 상기 제 2 금속막 식각 공정을 진행하여 상기 고농도 제 2 도전형 층의 상부 영역의 상기 보호막을 노출시킨 후 고 에너지 전자선 조사 공정을 실시하고 상기 제 2 금속막과 상기 보호막을 제거한 후 통상의 사진 및 식각 공정으로 상기 제 1 금속막을 식각하여 애노드 전극을 형성할 수도 있다.
상기 고 에너지 전자선 조사 공정시 상기 제 1 금속막과 제 2 금속막이 전자선 조사가 불필요한 영역에 대한 마스크 역할을 한다.
상기 본 발명의 반도체 장치 제조 방법에 있어서 전자선에 대한 마스크 역할을 하는 상기 제 2 금속막은 소정 두께의 구리(Cu)막을 도포하고 식각하여 마스크 패턴을 형성한 후 전기 도금 방식으로 상기 구리막 위에 추가적으로 두꺼운 구리막을 형성하여 이루어지는 것이 바람직하다.
도 1 은 반도체 장치의 전면에 전자선을 조사하는 종래의 반도체 제조 방법으로 제조된 반도체 장치를 나타내는 단면도.
도 2 내지 도 6 은 반도체 장치의 소정 영역에 선택적으로 전자선을 조사하는 본 발명의 반도체 제조 방법의 제 1 실시예를 설명하기 위한 단면도.
도 7 내지 도 8 은 본 발명의 제 2 실시예를 설명하기 위한 단면도.
도 9 는 종래의 반도체 제조 방법과 본 발명의 반도체 제조 방법에 따라 각각 제조된 다이오드의 리커버리 특성을 비교한 그래프.
* 도면의 주요 부분에 대한 부호의 설명
10,30 : N+ 기판 12,32 : N-층
14,34:필드산화막 16,36 : P+층
18,38 : 알루미늄막 20 : 격자 결함 영역
40 : 실리콘질화막 42,44 : 구리막
이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 상세히 설명한다.
도 2 를 참조하면, N+ 형의 단결정 실리콘 기판(30)의 상부에 N- 형의 단결정 실리콘에피층(epitaxial layer)을 성장시켜 N- 층(32)을 형성한 후 상기 N- 층(32)을 열산화시켜 상기 N- 층의 상부에 약 15,000 Å 두께의 필드 산화막(34)을 형성하고 통상의 사진 및 식각 공정을 실시하여, 도 2 에 도시된 바와 같이, P+ 층이 형성될 영역을 개방하고 P형의 불순물 이온을 주입하여 N- 층의 상부 영역에 P+ 층(36)을 형성하여 PN 접합을 형성한다.
상기 PN 접합이 형성된 상기 실리콘 기판(30) 상에 약 40,000 Å 정도의 두께로 알루미늄막(38)을 증착시키고 통상의 사진 및 식각 공정을 실시하여, 도 3 에 도시된 바와 같이, 애노드 전극을 형성한 후 실리콘 질화막(40)을 도포하여 보호막을 형성한다.
상기 실리콘 질화막(40) 위에 저온 스퍼터링 방식으로 구리(Cu)막(42)을 증착하고 통상의 사진 및 식각 공정을 실시하여, 도 4 에 도시된 바와 같이, 상기 애노드 전극의 상부 영역을 개방하여 상기 실리콘 질화막(40)을 노출시킨다.
전기 도금 방식으로 상기 구리막 표면에 두꺼운 구리막(44)을 형성하여, 도 5 에 도시된 바와 같이,충분한 두께의 구리막(44)으로 이루어진 전자선 마스크를 형성하고 고 에너지의 전자선을 상기 반도체 기판 표면에 조사하여, 도 6 에 도시된 바와 같이, 상기 애노드 전극의 하부 영역에만 실리콘 격자결함 영역(A)을 형성하고 상기 전자선 마스크로 사용된 구리막(44)과 상기 실리콘 질화막(40)을 제거하여 반도체 장치를 완성한다.
본 발명의 반도체 장치 제조 방법의 제 2 실시예를 나타내는 도 7 내지 도 8 을 참조하면, 상기 제 1 실시예에서 설명된 바와 같이, 애노드 전극으로 사용될 알루미늄막(38)을 도포한 후 그 위에 실리콘 질화막(40)을 도포하여 상기 알루미늄막(38)을 보호하고 구리막(42)을 도포한 후 통상의 사진 및 식각 공정으로 상기 구리막을 식각하여 도 7 에 도시된 바와 같은 구조를 형성하고 고 에너지의 전자선을 조사하여 반도체 기판의 소정 영역에 격자 결함 영역(A)을 형성하게 되는데, 상기 알루미늄막(38)은, 제 1 실시예와 달리, 반도체 기판 상의 전 영역에 존재하기 때문에 전자선 조사를 필요로 하지 않는 영역을 고 에너지의 전자선으로부터 더욱 효과적으로 마스킹하게 된다.
이후, 상기 구리막(42)과 상기 실리콘 질화막(40)을 제거한 후 통상의 사진 및 식각 공정으로 애노드 전극을 형성하여 도 8 과 같은 반도체 장치를 완성한다.
상기와 같은 반도체 장치의 제조 방법에 의하면 전자선 마스크로 사용되는 구리막의 두께를 조절하여 전자선을 투과량을 제어함으로써 반도체 기판에 형성되는 소수 캐리어의 트랩 준위의 농도를 제어할 수 있으며 이에 따라 반도체 장치의 동작시 소수 캐리어의 수명을 정량적으로 제어하는 것이 가능하게 된다.
또한, 필드 산화막 영역(34)을 전자선으로부터 보호하여 결정 구조의 손상에 의한 내압 변동을 방지하게 된다.
상기와 같이 소수 캐리어 트랩 준위가 소정 영역에만 형성된 반도체 장치의 스위칭 특성은, 도 9 에서 B 로 표시되는 스냅 리커버리 특성과 달리, A 로 표시되는 소프트 리커버리 특성을 나타내며, 시간에 따른 전류량의 변화율을 감소시켜 소자 간의 기생 인덕턴스와의 작용을 통해 시간에 따른 전압의 변화율을 감소시킨다.
따라서, 본 발명은 반도체 장치의 소프트 리커버리 특성을 유도함으로써 전압의 급격한 변화를 감소시켜 소자의 잡음 및 파괴를 방지하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 고농도 제 1 도전형의 반도체 기판; 상기 반도체 기판 상에 형성된 저농도 제 1 도전형 반도체층; 상기 저농도 제 1 도전형 반도체층의 소정 영역에 고농도의 제 2 도전형 불순물을 첨가시켜 형성된 고농도 제 2 도전형 애노드 영역; 및 상기 애노드 영역의 표면으로부터 하방의 상기 반도체 기판까지 상기 애노드 영역을 통한 전자선 조사에 의해 형성된 격자 결함 영역을 구비한 것을 특징으로 하는 전력 스위칭 소자.
  2. 고농도 제 1 도전형의 반도체 기판 상에 저농도 제 1 도전형 반도체층을 형성하는 단계; 상기 저농도 제 1 도전형 반도체층의 상부에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 저농도 제 1 도전형 반도체층의 소정 영역을 노출시키는 단계; 상기 저농도 제 1 도전형 반도체층의 상기 노출된 소정 영역에 고농도의 제 2 도전형 불순물을 첨가하여 고농도 제 2 도전형 애노드 영역을 형성하는 단계; 상기 절연막과 상기 고농도 제 2 도전형 애노드 영역의 상부에 제 1 금속막을 침적하는 단계; 상기 제 1 금속막을 선택적으로 식각하여 애노드 전극을 형성하는 단계; 상기 결과물의 전면 상에 보호막을 형성하는 단계; 상기 보호막 위에 소정의 두께로 제 2 금속막을 침적하는 단계; 상기 제 2 금속막을 선택적으로 식각하여 상기 애노드 전극 상에 형성된 상기 보호막을 노출시키는 단계; 및 상기 제 2 금속막을 마스크로 사용하여 고 에너지의 전자선을 조사하여 상기 애노드 영역으로부터 하방의 반도체 기판까지 격자 결함 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제 2 항에 있어서, 상기 보호막은 실리콘질화막인 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 제 2 항에 있어서, 상기 제 2 금속막은 구리 또는 구리 합금인 것을 특징으로 하는 반도체 장치 제조 방법.
  5. 제 2 항에 있어서, 상기 보호막을 노출시키는 단계 후 상기 제 2 금속막 위에 소정 두께의 제 3 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제 5 항에 있어서, 상기 제 3 금속막은 전기 도금 방법으로 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제 5 항에 있어서, 상기 제 3 금속막은 구리 또는 구리 합금인 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 고농도 제 1 도전형의 반도체 기판 상에 저농도 제 1 도전형 반도체층을 형성하는 단계; 상기 저농도 제 1 도전형 반도체층의 상부에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 저농도 제 1 도전형 반도체층의 소정 영역을 노출시키는 단계; 상기 저농도 제 1 도전형 반도체층의 상기 노출된 소정 영역에 고농도의 제 2 도전형 불순물을 첨가하여 고농도 제 2 도전형 애노드 영역을 형성하는 단계; 상기 절연막과 상기 고농도 제 2 도전형 애노드 영역의 상부에 제 1 금속막을 침적하는 단계; 상기 결과물의 전면 상에 보호막을 형성하는 단계; 상기 보호막 위에 소정의 두께로 제 2 금속막을 침적하는 단계; 상기 제 2 금속막을 선택적으로 식각하여 상기 제 1 금속막 상에 형성된 상기 보호막을 노출시키는 단계; 상기 제 2 금속막을 마스크로 사용하여 고 에너지의 전자선을 조사하여 상기 애노드 영역으로부터 하방의 반도체 기판까지 격자 결함 영역을 형성하는 단계; 상기 제 2 금속막과 상기 보호막을 제거하는 단계; 및 상기 제 1 금속막을 선택적으로 식각하여 애노드 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019960031321A 1996-07-29 1996-07-29 반도체 장치 및 그 제조방법 Expired - Lifetime KR100192978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960031321A KR100192978B1 (ko) 1996-07-29 1996-07-29 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960031321A KR100192978B1 (ko) 1996-07-29 1996-07-29 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR980011926A KR980011926A (ko) 1998-04-30
KR100192978B1 true KR100192978B1 (ko) 1999-06-15

Family

ID=19468012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031321A Expired - Lifetime KR100192978B1 (ko) 1996-07-29 1996-07-29 반도체 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100192978B1 (ko)

Also Published As

Publication number Publication date
KR980011926A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US5225707A (en) Insulated via hole structure for semiconductor devices
EP0022388B1 (fr) Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical
US8637872B2 (en) Semiconductor device and method of manufacturing semiconductor device
US6281548B1 (en) Power semiconductor device using semi-insulating polycrystalline silicon
JPH05251709A (ja) ソース・ベース間短絡部を有する電力用ｍｏｓ−ｆｅｔおよびその製造方法
US6583485B2 (en) Schottky diode
CA1269764A (en) Method of fabricating a junction field effect transistor
JPH08330576A (ja) Ｎ−型ｈｉｇｆｅｔおよび方法
US4202003A (en) MESFET Semiconductor device and method of making
CN100431172C (zh) 碳化硅肖特基势垒二极管及其制作方法
US4474623A (en) Method of passivating a semiconductor body
US4119446A (en) Method for forming a guarded Schottky barrier diode by ion-implantation
KR100192978B1 (ko) 반도체 장치 및 그 제조방법
JP5367332B2 (ja) 半導体装置の製造方法および半導体装置
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
US6229181B1 (en) Semiconductor device and method of forming a semiconductor structure to provide electrostatic discharge protection
JP2005135972A (ja) 半導体装置の製造方法
US5401682A (en) Method of fabricating high voltage junction termination extension structure for a semiconductor integrated circuit device
US4201997A (en) MESFET semiconductor device and method of making
JPS6020568A (ja) 半導体装置
EP0091342B1 (fr) Procédé de réalisation d'un transistor à effet de champ du type planar à grille supplémentaire enterrée
KR930007760B1 (ko) 쇼트키 다이오드의 제조방법
JPS5842631B2 (ja) 接合ゲ−ト型電界効果トランジスタの製造方法
JPH05136084A (ja) 半導体装置の表面にメタライゼーシヨンを形成する方法
EP0252173A1 (en) Vertical field effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960729

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960729

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990202

End annual number: 3

Start annual number: 1

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990414

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020117

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030116

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040114

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050112

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060105

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070123

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080131

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090130

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100126

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110128

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120130

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20130125

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20131217

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20141222

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20160118

Start annual number: 18

End annual number: 18

EXPY Expiration of term
PC1801 Expiration of term