KR100192520B1 - Video signal encoding method and apparatus - Google Patents
Video signal encoding method and apparatus Download PDFInfo
- Publication number
- KR100192520B1 KR100192520B1 KR1019950069292A KR19950069292A KR100192520B1 KR 100192520 B1 KR100192520 B1 KR 100192520B1 KR 1019950069292 A KR1019950069292 A KR 1019950069292A KR 19950069292 A KR19950069292 A KR 19950069292A KR 100192520 B1 KR100192520 B1 KR 100192520B1
- Authority
- KR
- South Korea
- Prior art keywords
- fader
- signal
- luminance signal
- level
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000001914 filtration Methods 0.000 claims abstract description 12
- 230000010354 integration Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000010008 shearing Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 1
- 238000005245 sintering Methods 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
본 발명은 비디오 카메라의 엔코딩방법과 장치에 관한 것으로, 이전 필드(field)의 휘도신호의 1필드당의 적분값에 상응하도록 훼이더 레벨과 훼이더 이득을 가변시키고, 이 가변된 훼이더 레벨과 훼이더 이득을 필터링, 전단강조, 간마처리등의 신호처리를 받은 휘도신호에 작용시켜서 훼이더(명함)을 조절함으로써, 너무 밝거나 어두워서 전체적인 휘도신호가 크거나 작게 되는 경우에도 휘도신호의 손실을 방지하고 충실히 엔코딩할 수 있는 엔코딩방법 및 장치이다.The present invention relates to a method and apparatus for encoding a video camera, wherein the fader level and fader gain are varied to correspond to the integral value per field of the luminance signal of the previous field, and the variable fader level and fader are changed. By adjusting the fader by applying the gain to the signal processed by the signal processing such as filtering, shear emphasis, and grinning, the loss of the luminance signal is prevented even when the overall luminance signal is too bright or dark. And an encoding method and apparatus capable of encoding faithfully.
Description
제1도는 종래의 비디오 신호 엔코딩장치의 개략도.1 is a schematic diagram of a conventional video signal encoding apparatus.
제2도는 종래의 비디오 신호 엔코딩장치의 신호처리시의 각 신호상태를 나타낸 도면.2 is a diagram showing respective signal states in signal processing of a conventional video signal encoding apparatus.
제3도는 본 발명의 비디오 신호 엔코딩장치의 블럭도.3 is a block diagram of a video signal encoding apparatus of the present invention.
제4도는 제3도의 훼이더 조절부의 상세도.4 is a detailed view of the fader control of FIG.
제5도는 가변 훼이더 레벨 및 이득의 생성과정을 설명한 플로우챠트.5 is a flowchart illustrating a process of generating variable fader levels and gains.
제6도는 제3도의 가변 훼이더 레벨 및 훼이더 이득생성부의 상세도이다.6 is a detailed view of the variable fader level and fader gain generator of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 색신호처리부 22 : 색신호엔코딩부21: color signal processing unit 22: color signal encoding unit
23 : 휘도처리부 24 : 휘도신호적분회로23 luminance processor 24 luminance signal integrating circuit
25 : 훼이더레벨 및 훼이더이득생성부25: Fader level and fader gain generation unit
26 : 훼이더조절부 27 : 브랭킹레벨처리부26: fader control unit 27: blanking level processing unit
본 발명은 비디오 카메라의 엔코딩에 관한 것으로, 구체적으로는 이전 필드(field)의 휘도신호 적분값에 상응하게 훼이더 아웃 레벨과 훼이더 이득을 가변시켜서 휘도신호를 처리함으로써 빛의 밝기에 상응하게 비디오신호를 엔코딩하는 비디오신호 엔코딩방법 및 엔코딩장치에 관한 것이다.The present invention relates to the encoding of a video camera. Specifically, the fader out level and the fader gain are varied in accordance with the luminance signal integration value of the previous field to process the luminance signal to correspond to the brightness of the light. A video signal encoding method and encoding apparatus for encoding a signal.
종래의 비디오신호 엔코딩장치는 제1도에 도시되어 있는 바와같이, 비디오신호의 입력데이터에 훼이더 아웃레벨과 훼이더 이득으로 가감산 및 승산처리를 이행하도록 감산기(13), 승산기(14) 및 가산기(15)가 순차적으로 접속되게 구성된 훼이더 콘트롤부(10)와, 상기 훼이더 콘트롤부(10)의 출력에 다시 셋트업 레벨 및 브랭킹 레벨을 가산하도록 순차 접속되는 2개의 가산기(16, 17)로 구성되는 셋트업 레벨 및 브랭킹레벨 가산부(11)와, 상기 셋트업레벨 및 브랭킹레벨 가산부(11)의 출력이 소정의 설정값인 화이트 크립레벨을 초가하면 초과된 부분을 잘라내어 상기 화이트 크립레벨로 휘도신호의 데이터를 출력시키도록 비교기(18) 및 스위칭장치(19)로 구성되는 화이트 크립부(12)를 구비하고 있다.In the conventional video signal encoding apparatus, as shown in FIG. 1, a subtractor 13, a multiplier 14, and a subtractor 13 and a multiplier 14 perform a subtraction and multiplication process with fader out level and fader gain on input data of a video signal. Fader control unit 10 configured to sequentially connect adder 15, and two adders 16 sequentially connected to add the setup level and the blanking level to the output of the fader control unit 10 again. If the output of the set-up level and the blanking level adder 11 and the output of the set-up and blanking level adder 11 exceed the white creep level, which is a predetermined setting value, the excess portion is exceeded. A white creep unit 12 is provided which comprises a comparator 18 and a switching device 19 to cut out and output data of the luminance signal at the white creep level.
상기와 같은 종래 비디오 신호의 엔코딩장치의 동작에 대하여 제1도 및 제2도를 참조하여 설명한다.The operation of the apparatus for encoding a conventional video signal as described above will be described with reference to FIGS. 1 and 2.
비디오 카메라의 출력데이터가 훼이더 콘트롤부(10)에 입력되면(제2a도) 감산기(13)에서 마이콤(도시생략)에 고정값으로 설정하여 저장한 데이터인 훼이더 아웃레벨의 신호를 감산하여 출력하고(제2b도), 이어 승산기(14)에서 상기 마이콤에서 고정값으로 설정하여 저장한 데이터인 훼이더 이득을 상기 감산처리후 출력한 데이터에 승산처리를 실행하며(제2c도), 이어 가산기(15)에서 승산처리를 행한 데이터 값에 다시 상기 훼이더 아웃 레벨을 가산하는 처리를 실행하여 출력시킨다.When output data of the video camera is input to the fader control unit 10 (FIG. 2a), the subtractor 13 subtracts a fader out level signal, which is a data set and stored in the microcomputer (not shown). Outputting (figure 2b), and then multiplying the fader gain, which is data stored by setting the fixed value in the micom in the multiplier 14, to the data output after the subtraction process (figure 2c). The adder 15 performs a process of adding the fader out level again to the data value subjected to the multiplication process, and outputs it.
상기 셋업레벨 및 브랭킹레벨 가산부(11)는 상기 훼이더 콘트롤부(10)의 출력신호를 입력으로 하여 가산기(16)에서 브랭킹레벨과 비디오신호를 구분하도록 셋트업 레벨을 가산한 후 이어 접속되는 또 하나의 가산기(17)에서 상기 가산기(16)의 출력데이터에 브랭킹레벨을 가산하여 출력시킨다. 상기 셋트업레벨과 브랭킹레벨은 표준 규격에 따라 40IRE의 상수값을 가진다.The setup level and blanking level adder 11 inputs the output signal of the fader controller 10 and adds a setup level to distinguish the blanking level from the video signal in the adder 16. In another adder 17 to be connected, a blanking level is added to the output data of the adder 16 for output. The setup level and the blanking level have a constant value of 40 IRE according to a standard specification.
상기 셋트업레벨 및 브랭킹레벨 가산부(11)로 부터 출력되는 데이터는 화이트 크립부(12)의 비교기(18)의 비반전단자(+단자)로 입력되어 반전단자(-단자)에 입력되는 화이트크립레벨과 비교하여 입력되는 데이터가 화이트크립레벨보다 작으면 비교기(18)의 출력은 정(正)으로 되어 스위칭장치(19)의 ㉧접점을 통하여 외부로 출력되나 입력되는 데이터가 화이트 크립레벨을 초과하면 비교기(18)는 부의 출력을 발생하여 스위칭장치(19)는 ①의 접점이 외부출력단자와 접속되게 되므로 화이트 크립레벨이 그대로 외부로 출력하게 된다.Data output from the set-up level and the blanking level adder 11 is input to the non-inverting terminal (+ terminal) of the comparator 18 of the white creep unit 12 and input to the inverting terminal (− terminal). If the input data is smaller than the white creep level in comparison with the white creep level, the output of the comparator 18 is positive and is output to the outside through the contact point of the switching device 19, but the input data is the white creep level. If exceeded, the comparator 18 generates a negative output, so that the switching device 19 is connected to the external output terminal of ① so that the white creep level is output to the outside as it is.
즉, 입력되는 데이터가 설정값인 화이트 크립레벨이상으로 되면, 그 초과된 부분은 잘라내어져서 화이트 크립레벨로 출력이 고정되어 버린다(제2d도).In other words, if the input data is equal to or higher than the set white creep level, the excess portion is cut off and the output is fixed at the white creep level (Fig. 2D).
이와같이 종래의 비디오 엔코딩장치는 빛의 밝기가 너무 밝거나 어두워서 전체적인 휘도신호가 크거나 작을 경우에는 동일한 훼이더 아웃레벨과 훼이더 이득을 적용시켜서 비디오신호를 엔코딩하기 때문에 데이터를 잃어 버리거나, 또는 보다 충실히 엔코딩할 수 없다는 문제점이 있다.In this way, the conventional video encoding apparatus uses the same fader out level and fader gain to encode a video signal when the brightness of the light is too bright or dark so that the overall luminance signal is large or small, thus losing data or faithfully. There is a problem that can not be encoded.
본 발명은 상기와 같은 종래 기술의 문제점을 감안하여 발명한 것으로, 휘도신호의 레벨에 대응하여 가변되도록 훼이더 레벨 및 훼이더 이득을 설정하고, 이 가변된 훼이더 레벨 및 훼이더 이득을 사용하여 비디오신호를 엔코딩함으로써 휘도신호의 데이터 상실을 방지함과 동시에 엔코딩을 충실히 수행하는 비디오 신호의 엔코딩 방법 및 장치를 제공함을 목적으로 하고 있다.The present invention has been invented in view of the above-described problems of the prior art, and sets fader level and fader gain to be variable in correspondence to the level of the luminance signal, and uses the variable fader level and fader gain. It is an object of the present invention to provide a method and apparatus for encoding a video signal that encodes the video signal to prevent data loss of the luminance signal and to faithfully perform encoding.
이와같은 본 발명의 목적을 달성하기 위한 비디오신호 엔코딩방법은, 입력데이터를 색신호와 휘도신호로 분리하는 과정과, 상기 분리된 색신호에 대한 필터링, RGB생성, 간마처리, 색차신호생성등의 신호처리를 수행한 후 버스트신호를 실어주면서 색신호를 엔코딩하는 과정과, 상기 분리된 휘도신호에 대한 필터링, 전단강조, 간마처리, 데이터 딜레이등의 신호처리를 수행하는 과정과, 상기 분리된 휘도신호에 대하여 1필드마다 적분값을 구하는 과정과, 상기 구하여진 적분값을 근거하여 가변의 훼이더레벨과 훼이더 이득을 생성하는 공정과, 상기 가변 훼이더레벨과 훼이더이득을 상기 신호처리된 휘도신호에 작용하여 훼이더(명암)를 조절하는 과정과, 셋트업 및 브랭킹 레벨을 상기 조절된 훼이더의 휘도신호에 가산한 후 화이트 레벨로 크립핑하는 과정을 포함하여 상기 휘도신호를 엔코딩함을 특징으로 한다.The video signal encoding method for achieving the object of the present invention, the process of separating the input data into a color signal and a luminance signal, and the signal processing such as filtering, RGB generation, ganma processing, color difference signal generation for the separated color signal Performing a process of encoding a color signal while carrying a burst signal, performing signal processing such as filtering, shear enhancement, gamma processing, and data delay on the separated luminance signal, and performing the process on the separated luminance signal. Obtaining an integral value for each field, generating a variable fader level and fader gain based on the obtained integral value, and applying the variable fader level and fader gain to the signal processed luminance signal. To adjust the fader (contrast), add the setup and blanking levels to the brightness signal of the adjusted fader, and then creep to the white level. Including the process is characterized by encoding the luminance signal.
본 발명의 비디오신호 엔코딩장치는 비디오신호를 휘도신호와 색신호로 분리하는 휘도 및 색신호분리부와, 분리된 색신호에 대한 필터링, RGB 생성, 간마처리, 색차신호생성들의 통상의 색신호처리를 수행하는 색신호처리부와, 상기 색신호처리부의 출력에 버스트신호로 색동기시켜 엔코딩하는 색신호엔코딩부와, 분리된 휘도 신호에 대한 필터링, 전단강조, 간마처리, 데이터 딜레이등의 통상의 휘도신호처리를 수행하는 휘도신호처리부와, 분리된 휘도신호를 1필드마다 적분하는 휘도신호 적분회로와, 상기 적분회로의 출력과 기설정된 휘도신호적분값과 비교하여 이에 상응하게 가변되는 훼이더 레벨과 훼이더 이득을 생성하는 가변의 훼이더레벨 및 훼이더이득생성부와, 상기 가변의 훼이더레벨과 훼이더이득을 상기 신호처리된 휘도신호에 작용시켜 훼이더를 조절하는 훼이더 조절부와, 가변 훼이더레벨에 셋트업 및 브랭킹레벨을 가산한후, 이 가산된 값을 상기 훼이더조절부의 출력에 가산하는 셋트업 및 브랭킹레벨처리부와, 상기 셋트업 및 브랭킹레벨의 출력을 화이트 크립레벨로 크립핑시키는 화이트 레벨크립부를 구비함을 특징으로 한다.The video signal encoding apparatus of the present invention comprises a luminance and color signal separator for separating a video signal into a luminance signal and a color signal, and a color signal for performing normal color signal processing of filtering, RGB generation, gamma processing, and color difference signal generation on the separated color signal. A color signal encoding unit for color-synchronizing and encoding the burst signal to the output of the color signal processing unit, and a luminance signal for performing normal luminance signal processing such as filtering, shearing, gamma processing, and data delay on the separated luminance signal. A processing unit, a luminance signal integrating circuit for integrating the separated luminance signal for each field, and a variable for generating a fader level and fader gain which are correspondingly varied by comparing the output of the integrating circuit with a predetermined luminance signal integral value; A fader level and fader gain generation section of the variable and the variable fader level and fader gain are applied to the signal processed luminance signal. A fader control unit for adjusting the fader, a set-up and blanking level processing unit for adding a set-up and a blanking level to a variable fader level, and then adding the added value to the output of the fader control unit; And a white level creep unit to creep the output of the setup and blanking levels to a white creep level.
이하, 본 발명의 실시예를 첨부 도면에 근거하여 상세히 설명한다.Best Mode for Carrying Out the Invention Embodiments of the present invention will now be described in detail with reference to the accompanying drawings.
제3도는 본 발명의 비디오신호 엔코딩장치를 구현하는 회로의 블럭도를 나타낸 것이고, 제4도는 제3도에 도시된 훼이더조절부의 상세도, 제5도는 가변의 훼이더 레벨 및 훼이더 이득을 생성하는 과정을 도시한 프로우챠트이고, 제6도는 제3도에 도시된 가변 훼이더 레벨 및 훼이더 이득생성부의 상세회로도이다.FIG. 3 is a block diagram of a circuit for implementing the video signal encoding apparatus of the present invention, FIG. 4 is a detailed view of the fader control unit shown in FIG. 3, and FIG. 5 is a variable fader level and fader gain. FIG. 6 is a detailed flowchart illustrating the generating process, and FIG. 6 is a detailed circuit diagram of the variable fader level and fader gain generator shown in FIG.
제3도에 도시되어 있는 바와같이, 본 발명은 비디오신호를 휘도신호와 색신호로 분리하는 휘도 및 색신호처리부(20)와, 분리된 색신호에 대한 필터링, RGB 생성, 간마처리, 색차신호생성등의 통상의 색신호처리를 수행하는 색신호처리부(21)와 상기 색신호처리부(21)의 출력에 버스트신호를 색동기시켜 엔코딩하는 색신호엔코딩부(22)와, 상기 분리된 휘도신호에 대한 필터링, 전단강조, 간마처리, 데이터 딜레이등의 통상의 휘도신호처리를 수행하는 휘도신호처리부(23)와, 상기 분리된 휘도신호를 1필드마다 적분하는 휘도신호적분회로(24)와, 상기 휘도신호적분회로(24)의 출력과 기설정된 휘도신호적분값과 비교하여 이에 상응하게 가변되는 훼이더 레벨과 훼이더 이득을 생성하는 가변 훼이더 레벨 및 훼이더 이득생성부(25)와, 상기 가변의 훼이더 레벨 및 훼이더이득을 상기 휘도신호처리부(23)의 출력에 작용시켜 명암을 조절하는 훼이더조절부(26)와, 가변훼이더레벨에 셋트업 및 브랭킹레벨을 가산한 후 상기 훼이더조절부(26)의 출력에 가산하는 셋트업 및 브랭킹레벨처리부(27)와, 상기 셋트업 및 브랭킹레벨처리부(27)의 출력을 화이트크립레벨로 크립핑시키는 화이트 레벨크립부(28)와, 상기 화이트레벨 크립부(28)의 출력을 동기시키는 동기회로부(29)와, 상기 1필드마다의 휘도신호적분회로(24)의 출력에 따라 평가치 안정화의 체크부, 초점방향의 설정부, 초점렌즈위치의 결정부를 구비한 마이콤으로 구성되는 카메라 조절부(30)를 구비하고 있다.As shown in FIG. 3, the present invention provides a luminance and color signal processor 20 for separating a video signal into a luminance signal and a color signal, and filtering, RGB generation, gamma processing, and color difference signal generation for the separated color signal. A color signal processing unit 21 for performing normal color signal processing, a color signal encoding unit 22 for color-synchronizing and encoding a burst signal at the output of the color signal processing unit 21, filtering, shearing emphasis on the separated luminance signal, A luminance signal processing unit 23 for performing normal luminance signal processing such as a gamma processing, a data delay, a luminance signal integrating circuit 24 for integrating the separated luminance signal for each field, and the luminance signal integrating circuit 24 A variable fader level and fader gain generation section 25 for generating a fader level and a fader gain correspondingly compared with the output of the < Desc / Clms Page number 11 > A fader control unit 26 for adjusting the contrast by applying fader gain to the output of the luminance signal processing unit 23, and adding the setup and blanking levels to the variable fader level and then adjusting the fader control unit ( A set-up and blanking level processor 27 to add to the output of 26; a white-level creep unit 28 to creep the output of the set-up and blanking level processor 27 to a white creep level; A synchronization circuit unit 29 for synchronizing the output of the white level creep unit 28, an evaluation value stabilization check unit, a focus direction setting unit, and a focus lens in accordance with the output of the luminance signal integration circuit 24 for each field. The camera control part 30 comprised from the microcomputer provided with the position determination part is provided.
상기 훼이더조절부(26)는 제4도에 도시되어 있는 바와같이, 휘도신호처리부(23)의 출력데이터에 전술한 가변의 훼이더레벨(예를들어, 0~120IRE)을 감산하는 감산기(31)와, 상기 감산기(31)의 출력에 전술한 가변의 훼이더이득을 곱하는 승산기(32)로 구성되어 있다. 그리고 가산기(33, 34, 35)는 셋업 및 브랭크레벨처리부(27)를 나타낸 것이다.As shown in FIG. 4, the fader adjusting unit 26 subtracts the above-described variable fader level (for example, 0 to 120 IRE) to the output data of the luminance signal processing unit 23 ( 31) and a multiplier 32 that multiplies the output of the subtractor 31 by the variable fader gain described above. The adders 33, 34, 35 show the setup and blank level processing section 27.
상기 가변레벨 및 훼이더이득생성부(25)는 제6도에 도시되어 있는 바와같이, 1필드당의 휘도신호 적분값을 입력하여 1필드지연 및 래치시키는 입력부(36), 가변훼이더레벨 및 훼이더이득선택부(37), 가변 훼이더 레벨 및 이득의 래치부(38), 최소 훼이더조절부(39), 최대 훼이더조절부(40), 중간훼이더조절부(41) 및 중간훼이더조절부의 선택회로(42)로 구성되어 있다.As shown in FIG. 6, the variable level and fader gain generation unit 25 inputs the luminance signal integral value per field to delay and latch one field, the variable fader level and the fail. The gain selector 37, the variable fader level and gain latching part 38, the minimum fader control part 39, the maximum fader control part 40, the intermediate fader control part 41, and the intermediate wedge It is comprised by the selection circuit 42 of the adjustment part.
상기 1필드당의 휘도신호 적분값을 입력하여 1필드지연 및 래치시키는 입력부(36)로 입력되는 1필드당의 휘도신호는 클럭(CKL)이 입력될때 1필드만큼 지연시켜 래치하는 통상의 지연 래치회로로써, 휘도신호적분치의 레벨은 16등급으로 되어있어 휘도시에는 블랙 레벨인 -40IRE, 최대 휘도시에는 화이트 레벨인 120IRE의 레벨을 가진다.The luminance signal per field input to the input unit 36 which inputs the luminance signal integrated value per field by delaying and latching one field is a normal delay latch circuit which delays and latches by one field when the clock CKL is input. In addition, the luminance signal integral level has a level of 16, and has a level of -40 IRE, which is a black level at luminance, and 120 IRE, which is a white level at maximum luminance.
상기 최소, 최대 및 중간휘도조절부(39, 40, 41)는 각각 최소 휘도신호적분값, 최대휘도신호적분값 및 중간휘도신호적분값을 기준 단자(-단자)에 접속하고, 입력되는 1필드당의 휘도신호 적분값을 측정단자(+단자)에 접속하여 비교하는 비교기(CP1, CP2, CP3)와, 상기 비교기의 출력(CP1, CP2, CP3)에 의하여 단자(1 또는 0)가 각각 선택되는 스위칭소자(M2및 M8, M3및 M9,M4, 및 M10)를 구비하고 있으며, 상기 스위칭소자(M2, M3, M4)는 훼이더레벨의 조절을 위한 것이고, 상기 스위칭소자(M8, M9, M10)는 훼이더이득의 조절을 위한 것이며, 상기 비교기의 출력이 1(하이레벨)이면 1의 단자가 선택되고 출력이 0(로우레벨)이면 0의 단자가 선택되도록 접속되어 있다.The minimum, maximum and intermediate luminance control units 39, 40 and 41 respectively connect the minimum luminance signal integral value, the maximum luminance signal integral value and the intermediate luminance signal integral value to the reference terminal (-terminal), and input one field. The comparator (CP 1 , CP 2 , CP 3 ) for comparing the luminance signal integrated value of the sugar signal to the measurement terminal (+ terminal) and comparing the output signal (CP 1 , CP 2 , CP 3 ) of the terminal (1 or 0) is provided with switching elements M 2 and M 8 , M 3 and M 9, M 4 , and M 10, respectively, wherein the switching elements M 2 , M 3 , M 4 are fader level. The switching elements (M 8 , M 9 , M 10 ) are for adjusting fader gain. If the output of the comparator is 1 (high level), the terminal of 1 is selected and the output is 0 ( Low level), a terminal of 0 is selected for selection.
그리고 최소 휘도보다 작을때에는 훼이더레벨과 훼이더이득은, 각각 120IRE 및 1을 출력시키고, 최대 휘도보다 클때에는 φIRE(-40 IRE)과 0을, 중간휘도보다 클대에는 이전의 훼이더레벨값과 훼이더이득에 -10IRE 및 -1/64을 각각 더하고, 중간휘도보다 작을때에는 +10IRE 및 1/64를 각각 더하여서되는 출력을 내보내는 것으로 설정되어 있다.When it is smaller than the minimum luminance, the fader level and the fader gain output 120 IRE and 1, respectively, when it is larger than the maximum luminance, φIRE (-40 IRE) and 0, and when the luminance is larger than the intermediate luminance, -10IRE and -1/64 are added to the fader gain, and when it is smaller than the intermediate luminance, + 10IRE and 1/64 are added to output the output.
휘도조절부의 선택회로(42)는 인버터(In)을 통하여 반전한 비교기(CP1)의 출력신호와 비교기(CP2)의 출력신호를 입력하여 논리연산하는 OR게이트(OR)와 상기 OR게이트(OR)의 출력에 의해 구동되는 스위칭수단(M5, M11)으로 구성되어 있다.The selection circuit 42 of the luminance control unit receives an OR gate OR and an OR gate for performing logical operation by inputting the output signal of the comparator CP 1 and the output signal of the comparator CP 2 inverted through the inverter In. OR) and the switching means M 5 , M 11 driven by the output.
이상과 같이 구성된 본 발명의 작동에 대하여 설명한다.The operation of the present invention configured as described above will be described.
입력되는 비디오신호를 통상의 방법으로 휘도 및 색신호분리부(20)에서 휘도신호와 색신호로 분리된 후, 색신호는 역시 통상의 방법으로 색신호처리부(21)에서 신호처리를 이행한후 색신호엔코딩부(22)에서 버스트신호를 실어 엔코딩되어 출력되고, 휘도신호역시 통상의 방법으로 휘도신호처리부(23)에서 필터링, 전단강조, 간마처리 및 데이터 딜레이등의 신호처리를 받는다.After the input video signal is separated into the luminance signal and the color signal by the luminance and color signal separating unit 20 in a conventional manner, the color signal is also subjected to the signal processing by the color signal processing unit 21 in the usual manner and then the color signal encoding unit ( 22, the burst signal is encoded and outputted, and the luminance signal is also subjected to signal processing such as filtering, shear emphasis, ganma processing, and data delay by the luminance signal processing unit 23 in a conventional manner.
그후 분리된 휘도신호는 휘도신호 적분회로(24)에서 1필드마다 적분하고, 이 적분값을 입력으로 하여 가변 훼이더레벨 및 훼이더이득생성부(25)는 다음과 같이 작동된다. 즉, 마이콤으로 부터 공급되는 훼이더제어신호(CKL)에 따라 가변훼이더레벨 및 훼이더이득선택부(37)가 하이레벨의 신호를 단자에 출력시키면 스위칭수단(M1, M6, M7, M12)은 ①의 단자로 선택 접속되어 가변 훼이더레벨 및 훼이더이득으로 훼이더(명암)가 조절되게 접속된다. 이때, 전술한 휘도신호적분회로(24)로 부터 출력되는 1필드당의 적분값은 지연 및 래치부(36)에서 1필드만큼 지연된후 출력되고 그 출력은 다음 인에이블신호(VE)가 입력될때까지 래치된다.Thereafter, the separated luminance signal is integrated in each field in the luminance signal integrating circuit 24, and the variable fader level and fader gain generation section 25 are operated as follows by inputting this integral value. That is, when the variable fader level and the fader gain selector 37 output a high level signal to the terminal according to the fader control signal CKL supplied from the microcomputer, the switching means M 1 , M 6 , M 7. , M 12 ) is selectively connected to the terminal ① so that the fader (contrast) is adjusted with variable fader level and fader gain. At this time, the integral value per field output from the luminance signal integrating circuit 24 described above is output after being delayed by one field by the delay and latch unit 36, and the output thereof is output until the next enable signal VE is input. Latched.
이 적분값은 3개의 비교회로(CP1, CP2, CP3)의 +단자로 입력되어, 만약 상기 적분값이 최소 휘도신호 적분값보다 작은 경우, 비교회로(CP1, CP2, CP3)는 모두 0(로우레벨)을 출력하게 된다.This integral value is input to the + terminals of the three comparison circuits CP 1 , CP 2 , CP 3 , and if the integral value is smaller than the minimum luminance signal integral value, the comparison circuits CP 1 , CP 2 , CP 3 ) Will all output 0 (low level).
따라서, 스위칭수단(M2, M3, M4, M8, M9,M10)은 모두 0의 단자로 선택 접속된다. 그리고 휘도조절부의 선택회로(42)는 상기 비교기(CP1, CP2)의 출력이 모두 0이므로, 1을 출력시켜, 스위칭수단(M5, M11)은 1의 단자로 선택 접속된다. 이것에 의하여 훼이더레벨 및 훼이더이득은 각각 120IRE 및 1을 출력하게 된다.Therefore, the switching means M 2 , M 3 , M 4 , M 8 , M 9, M 10 are all selectively connected to terminals of zero. In addition, since the outputs of the comparators CP 1 and CP 2 are all zero, the selection circuit 42 of the brightness adjusting unit outputs 1, so that the switching means M 5 and M 11 are selectively connected to terminals 1. As a result, the fader level and the fader gain output 120 IRE and 1, respectively.
한편, 입력되는 상기 1필드당의 적분값이 최대 휘도신호적분값보다 클경우에는, 비교기(CP1~CP3)는 모두 1을 출력하게 되어 상기 선택회로(42)의 출력 역시 1이므로, 스위칭수단(M2~M5와 M8~M11)는 모두 1의 단자로 선택 접속된다. 따라서, 훼이더레벨은 φIRE(-40 IRE) 이득은 0으로 가변되어 출력하게 된다.On the other hand, when the integrated value per input field is larger than the maximum luminance signal integral value, the comparators CP 1 to CP 3 output all 1s, so that the output of the selection circuit 42 is also 1, thus switching means. (M 2 to M 5 and M 8 to M 11 ) are all selectively connected to terminal 1. Therefore, the fader level is outputted with the φIRE (-40 IRE) gain varied to zero.
한편, 상기 적분값이 중간휘도신호적분값보다 작을 경우에는 비교기(CP1)는 1, 비교기(CP2)와 비교기(CP3)는 0을 출력하게 되고, OR게이트(OR)의 출력은 0(로우레벨)을 출력하게 되므로, 스위칭수단(M2, M8)은 1의 단자가, 스위칭수단(M3, M4, M5, M9, M10, M11)는 모두 0의 단자가 각각 선택 접속되므로, 래치부(38)의 래치회로(LA1, LA2)에 래치된 이전의 훼이더레벨과 훼이더이득에 각각 +10IRE 및 +1/64를 가산한 값을 출력하게 된다.On the other hand, when the integral value is smaller than the intermediate luminance signal integral value, the comparator CP 1 outputs 1, the comparator CP 2 and the comparator CP 3 output 0, and the output of the OR gate OR is 0. (Low level), the switching means (M 2 , M 8 ) is a terminal of 1, the switching means (M 3 , M 4 , M 5 , M 9 , M 10 , M 11 ) are all 0 terminals Are selected and connected, respectively, so that + 10IRE and +1/64 are added to the previous fader level and fader gain latched to the latch circuits LA 1 and LA 2 of the latch section 38, respectively. .
상기 적분값이 중간휘도신호적분값보다 큰 경우에는 큰 경우에 있어서보다 비교기(CP3)의 출력만이 0에서 1로 변동되므로 스위칭수단(M4, M10)만이 0에서 1의 단자로 선택 접속하고 나머지는 이전과 동일하다.If the integral value is larger than the intermediate luminance signal integral value, only the output of the comparator CP 3 varies from 0 to 1 than in the larger case, so only the switching means M 4 and M 10 are selected as terminals from 0 to 1. Connect and the rest is the same as before.
따라서, 이 경우에는 이전의 훼이더레벨과 훼이더이득에 각각 -10IRE과 -1/64를 가산한 값을 출력하게 된다.Therefore, in this case, -10IRE and -1/64 are added to the previous fader level and the fader gain, respectively.
이와 같은 신호는 상기 인에이블신호(VE)가 입력될때마다 반복하여 1필드전의 1필드당 휘도신호의 적분값은 최소 휘도신호적분값, 최대 휘도신호적분값, 중간휘도신호적분값과 각각 비교하여 이에 상응하게 가변되는 훼이더레벨과 훼이더이득을 생성하여 출력한다(제5도 참조).This signal is repeated each time the enable signal VE is input, and the integral value of the luminance signal per field before one field is compared with the minimum luminance signal integral value, the maximum luminance signal integral value, and the intermediate luminance signal integral value, respectively. Correspondingly, a fader level and a fader gain that are variable are generated and output (see FIG. 5).
이와같은 가변의 훼이더레벨과 훼이더이득은 훼이더조절부(26)의 감산기(31)로 휘도신호처리부(23)의 출력데이터에 1필드이전의 1필드당의 휘도신호적분값에 의해 가변된 훼이더레벨을 감산한 후, 승산기(32)로 상기 감산기(31)의 출력에 상기 휘도신호 적분값에 의해 가변된 훼이더이득을 곱하여 출력시키고, 셋트업 및 브랭크레벨처리부(27)는 상기 가변된 훼이더레벨에 셋트업 및 브랭킹레벨(동기신호레벨)을 가산기(33, 34)에서 각각 가산한 후 가산기(35)에서는 상기 훼이더조절부(26)의 출력에 가산하여 출력시킨다.This variable fader level and fader gain are varied by the luminance signal integration value per field before one field in the output data of the luminance signal processing unit 23 by the subtractor 31 of the fader adjusting unit 26. After subtracting the fader level, the multiplier 32 outputs the output of the subtractor 31 by multiplying the fader gain varied by the luminance signal integral value, and the setup and blank level processing unit 27 outputs the fader gain. The setup and the blanking level (synchronization signal level) are added to the variable fader level by the adders 33 and 34, respectively, and the adder 35 adds the output to the output of the fader control unit 26.
그후 통상의 방법으로 화이트 레벨 크립부(28)에서 화이트 레벨로 크리핑한 후 동기회로부(29)에서 필드동기신호를 실어 휘도신호를 엔코딩하게 된다.After that, the white level creep unit 28 creeps to the white level in the usual manner, and then the synchronizing circuit unit 29 carries the field synchronizing signal to encode the luminance signal.
한편, 카메라 조절부(30)는 상기 1필드단의 휘도신호 적분값에 근거하여 평가치 안정화를 체크하고, 초점방향을 설정하여 초점렌즈의 위치를 결정한다.On the other hand, the camera control unit 30 checks the stabilization of the evaluation value based on the luminance signal integral value of the one field stage, and sets the focus direction to determine the position of the focus lens.
이상과 같이 본 발명에 의하면, 훼이더 조절부에서 훼이더(명암)을 조절할때 이전에, 바람직하게로는 1필드전에 입력되는 1필드당의 휘도신호를 적분하여 기설정의 최소 휘도신호적분값, 최대 휘도신호적분값, 중간휘도신호적분값과 비교함으로써 훼이더레벨 및 이득을 입력하는 휘도의 크기에 상응하게 가변시킬 수 있으므로 밝기가 너무 밝거나 어두워서 전체적인 휘도신호가 크거나 작게되더라도 이에 상응하게 가변되는 훼이더레벨 및 이득을 작용시켜 훼이더(명암)을 조절하기 때문에 휘도신호의 손실을 방지함과 동시에 보다 충실히 엔코딩할 수 있다는 효과가 있다.According to the present invention as described above, when adjusting the fader (contrast) in the fader adjusting unit, the minimum luminance signal integral value of the preset value is preferably integrated by integrating the luminance signal per field previously input, preferably one field before. By comparing the maximum luminance signal integral value and the intermediate luminance signal integral value, the fader level and gain can be varied according to the magnitude of the input luminance, so the brightness is too bright or dark so that the overall luminance signal becomes large or small accordingly. By controlling the fader (contrast) by applying the fader level and gain, it is possible to prevent loss of the luminance signal and to encode more faithfully.
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069292A KR100192520B1 (en) | 1995-12-30 | 1995-12-30 | Video signal encoding method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069292A KR100192520B1 (en) | 1995-12-30 | 1995-12-30 | Video signal encoding method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970057909A KR970057909A (en) | 1997-07-31 |
| KR100192520B1 true KR100192520B1 (en) | 1999-06-15 |
Family
ID=19448391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069292A Expired - Fee Related KR100192520B1 (en) | 1995-12-30 | 1995-12-30 | Video signal encoding method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192520B1 (en) |
-
1995
- 1995-12-30 KR KR1019950069292A patent/KR100192520B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970057909A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473374A (en) | Exposing apparatus for performing exposure control corresponding to the luminance level of an object | |
| US4573075A (en) | Digital signal coring apparatus with controllable coring threshold level | |
| KR910013858A (en) | Contour correction circuit and method | |
| JP3549356B2 (en) | Image luminance signal gradation correction device | |
| EP0360518B1 (en) | Improved video luminance self keyer | |
| US5768442A (en) | Digital signal conversion method and apparatus for converting photoelectrically converted video signals | |
| KR100192520B1 (en) | Video signal encoding method and apparatus | |
| KR100538765B1 (en) | Contour emphasizing circuit | |
| KR100398979B1 (en) | Apparatus and method for processing video signals | |
| JPH0393383A (en) | Contrast adjusting circuit in digital television receiver | |
| US5214510A (en) | Adaptive digital aperture compensation and noise cancel circuit | |
| JP2568515B2 (en) | Imaging device | |
| JPH08339451A (en) | Pattern recognition type contour correction circuit for video signal processor | |
| JPH04104668A (en) | Image pickup device | |
| KR0145890B1 (en) | The auto modulation apparatus of color signal saturation | |
| KR100251612B1 (en) | Luminance level compressing apparatus and method for knee circuit | |
| JPH0410794A (en) | Image quality correction circuit | |
| JPH0630300A (en) | Video signal processor and non-linear signal processor | |
| KR970004196B1 (en) | Noise deleting apparatus of tv | |
| KR0138356B1 (en) | Contour correction circuit | |
| JPH06327027A (en) | Chrominance signal base clip circuit | |
| JPH0369276A (en) | Noise reduction circuit | |
| JPS63139492A (en) | Acc circuit | |
| KR940007165B1 (en) | Detection method of blockage in tv digital control system | |
| JP2001346222A (en) | Video signal processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951230 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19951230 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981218 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990129 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990130 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20011214 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20021223 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031219 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041230 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20061209 |