[go: up one dir, main page]

KR100192364B1 - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100192364B1
KR100192364B1 KR1019960029212A KR19960029212A KR100192364B1 KR 100192364 B1 KR100192364 B1 KR 100192364B1 KR 1019960029212 A KR1019960029212 A KR 1019960029212A KR 19960029212 A KR19960029212 A KR 19960029212A KR 100192364 B1 KR100192364 B1 KR 100192364B1
Authority
KR
South Korea
Prior art keywords
insulating film
substrate
forming
gate electrode
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960029212A
Other languages
English (en)
Other versions
KR980012116A (ko
Inventor
이상돈
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960029212A priority Critical patent/KR100192364B1/ko
Publication of KR980012116A publication Critical patent/KR980012116A/ko
Application granted granted Critical
Publication of KR100192364B1 publication Critical patent/KR100192364B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터에 관한 것으로, 특히 한번의 SPD(Solid Phase Diffusion)공정으로 LDD 영역 및 고농도 소오스/드레인 영역을 형성할 수 있는 모스 트랜지스터 제조방법에 관한 것이다.
이를 위한 본 발명의 모스 트랜지스터 제조방법은 도1전형의 기판상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계, 상기 게이트 전극 및 기판 전면에 제1절연막 및 제2절연막을 차례로 형성하는 단계, 상기 제2절연막 및 제1절연막을 식각하여 측벽 절연막으로 형성하는 단계, 상기 측벽 절연막을 제거하는 단계, 상기 제1절연막 및 게이트전극을 포함한 기판 전면에 도 2전형 불순물 함유층을 형성하는 단계, 상기 기판 전면을 열처리하여 LDD영역 및 고농도 소오스/드레인 영역을 동시에 형성하는 단계를 포함함을 특징으로 한다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터에 관한 것으로, 특히 한번의 고상확산(SPD : Solid Phase Diffusion)공정으로 LDD 영역 및 고농도 소오스/드레인 영역을 형성할 수 있는 모스 트랜지스터 제조방법에 관한 것이다.
모스 트랜지스터(MOS Transistor)가 고집적화 됨에 따라 게이트 전극의 에지부분 즉, 드레인 영역에 인접한 채널영역에서 고전계가 형성되어 핫 캐리어가 발생되고, 이 핫 캐리어에 의해 모스 트랜지스터의 동작특성 저하 및 수명이 단축되었다.
이러한 핫 캐리어를 제거 하기 위하여 고농도의 드레인 영역에 인접한 부분의 전계를 소거시켜 주기 위한 저농도의 드레인 영역이 고농도의 드레인 영역과 채널영역 사이에 형성된 LDD(Lightly Doped Drain) 구조가 제안되었다.
이하, 첨부된 도면을 참조하여 종래 모스 트랜지스터에 대하여 설명하면 다음과 같다.
제1a도 내지 (e)는 종래 모스 트랜지스터의 제조공정 단면도이다.
먼저, 제1a도에 나타낸 바와 같이 반도체 기판(1)상에 통상의 필드산화 공정을 실시하여 소자격리용 필드 신화막(2)을 형성한다.
그 다음 필드산화막(2) 사이의 활성영역에 채널이온을 주입하여 채널층(3)을 형성하고 기판 표면을 열산화하여 게이트 산화막(4)을 형성한다.
제1b도에 나타낸 바와 같이 전면에 폴리실리콘을 증착하고 패터닝(포토리소그래피 공정 + 식각공정)하여 게이트전극(5)을 형성한다.
제1c도에 나타낸 바와 같이 전면에 BSG(Boro-Silicate Glass)를 증착하고 RIE(Reactive Ion Etch)법으로 전면을 에치백(Etch Back)하여 산화막 측벽(6)을 형성한다.
제1d도에 나타낸 바와 같이 고농도 소오스/드레인 영역 형성을 위해 불순물 이온을 주입한다.
제1e도에 나타낸 바와 같이 RTA(Rapid Thermal Annealing)을 실시하여 고상확산(SRD : Solid Phase Diffusion)법으로 측벽 산화막(6)의 보론(borron)을 확산하여 LDD 영역(7)을 형성한다.
이 때, 고농도 불순물 이온도 같이 확산되어 고농도 소오스/드레인 영역(8)을 형성하였다.
이상에서와 같이 종래의 모스 트랜지스터에 있어서는 제1a도 내지 (e)에서 나타낸 바와 같이 숏채널 효과(Short Channel Effect)를 개선하기 위해 고상확산법을 사용하여 LDD영역을 형성하고 고농도 불순물 이온주입 공정후 열처리하여 고농도 소오스/드레인 영역을 형성하였다.
종래의 모스 트랜지스터 제조방법에 있어서는 고상확산법과 불순물 이온주입 공정을 실시해야 하므로 공정이 복잡하여 수율향상에 문제점이 있었다.
본 발명은 종래와 같은 모스 트랜지스터의 문제점을 해결하기 위하여 안출한 것으로, LDD 영역 및 고농도 불순물 영역을 한번의 고상확산공정으로 형성할 수 있는 모스 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1e도는 종래 모스 트랜지스터 제조공정 단면도.
제2a도 내지 제2f도는 본 발명에 따른 모스 트랜지스터의 제조공정 단면도.
*도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 필드 산화막
12 : 채널층 13 : 제1 게이트 절연막
14 : 게이트전극 15 : 제2 게이트 절연막
16 : 측벽 질화막 17 : 불순물 함유층
18 : LDD 영역 19 : 소오스/드레인 영역
상기와 같은 목적을 달성하기 위하여 본 발명의 모스 트랜지스터 제조방법은 제1도 전형의 기판상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계, 상기 게이트 전극 및 기판 전면에 제1절연막 및 제2절연막을 차례로 형성하는 단계, 상기 제2절연막 및 제1절연막을 식각하여 측벽 절연막으로 형성하는 단계, 상기 측벽 절연막을 제거하는 단계, 상기 제1절연막 및 게이트전극을 포함한 기판 전면에 도 2전형 불순물 함유층을 형성하는 단계, 상기 기판 전면을 열처리하여 LDD영역 및 고농도 소오스/드레인 영역을 동시에 형성하는 단계를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명에 따른 모스 트랜지스터의 제조방법을 설명하면 다음과 같다.
제2a도 내지 (f)는 본 발명에 따른 모스 트랜지스터의 제조공정 단면도이다.
먼저, 제2a도에 나타낸 바와 같이 반도체 기판(10)상에 통상의 필드산화 공정을 실시하여 소자격리용 필드 산화막(11)을 형성한다.
그 다음 필드 산화막(11) 사이의 활성영역에 채널이온을 주입하여 채널층(12)을 형성하고 기판 표면을 열산화하여 제1 게이트 산화막(13)을 형성한다.
제2b도에 나타낸 바와 같이, 전면에 폴리 실리콘을 증착하고 패터닝(포토리소그래피(Photolithograph)공정 + 식각공정)하여 게이트 전극(14)을 형성한다.
제2c도에 나타낸 바와 같이 기판 전면을 열산화하여 게이트전극(14) 전면 및 기판상에 제2 게이트 산화막(15)을 형성한다.
이 때, 제2 게이트 산화막(15)은 30~87A의 두께로 형성한다.
제2d도에 나타낸 바와 같이 제2 게이트 산화막(15)을 포함한 전면에 질화막을 형성하고 RIE법으로 전면을 에치백하여 측벽 질화막(16)으로 형성한다.
이 때, 에치백 공정은 기판과 게이트 전극(14)노출될 때까지 실시한다.
또한 측벽 질화막(16)이 형성된 영역은 후속공정에서 고상확산법으로 형성하는 LDD영역으로 사용할 영역이다.
제2e도에 나타낸 바와 같이 상기 측벽 질화막(16)을 선택적으로 제거하고 제2 게이트 산화막(15) 및 게이트 전극(14)을 포함한 기판 전면에 불순물 함유층(17)을 증착한다.
이 때, 불순물 함유층(17)은 기판과 반대도전형으로 형성한다.
즉, 반도체 기판(10)이 p형 기판일 경우 n형 불순물 함유층을 형성한다.
예로써 PSG(Phospho-Silicate Glass)층을 형성할 수 있다.
또한 반도체 기판(10)이 n형 기판일 경우 p형 불순물 함유층을 형성한다.
예로써, PSG(Phospho-Silicate Glass)층을 형성할 수 있다.
이 때, 불순물 함유층(17)의 불순물 농도는 1019~1023이며 불순물 함유층 (17)은 500~3000A의 두깨를 갖도록 형성한다.
제2f도에 나타낸 바와 같이, 기판 전면에 RTA(Rapid Thermal Annealing)를 실시하여 불순물 함유층(17)의 불순물을 활성화(Activation)하여 반도체 기판(10)내로 확산시킨다.
즉, 고상확산(SPD : Solid Phase Diffusion)법을 사용하여 동시에 LDD영역(18) 및 고농도 소오스/드레인 영역(19)을 형성하는 것이다.
이 때, 측벽 질화막(16)이 형성되었던 게이트전극(14)양측면 하부의 LDD 영역(18)은 제2 게이트 산화막(15)으로 인해 확산(Diffusion)이 지연되어 LDD 영역(18)으로 형성하는 것으로 셀프 얼라인(Self Align)으로 형성됨을 알 수 있다.
그리고 RTA의 조건은 900℃~1300℃의 온도에서 5~60sec이다.
본 발명의 모스트랜지스터에 있어서도 LDD영역과 고농도 소오스/드레인 영역을 한번의 공정으로 동시에 형성할 수 있어 제작수율을 향상할 수 있는 효과가 있다.

Claims (10)

  1. 제1도전형의 기판상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계, 상기 게이트 전극 및 기판 전면에 제1 절연막 및 제2 절연막을 차례로 형성하는 단계, 상기 제2 절연막 및 제1 절연막을 식각하여 측벽 절연막을 형성하는 단계, 상기 측벽 절연막을 제거하는 단계, 상기 제1 절연막 및 게이트 전극을 포함한 기판 전면에 제2도 전형 불순물 함유층을 형성하는 단계, 상기 기판 전면을 열처리하여 LDD 영역 및 고농도 소오스/드레인 영역을 동시에 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 모스 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 제1 절연막은 산화물인 것을 특징으로 하는 모스 트랜지스터 제조방법.
  3. 제2항에 있어서, 상기 산화물은 게이트 전극 및 도 1전형 기판을 열산화하여 형성함을 특징으로 하는 모스 트랜지스터 제조방법.
  4. 제1항에 있어서 상기 제1 절연막은 30~80A의 두께로 형성함을 특징으로 하는 모스 트랜지스터 제조방법.
  5. 제1항에 있어서 상기 제2 절연막은 질화막인 것을 특징으로 하는 모스 트랜지스터 제조방법.
  6. 제1항에 있어서, 상기 불순물 함유층은 BSG 또는 PSG 중 어느 하나를 형성함을 특징으로 하는 모스 트랜지스터 제조방법.
  7. 제1항 또는 제6항에 있어서, 상기 불순물 함유층은 500~3000A의 두께로 형성함을 특징으로 하는 모스 트랜지스터 제조방법.
  8. 제1항에 있어서, 상기 불순물 함유층의 불순물 농도는 1010~1023인 것을 특징으로 하는 모스 트랜지스터 제조방법.
  9. 제1항에 있어서, 상기 RTA의조건은 900~1300℃의 온도에서 5sec~60sec 실시함을 특징으로 하는 모스 트랜지스터 제조방법.
  10. 제1항에 있어서, 상기 제1 절연막을 식각하여 측벽 절연막으로 형성하는 공정은 기판이 노출될 때까지 식각하여 측벽 절연막으로 형성함을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019960029212A 1996-07-19 1996-07-19 모스 트랜지스터 제조방법 Expired - Fee Related KR100192364B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029212A KR100192364B1 (ko) 1996-07-19 1996-07-19 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029212A KR100192364B1 (ko) 1996-07-19 1996-07-19 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR980012116A KR980012116A (ko) 1998-04-30
KR100192364B1 true KR100192364B1 (ko) 1999-06-15

Family

ID=19466786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029212A Expired - Fee Related KR100192364B1 (ko) 1996-07-19 1996-07-19 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100192364B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791691B1 (ko) * 2006-10-19 2008-01-03 동부일렉트로닉스 주식회사 모스 트랜지스터 구조 및 그 제조 방법

Also Published As

Publication number Publication date
KR980012116A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
KR100226758B1 (ko) 씨모스펫 제조방법
JPH081957B2 (ja) 半導体装置の製造方法
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
KR950008257B1 (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR100192364B1 (ko) 모스 트랜지스터 제조방법
KR20040087500A (ko) 얕은 소오스/드레인 영역을 갖는 반도체 소자의 제조방법
KR19990018279A (ko) 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법
KR0144413B1 (ko) 반도체소자 및 그 제조방법
KR19980060621A (ko) 반도체소자의 제조방법
JP2900698B2 (ja) 絶縁形電界効果トランジスタの製造方法
KR100304974B1 (ko) 모스트랜지스터제조방법
KR0172292B1 (ko) 모스트랜지스터 제조 방법
KR940002778B1 (ko) Ldd 구조의 트랜지스터 제조방법
KR940004266B1 (ko) 씨모스 제조방법
KR100204015B1 (ko) 모스트랜지스터 제조방법
KR0156154B1 (ko) 모스트랜지스터의 제조방법
KR910009042B1 (ko) 반도체장치의 제조방법
JP3366709B2 (ja) Ｍｏｓトランジスタの製造方法
KR100406591B1 (ko) 반도체소자의제조방법
KR100418571B1 (ko) 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법
KR100216320B1 (ko) 모스 트랜지스터 제조방법
KR930008897B1 (ko) Mosfet 제조방법
JPH1126766A (ja) Ｍｏｓ型電界効果トランジスタおよびその製造方法
KR970006219B1 (ko) 반도체소자 제조방법
KR940002779B1 (ko) 고압 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960719

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960719

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011214

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20081210