KR100190100B1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR100190100B1 KR100190100B1 KR1019960046344A KR19960046344A KR100190100B1 KR 100190100 B1 KR100190100 B1 KR 100190100B1 KR 1019960046344 A KR1019960046344 A KR 1019960046344A KR 19960046344 A KR19960046344 A KR 19960046344A KR 100190100 B1 KR100190100 B1 KR 100190100B1
- Authority
- KR
- South Korea
- Prior art keywords
- laser
- insulating layer
- line
- laser fuse
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
다수의 회로 소자들 및 선택적으로 단락될 수 있는 레이저 퓨즈라인들을 포함하는 반도체 장치에 있어서, 반도체 기판, 반도체 기판 상에 형성되어 있는 제 1 절연층, 제 1 절연층 상에 형성되어 있으며, 레이저 오픈 영역에 인접하여 배치되며, 회로 소자들을 연결하는 적어도 하나 이상의 제 1 내부 연결선들, 제 1 절연층 및 제 1 내부 연결선들 상에 형성되어 있는 제 2 절연층, 제 2 절연층상에 형성되어 있는 적어도 한 개 이상의 레이저 퓨즈 라인들, 레이저 퓨즈 라인들 및 제 2 절연층상에 형성되어 있는 제 3 절연층, 제 3 절연층상에서 레이저 오픈 영역이 아닌 부분에 형성되며 회로 소자들을 연결시키는 적어도 하나 이상의 제 2 내부 연결선, 및, 제 3 절연층 및 제 2 내부 연결선상에서 레이저 오픈 영역을 제외한 나머지 부분에 형성되어 있는 보호층을 구비하는 것을 특징으로 하는 반도체 장치가 개시되어 있다. 본 발명에 의하면 고집적적 반도체 장치에 있어서 레이저 퓨즈 라인에 의한 레이 아웃의 면적 손실을 감소시킴으로써 집적도를 높일 수 있는 효과가 있다.A semiconductor device comprising a plurality of circuit elements and selectively short-circuitable laser fuse lines, the semiconductor device comprising: a semiconductor substrate; a first insulating layer formed on the semiconductor substrate; At least one first internal connection line connecting the circuit elements, a second insulation layer formed on the first insulation layer and the first internal connection lines, at least one insulation layer formed on the second insulation layer, A third insulating layer formed on the second insulating layer, at least one laser fuse lines, laser fuse lines, and at least one second insulating layer formed on the third insulating layer, And a protective layer formed on the third insulating layer and the second internal connecting line except for the laser open region, A semiconductor device comprising is disclosed. According to the present invention, it is possible to increase the degree of integration by reducing the area loss of the layout by the laser fuse line in the highly integrated semiconductor device.
Description
본 발명은 다수의 회로 소자들 및 선택적으로 단락될 수 있는 레이저 퓨즈라인들을 포함하는 반도체 장치에 관한 것으로서, 특히 레이저 퓨즈에 의한 레이 아웃 면적을 줄이기 위한 고집적적 반도체 장치에 관한 것이다.The present invention relates to a semiconductor device comprising a plurality of circuit elements and selectively short-circuitable laser fuse lines, and more particularly to a highly integrated semiconductor device for reducing the layout area by laser fuses.
일반적으로, 64M, 256M 비트(bit) 이상의 고집적 반도체 장치에서는 정보를 저장하는 메모리 셀(Cell)의 수가 매우 많고, 셀을 선택하여 정보를 기입하고 독출하기 위한 신호(Signal) 또는 데이터(Data) 선들이 매우 많은데, 이러한 기본적으로 구성되어지는 회로 외에도 첨가되는 리던던시(Redundancy)회로가 있다. 이 리던던시 회로는 제품의 제작 과정에서 문제가 발생했을 때, 즉 기본적으로 갖추어진 회로에 문제가 발생했을 때를 위한 것으로서, 리던던시 회로를 기본회로와 대치하여 사용 하고자 할 때에는, 프로그램 방식의 비트 라인(Bit Line) 폴리(Poly)라는 폴리 라인으로 이루어진 퓨즈를 레이저로 잘라내는 보편화되어 있는 방법을 이용하는데, 이것을 레이저 퓨즈라고 한다. 레이저 퓨즈의 재료로서 실리사이드(Silicide) 와 폴리사이드(Polycide)를 사용하고, 최근에는 텅스텐(Tungsten)을 사용하기도 한다.Generally, in a highly integrated semiconductor device having a capacity of 64M and 256M bits or more, the number of memory cells (Cells) storing information is very large, and a signal or data lines for reading / There are many redundancy circuits that are added in addition to these basically constructed circuits. This redundancy circuit is intended for use when a problem arises in the production process of a product, that is, when a problem arises in a circuit that is basically equipped. When the redundancy circuit is used in place of the basic circuit, Bit Line) We use a common method to cut a fuse consisting of a polyline called a poly with a laser, which is called a laser fuse. Silicide and polycide are used as the material of the laser fuse, and tungsten is used recently.
이러한 레이저 퓨즈 라인과 레이저 퓨즈 라인 주변의 내부 연결선에 대한 종래의 반도체 장치의 구조를 나타내기 위하여 레이저 퓨즈 라인과 레이저 퓨즈 라인 주변의 내부 연결선에 대한 종래의 레이 아웃 방법이 도 1과 도 2에 나타나 있다.A conventional layout method for an internal connection line around a laser fuse line and a laser fuse line is shown in FIGS. 1 and 2 to show the structure of a conventional semiconductor device for the internal connection line around the laser fuse line and the laser fuse line. have.
도 1은 레이저 퓨즈 라인과 레이저 퓨즈 라인 주변의 내부 연결선에 대한 종래의 레이 아웃방법을 설명하기 위하여 레이저 퓨즈 라인과 레이저 퓨즈 라인이 위치하는 수평 방향으로 위치하는 레이저 퓨즈 라인 주변 내부 연결선의 레이 아웃의 일부를 도시하며 도 2는 도 1의 선 II-II를 기준으로 본 단면도이다.FIG. 1 illustrates a layout of a laser fuse line surrounding a laser fuse line and a laser fuse line in a horizontal direction, in which a laser fuse line and a laser fuse line are located, in order to explain a conventional layout method for an internal connection line around a laser fuse line and a laser fuse line. And FIG. 2 is a sectional view taken along line II-II of FIG.
도 1과 도 2에서 보여지는 것과 같이, 반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층상(40)에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있으며, 제 1 절연층(40) 및 레이저 퓨즈 라인(60)상에 제 2 절연층(80)이 형성되어 있고, 제 2 절연층(80)상에 내부 연결선(100)이 형성되어 있고, 제 2 절연층(80) 및 내부 연결선(100)상에 레이저 오픈 영역(140)을 제외한 나머지 부분에 형성되어 있는 보호층(120)으로 구성되어 있다.1 and 2, a first insulating layer 40 is formed on a semiconductor substrate 35, and at least one laser fuse line 60 is formed on the first insulating layer 40 And a second insulation layer 80 is formed on the first insulation layer 40 and the laser fuse line 60. An internal connection line 100 is formed on the second insulation layer 80, And a protective layer 120 formed on the second insulating layer 80 and the internal connecting line 100 except for the laser open region 140. [
여기서, 내부 연결선(100)은 주로 메탈 패턴으로 이루어지며, 따라서, 내부 연결선(100)을 레이저 퓨즈 라인(60)에 인가되는 레이저로부터 보호하기 위하여 레이저 오픈 영역(140)과 내부 연결선(100)과의 사이에 레이저 퓨즈 관련 디자인 룰(Rule)에 의한 거리들(도 1의 L1, L2)이 존재한다. 그러므로 이러한 레이저 퓨즈 라인에 의한 레이 아웃의 면적 손실은 크다.The internal connection line 100 is mainly made of a metal pattern and therefore the laser open area 140 and the internal connection line 100 are formed in order to protect the internal connection line 100 from the laser applied to the laser fuse line 60. [ (L1 and L2 in FIG. 1) by the laser fuse-related design rule (Rule) exist between the laser fuse and the laser fuse. Therefore, the area loss of the layout by such a laser fuse line is large.
그러나, 외부에서 인가되는 정보를 저장하는 메모리 셀 영역은 제품의 기록밀도(density)에 비례하여 미세한 패턴으로 이루어져 있기 때문에 패턴의 단락이나 합선 등의 불량 가능성이 더욱 높다.However, since the memory cell region storing information applied from the outside is formed in a minute pattern in proportion to the recording density of the product, there is a higher possibility of a short circuit or short circuit of the pattern.
따라서, 불량이 발생한 부분을 대체할 수 있는 대체회로, 즉 리던던시 회로를 많이 준비할수록 불량 율의 감소 및 생산 단가의 감소 등의 효과를 가질 수 있다. 리던던시 회로처럼 다수번 반복되어 배치되는 회로나, 한 회로에 다수개의 레이저 퓨즈가 존재하는 회로는 주어진 반복되는 영역 내에 배치시켜야 한다. 그러므로, 레이 아웃의 면적을 줄이기 위해서는, 리던던시 회로처럼 반복되는 회로의 경우 그 패턴의 폭이 이미 결정되어 있기 때문에, 레이저 퓨즈 관련 디자인 룰을 원래(도 1의 L3과 L4)보다 줄이거나, 인접한 메탈 패턴을 다른 메탈 패턴보다 상대적으로 작게(도 1의 L1과 L2) 해야 한다. 이러한 문제점을 가지는 레이저 퓨즈 라인을 자르기 위해서는 보다 더 정확한 조준의 레이저 인가가 필요하다. 그러나, 결국 레이저 인가 오차의 발생 확률이 높기 때문에, 레이저 퓨즈 상층에 위치하는 인접한 메탈 패턴을 레이저로부터 보호하기는 어렵다. 또한 레이저 오픈 영역에는 칩(Chip) 외부의 습기 침투를 막기 위한 패시베이션 층이 덮혀 있지 않기 때문에, 습기에 의한 인접 메탈 패턴의 부식이 쉽고, 이로 인해 인접 메탈 패턴의 단락 또는 합선이 발생한다. 이것은 레이저 오픈시 미쓰 어라인(Miss-Align)이나 패시베이션을 과다 엣칭 할 경우 더욱 심각해진다.Therefore, the more redundant circuit that can replace the defective part, that is, the redundant circuit, can be more reduced, and the defect rate can be reduced and the production cost can be reduced. Circuits such as redundant circuits that are repeatedly placed a plurality of times or circuits in which a plurality of laser fuses are present in one circuit must be arranged in a given repeated region. Therefore, in order to reduce the area of the layout, since the width of the pattern is already determined in the case of a circuit which is repeated like a redundancy circuit, the design rule relating to the laser fuse is reduced originally (L3 and L4 in FIG. 1) The pattern must be relatively smaller than other metal patterns (L1 and L2 in FIG. 1). In order to cut the laser fuse line having such a problem, it is necessary to apply more accurate aiming laser. However, since the probability of occurrence of the laser application error is high, it is difficult to protect the adjacent metal pattern located on the upper layer of the laser fuse from the laser. In addition, since the passivation layer for preventing penetration of moisture outside the chip is not covered with the laser open region, it is easy for the adjacent metal pattern to be corroded by moisture, thereby causing a short circuit or a short circuit of the adjacent metal pattern. This becomes even more severe when over-etching a miss-align or passivation at the laser open.
이러한 문제점을 해결하기 위하여 발명된, 보다 작은 강도의 레이저 인가에 의해서도 절단이 용이한 레이저 퓨즈가 USP 5,321,300에 명시되어 있다.A laser fuse is disclosed in USP 5,321,300 that is easy to cut even with a smaller intensity of laser, invented to solve this problem.
도 3과 도 4는 USP 5,321,300의 발명 도면으로서, 레이저 퓨즈 영역의 레이 아웃도와 그 단면도를 각각 나타내고 있다.FIGS. 3 and 4 are inventive drawings of USP 5,321,300, which show layouts and sectional views of the laser fuse area, respectively.
반도체 기판(10) 위에 제 1 절연층(12)이 형성되어 있고, 제 1 절연층 위의 주어진 위치에 레이저 빔(Beam)의 에너지를 흡수하여 열을 발생시킬 수 있는 물질, 예를 들면 폴리실리콘(Polysilicon)으로 이루어진 열발생부(Heat Member)(14)가 형성되어 있다. 열발생부(14) 위에 제 2 절연층(16) 이 형성되어 있고, 제 2 절연층(16) 위에 레이저 퓨즈 라인(18)이 형성되어 있다. 레이저 퓨즈 라인(18) 위에 CVD(Chemical Vapor Deposition) 실리콘 산화막(22), BPSG(Boron Phospor Silicate Glass)막(24), 그리고 PSG(Phospor Silicate Glass)막(26)으로 이루어진 보호층막(27)이 형성되어 있으며, 보호층막(27) 위에 레이저 퓨즈 라인(18)의 상부 주어진 위치에 형성되어 있는 레이저 오픈 영역(30) 을 제외한 나머지 부분에 폴리마이드(Polymide)로 이루어진 보호층(28)이 형성되어 있고, 레이저 퓨즈 영역(20)과 레이저 퓨즈 라인(18)의 절단을 위해 선택된 레이저 퓨즈 선택부분(32)이 명시되어 있다. 레이저 빔이 레이저 오픈 영역(30)을 통하여 레이저 퓨즈 선택부분(32)과 열발생부(14)에 그 에너지가 전달될 수 있도록 인가되면, 열발생부(14)는 전달된 에너지를 흡수하여 열을 발생하기 시작한다. 열발생부(14)에 의해서 발생되는 열이 레이저 퓨즈 라인(18)에 전달되고, 결과적으로 열발생부(14)와 레이저 퓨즈 라인(18)을 이루고 있는 물질의 용융점과 기화점에 다다르게 됨으로써 레이저 퓨즈 라인(18)의 절단이 이루어지게 된다. 이러한 방법으로 제작된 레이저 퓨즈를 사용하면, 고집적용 반도체 메모리 장치에 있어서 보다 작은 강도의 레이저 빔을 사용하여도 레이저 퓨즈의 절단이 용이하게 됨으로써 레이저 퓨즈 주변의 내부 연결선에 끼치는 영향을 줄이는 효과를 가지나, 근본적으로 레이저 퓨즈 주변 회로의 내부 연결선의 레이 아웃의 면적을 줄일 수 없으므로 집적도의 증가의 효과를 기대하기는 어렵다.A first insulating layer 12 is formed on the semiconductor substrate 10 and a material capable of generating heat by absorbing the energy of the laser beam at a given position on the first insulating layer, (Heat member) 14 made of polysilicon is formed. A second insulating layer 16 is formed on the heat generating portion 14 and a laser fuse line 18 is formed on the second insulating layer 16. A protective layer 27 made of a CVD (Chemical Vapor Deposition) silicon oxide film 22, a BPSG (Boron Phosphor Silicate Glass) film 24 and a PSG (Phosphor Silicate Glass) film 26 is formed on the laser fuse line 18 And a protective layer 28 made of polyimide is formed on the protective layer 27 except for the laser open region 30 formed at a given position on the laser fuse line 18 And a laser fuse selection part 32 selected for cutting the laser fuse area 20 and the laser fuse line 18 is specified. When the laser beam is applied through the laser open area 30 so that the energy can be transferred to the laser fuse selection part 32 and the heat generating part 14, the heat generating part 14 absorbs the transferred energy, Lt; / RTI > The heat generated by the heat generating portion 14 is transmitted to the laser fuse line 18 and as a result the melting point and the vaporization point of the material constituting the heat generating portion 14 and the laser fuse line 18 are reached, The fuse line 18 is cut. The use of the laser fuse produced by this method has the effect of reducing the influence of the laser fuse on the internal connection line around the laser fuse by easily cutting the laser fuse even if a laser beam of a smaller intensity is used in the highly-integrated semiconductor memory device , It is difficult to expect the effect of increasing the integration degree because fundamentally the area of the layout of the internal connection line of the laser fuse peripheral circuit can not be reduced.
따라서, 본 발명의 목적은 다수의 회로들 및 선택적으로 단락될 수 있는 레이저 퓨즈들을 포함하는 고집적적 반도체 장치에 있어서, 레이저 퓨즈에 의한 레이 아웃 면적을 줄일 수 있는 고집적적 반도체 장치를 제공하는 데 있다.It is therefore an object of the present invention to provide a highly integrated semiconductor device capable of reducing the layout area by a laser fuse in a highly integrated semiconductor device including a plurality of circuits and selectively short-circuitable laser fuses .
도 1은 종래의 레이저 퓨즈 라인과 레이저 퓨즈 라인 주변의 내부연결선의 레이 아웃도이다.1 is a layout view of an internal connection line around a conventional laser fuse line and a laser fuse line.
도 2는 도 1의 선 II-II을 기준으로 본 단면도이다.2 is a sectional view taken along the line II-II in FIG.
도 3은 종래의 레이저 퓨즈 라인 영역의 레이 아웃도이다.3 is a layout view of a conventional laser fuse line area.
도 4는 도 3의 선 II-II을 기준으로 본 단면도이다.4 is a sectional view taken along the line II-II of FIG.
도 5는 본 발명의 제 1 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃도이다.5 is a layout view of a laser fuse line and a peripheral interconnect line according to the first embodiment of the present invention.
도 6은 도 4의 선 II-II을 기준으로 본 단면도이다.6 is a sectional view taken along line II-II of FIG.
도 7은 본 발명의 제 2 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.7 is a sectional view of a layout of a laser fuse line and a peripheral internal connection line according to a second embodiment of the present invention.
도 8은 본 발명의 제 3 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.8 is a sectional view of a layout of a laser fuse line and a peripheral internal connection line according to a third embodiment of the present invention.
도 9는 본 발명의 제 4 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.9 is a sectional view of a layout of a laser fuse line and a peripheral internal connection line according to a fourth embodiment of the present invention.
도 10은 본 발명의 제 5 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.10 is a sectional view of a layout of a laser fuse line and a peripheral internal connection line according to a fifth embodiment of the present invention.
도 11은 본 발명의 제 6 실시예에 따른 레이저 퓨즈 라인과 주변 내부 연결선의 레이 아웃의 단면도이다.11 is a sectional view of a layout of a laser fuse line and a peripheral internal connection line according to a sixth embodiment of the present invention.
도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
35: 반도체 기판, 40: 제 1 절연층,35: semiconductor substrate, 40: first insulating layer,
45: 제 1 내부 연결선, 50: 제 2 절연층,45: first internal connecting line, 50: second insulating layer,
60: 레이저 퓨즈 라인, 80: 제 3 절연층,60: laser fuse line, 80: third insulating layer,
100: 제 2 내부 연결선, 120: 패시베이션 층,100: second internal connection line, 120: passivation layer,
140; 레이저 오픈 영역,140; Laser open area,
L1,L2,L7,L8,L9,L11: 레이저 오픈 영역과 제 1 내부연결선 사이의 거리,L1, L2, L7, L8, L9, L11: distance between the laser open region and the first internal connection line,
L3,L4: 레이저 퓨즈 라인 사이의 거리,L3, L4: distance between laser fuse lines,
L5,L6,L10: 레이저 오픈 영역과 제 2 내부 연결선 사이의 거리.L5, L6, L10: Distance between the laser open area and the second internal connection line.
상기 목적을 달성하기 위하여 본 발명에 따른, 다수의 회로들 및 선택적으로 단락될 수 있는 레이저 퓨즈들을 포함하는 고집적적 반도체 장치는, 반도체 기판, 반도체 기판 상에 형성되어 있는 제 1 절연층, 제 1 절연층 상에 형성되어 있으며, 레이저 오픈 영역에 인접하여 배치되며, 회로 소자들을 연결하는 적어도 하나 이상의 제 1 내부 연결선들, 제 1 절연층 및 제 1 내부 연결선들 상에 형성되어 있는 제 2 절연층, 제 2 절연층상에 형성되어 있는 적어도 한 개 이상의 레이저 퓨즈 라인들, 레이저 퓨즈 라인들 및 제 2 절연층상에 형성되어 있는 제 3 절연층, 제 3 절연층상에서 레이저 오픈 영역이 아닌 부분에 형성되며 회로 소자들을 연결시키는 적어도 하나 이상의 제 2 내부 연결선, 및, 제 3 절연층 및 제 2 내부 연결선상에서 레이저 오픈 영역을 제외한 나머지 부분에 형성되어 있는 보호층을 구비하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a highly integrated semiconductor device including a plurality of circuits and selectively short-circuitable laser fuses, including: a semiconductor substrate; a first insulating layer formed on the semiconductor substrate; A second insulating layer formed on the insulating layer and disposed adjacent to the laser open region and having at least one or more first internal connecting lines connecting circuit elements, a first insulating layer, and a second insulating layer formed on the first internal connecting lines, At least one or more laser fuse lines formed on the second insulating layer, a third insulating layer formed on the second insulating layer, a third insulating layer formed on the third insulating layer, At least one second internal connection line for connecting the circuit elements, and a third open end for excluding the laser open region on the third insulation layer and the second internal connection line And a protective layer formed on the remaining portion.
또한, 제 1 내부 연결선은 레이저 퓨즈 라인을 구성하는 실리사이드와 폴리사이드와는 다른 폴리-본 발명에서는 게이트 폴리라 칭함- 층으로 구성되며, 제 1내부 연결선이 제 2 내부 연결선 보다 레이저 오픈 영역에 인접하여 그 가장자리에 더 가깝게 형성되어 있음을 특징으로 한다.In addition, the first internal connection line is composed of a poly-layer different from the silicide and the polycide constituting the laser fuse line in the present invention, and the first internal connection line is adjacent to the laser open region And is formed closer to the edge thereof.
상기 목적을 달성하기 위하여 본 발명에 따른, 다수의 회로들 및 선택적으로 단락될 수 있는 레이저 퓨즈들을 포함하는 고집적적 반도체 장치의 다른 구조는, 제 1 내부 연결선이 제 1 절연층상에 레이저 오픈 영역의 하부에 배치되는 것을 제외하고 반도체 장치의 구조와 동일함을 특징으로 한다.In order to achieve the above object, another structure of a highly integrated semiconductor device including a plurality of circuits and selectively short-circuitable laser fuses according to the present invention is characterized in that a first internal connecting line is formed on a first insulating layer, And is disposed at a lower portion of the semiconductor device.
상기 목적을 달성하기 위하여 본 발명에 따른, 다수의 회로들 및 선택적으로 단락될 수 있는 레이저 퓨즈들을 포함하는 고집적적 반도체 장치의 또 다른 구조는, 제 1 내부 연결선과 제 2 내부 연결선이 제 1 절연층상에 레이저 오픈 영역의 하부에 배치되는 것을 제외하고 반도체 장치의 구조와 동일함을 특징으로 한다.In order to achieve the above object, another structure of a highly integrated semiconductor device including a plurality of circuits and selectively short-circuitable laser fuses according to the present invention is characterized in that a first internal connecting line and a second internal connecting line are formed in a first insulating And is arranged at the lower portion of the laser open region on the layer.
또한, 상기 반도체 장치의 각 구조들은 제 2 절연층상에 레이저 퓨즈 라인 각각의 바로 아래 부분에, 레이저 빔을 흡수하여 열을 발생하는 열발생부를 형성하고 제 2 절연층 및 열 발생부상에 또 다른 절연층을 더 구비함으로써 또 다른 구조를 가질 수 있음을 특징으로 한다.Further, each of the structures of the semiconductor device has a structure in which, immediately below each of the laser fuse lines on the second insulating layer, a heat generating portion for absorbing the laser beam to generate heat is formed, and another insulating layer It is characterized in that it can have another structure by further having a layer.
이어서, 첨부한 도면들을 참조하여 본 발명에 대하여 자세히 설명하기로 한다.The present invention will now be described in detail with reference to the accompanying drawings.
도 5는 본 발명의 제 1 실시예에 따른 반도체 장치의 레이저 퓨즈와 그 주변 내부 연결선의 구성도 이며 그리고 도 6은 도 5의 선 II-II을 기준으로 본 단면도이다.FIG. 5 is a configuration diagram of a laser fuse and a peripheral internal connection line of the semiconductor device according to the first embodiment of the present invention, and FIG. 6 is a sectional view taken along line II-II of FIG.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 적어도 한 개 이상의 제 1 내부 연결선(45)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 1 절연층(40) 및 제 1 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 2 절연층(50) 및 레이저 퓨즈 라인(60)상에 제 3 절연층(80)이 형성되어 있고, 제 3 절연층(80)상에 적어도 한 개 이상의 제 2 내부 연결선(100)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 2 내부 연결선(100)상에서, 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 제 1 내부 연결선(45)은 제 2 내부 연결선(100)보다 레이저 오픈 영역(140)에 더 가까이 인접하여 형성되어 있으며, 제 1 내부 연결선(45)은 레이저 퓨즈 라인(60)을 구성하는 실리사이드와 폴리사이드와는 다른 폴리 게이트층으로 구성되어 있다. 도 5와 도 6에서, 레이저 오픈 영역(140)의 가장자리와 제 2 내부 연결선(100) 사이의 거리가 L5와 L6, 그리고 레이저 오픈 영역(140)의 가장자리와 제 1 내부 연결선(45) 사이의 거리가 L7과 L8로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 두 가지 물질 층들로 재구성하고, 그 중 한 물질 층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 제 1 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L7 또는 L8로 멀어질 수 있다. 따라서, 상대적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L5의 길이를 짧게 할 수 있어, 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치가 용이해지고 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 용이해 진다. 제 1 내부 연결선(45)에 사용되는 게이트 폴리는 금속보다 부식도가 낮아 습기에 대한 신뢰성 향상 및 미쓰어라인 시의 습기 침투에 대한 특성도 레이저 오픈 영역(140)에서 제 1 내부 연결선(45)까지의 수직 방향으로의 절연층 두께가 일정하기 때문에 향상시킬 수 있다. 이와 같이, 레이저 퓨즈 라인 관련 디자인 룰에 영향을 받는 인접 패턴 층을 레이저 퓨즈 라인 관련 디자인 룰에 영향을 받지 않는 층으로 변환시키면서, 그 공간을 또 다른 인접 층이나 레이저 퓨즈 라인 관련 디자인 룰에 이용할 수 있다. 즉, 종래 기술에 비해 거리 L5와 L6을 동일하게 할 수 있기 때문에 레이저 오픈 영역(140)으로부터 충분한 간격을 유지 할 수 있게 되는 것이다.A first insulating layer 40 is formed on the semiconductor substrate 35 and at least one first internal connecting line 45 is formed adjacent to the laser open region 140 on the first insulating layer 40 And a second insulating layer 50 is formed on the first insulating layer 40 and the first internal connecting line 45. At least one laser fuse line 60 And a third insulating layer 80 is formed on the second insulating layer 50 and the laser fuse line 60. At least one second insulating layer 80 is formed on the third insulating layer 80, A connection line 100 is formed adjacent to the laser open region 140 and a protection layer 120 is formed on the second internal connection line 100 except for the laser open region 140. The first internal connection line 45 is formed closer to the laser open area 140 than the second internal connection line 100 and the first internal connection line 45 is formed adjacent to the laser open area 140. The first internal connection line 45 forms a laser fuse line 60 The silicide and polycide are made up of different polygate layers. 5 and 6, the distance between the edge of the laser open region 140 and the second internal connecting line 100 is L5 and L6, and the distance between the edge of the laser open region 140 and the first internal connecting line 45 The distances are shown as L7 and L8. As described above, in the conventional layout, the metal layer as the internal connection line adjacent to the upper layer of the laser fuse line is reconstructed into two material layers, and one of the layers is replaced with a gate poly layer different from the silicide constituting the laser fuse and the polycide, The distance from the boundary of the laser open region 140 to the first internal connection line 45 (gate Ploy) can be moved away from the conventional L1 to L7 or L8 by laying out to be positioned below the fuse line. Therefore, the length of the distance L5 from the boundary of the laser open area 140 to the second internal connection line can be shortened, the internal connection line around the laser fuse line 60 can be easily arranged, It is easy to reduce the layout area. The gate poly used for the first internal connecting line 45 has a lower degree of corrosion than metal and thus improves reliability against moisture and moisture penetration at the time of mistake is also improved from the laser open area 140 to the first internal connecting line 45 The thickness of the insulating layer in the vertical direction of the insulating layer is constant. Thus, while the adjacent pattern layer affected by the design rule related to the laser fuse line is converted into a layer not influenced by the design rule related to the laser fuse line, the space can be used for another adjacent layer or a design rule related to the laser fuse line have. That is, since the distances L5 and L6 can be made equal to each other in comparison with the conventional technology, a sufficient gap can be maintained from the laser open region 140. [
도 7은 본 발명의 제 2 실시예에 따른 반도체 장치의 레이저 퓨즈와 레이저 퓨즈 주변 내부 연결선의 구성의 단면도이다.7 is a cross-sectional view of a configuration of a laser fuse and an internal connection line around a laser fuse in a semiconductor device according to a second embodiment of the present invention.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 제 1 내부 연결선(45)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 1 절연층 및 제 1 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 열발생부(52)가 형성되어 있고, 열발생부(52)상에 제 3 절연층(55)이 형성되어 있고, 제 3 절연층(55)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 3 절연층(55) 및 레이저 퓨즈 라인(60) 위에 제 4 절연층(80)이 형성되어 있고, 제 4 절연층(80) 위에 제 2 내부 연결선(100)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 4 절연층 및 제 2 내부 연결선(100) 위에 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 열발생부(52)는 레이저 퓨즈 라인(60)의 바로 아래 부분에 형성되어 있고, 제 1 내부 연결선(45)은 레이저 오픈 영역(140)에 인접하여 제 2 내부 연결선(100)보다 더 가까이 형성되어 있다. 또한, 제 1내부 연결선(45)은 제 2 내부 연결선(100)을 이루는 금속이 아닌 게이트 폴리로 구성되어 있다. 도 7에서, 상기 제 1 실시예에서와 마찬가지로 레이저 오픈 영역(140)의 가장자리와 제 2 내부 연결선(100) 사이의 거리가 L5와 L6, 그리고 레이저 오픈 영역(140)의 가장자리와 제 1 내부 연결선(45) 사이의 거리가 L7과 L8로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 두 가지 물질 층들로 재구성하고, 그 중 한 물질 층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 제 1 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L7 또는 L8로 멀어질 수 있으므로 상대적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L5의 길이를 짧게 할 수 있다. 뿐만 아니라, 레이저 퓨즈 라인의 하부에 레이저 빔을 흡수하여 열을 발생시킴으로써 적은 강도의 레이저 빔을 사용하여 레이저 퓨즈 라인(60)의 절단을 용이하게 함으로써 결과적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L5의 길이를 더욱 짧게 할 수 있어 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치와 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 더욱 용이해 진다.A first insulating layer 40 is formed on the semiconductor substrate 35 and a first internal connecting line 45 is formed adjacent to the laser open region 140 on the first insulating layer 40, A second insulating layer 50 is formed on the first insulating layer and the first internal connecting line 45 and at least one heat generating portion 52 is formed on the second insulating layer 50, A third insulating layer 55 is formed on the generating portion 52 and at least one laser fuse line 60 is formed on the third insulating layer 55. The third insulating layer 55, A fourth insulating layer 80 is formed on the first insulating layer 80 and the laser fuse line 60 and a second internal connecting line 100 is formed adjacent to the laser open region 140 on the fourth insulating layer 80, A protective layer 120 is formed on the remaining portions except the laser open region 140 on the first insulating layer and the second internal connecting line 100. Here, the heat generating portion 52 is formed directly below the laser fuse line 60, and the first internal connecting line 45 is adjacent to the laser open region 140 and is closer to the second internal connecting line 100 than the second internal connecting line 100. [ Is formed. The first internal connecting line 45 is formed of a gate poly, not a metal, forming the second internal connecting line 100. 7, the distance between the edge of the laser open region 140 and the second internal connecting line 100 is L5 and L6, the edge of the laser open region 140, (45) is represented by L7 and L8. As described above, in the conventional layout, the metal layer as the internal connection line adjacent to the upper layer of the laser fuse line is reconstructed into two material layers, and one of the layers is replaced with a gate poly layer different from the silicide constituting the laser fuse and the polycide, The distance from the boundary of the laser open region 140 to the first internal connecting line 45 (gate Ploy) can be moved away from the conventional L1 to L7 or L8, The length of the distance L5 from the boundary of the region 140 to the second internal connection line can be shortened. In addition, by absorbing the laser beam at the lower portion of the laser fuse line to generate heat, the laser fuse line 60 can be easily cut by using the laser beam of low intensity, The length of the distance L5 from the laser fuse line 60 to the internal connection line 2 can be further shortened, so that the arrangement of the internal connection line around the laser fuse line 60 and the reduction of the layout area by the laser fuse line 60 become easier.
도 8은 본 발명의 제 3 실시예에 따른 반도체 장치의 레이저 퓨즈와 그 주변 내부 연결선의 구성도 이다.8 is a configuration diagram of a laser fuse of a semiconductor device according to a third embodiment of the present invention and a connection line inside the periphery thereof.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 적어도 한 개 이상의 제 1 내부 연결선(45)이 레이저 오픈 영역(140)의 하부에 형성되어 있고, 제 1 절연층(40) 및 제 1 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 2 절연층(50) 및 레이저 퓨즈 라인(60)상에 제 3 절연층(80)이 형성되어 있고, 제 3 절연층(80)상에 적어도 한 개 이상의 제 2 내부 연결선(100)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 2 내부 연결선(100)상에서, 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 상기 실시예들에서와 마찬가지로, 제 1 내부 연결선(45)은 레이저 퓨즈 라인(60)을 구성하는 실리사이드와 폴리사이드와는 다른 폴리 게이트층으로 구성되어 있다. 도 8에서, 레이저 오픈 영역(140)의 가장자리와 제 2 내부 연결선(100) 사이의 거리가 L10, 그리고 레이저 오픈 영역(140)의 가장자리와 제 1 내부 연결선(45) 사이의 거리가 L9로써 나타나 있다. 상기 실시예에서와 마찬가지로, 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 두 가지 물질 층들로 재구성하고, 그 중 한 물질 층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 제 1 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L9로 멀어질 수 있다. 따라서, 상대적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L10의 길이를 짧게 할 수 있어, 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치가 용이해지고 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 용이해 진다. 또한, 제 1 내부 연결선(45)을 레이저 오픈 영역(140)의 하부에 배치함으로써, 레이저 퓨즈 주변의 내부 연결선이 한정된 공간내에 배치될 수 없을 경우에 응용될 수 있다.A first insulating layer 40 is formed on the semiconductor substrate 35 and at least one first internal connecting line 45 is formed on the first insulating layer 40 under the laser open region 140 And a second insulating layer 50 is formed on the first insulating layer 40 and the first internal connecting line 45. At least one laser fuse line 60 And a third insulating layer 80 is formed on the second insulating layer 50 and the laser fuse line 60. At least one second insulating layer 80 is formed on the third insulating layer 80, A connection line 100 is formed adjacent to the laser open region 140 and a protection layer 120 is formed on the second internal connection line 100 except for the laser open region 140. Here, as in the above embodiments, the first internal connection line 45 is formed of a polygate layer different from the silicide and the polycide constituting the laser fuse line 60. The distance between the edge of the laser open region 140 and the second internal connecting line 100 is L10 and the distance between the edge of the laser open region 140 and the first internal connecting line 45 is represented by L9 have. As in the above embodiment, in the conventional layout, the metal layer as the internal connection line adjacent to the upper layer of the laser fuse line is reconstructed into two material layers, and one of the layers is made of the silicide constituting the laser fuse and the gate The distance from the boundary of the laser open region 140 to the first internal connecting line 45 (gate Ploy) can be moved away from the conventional L1 to L9 by laying out the layer to be positioned below the laser fuse line. Therefore, the length of the distance L10 from the boundary of the laser open area 140 to the second internal connection line can be shortened, the internal connection line around the laser fuse line 60 can be easily arranged, It is easy to reduce the layout area. Further, by disposing the first internal connecting line 45 at the lower part of the laser open area 140, it can be applied when the internal connection line around the laser fuse can not be disposed in the limited space.
도 9는 본 발명의 제 4 실시예에 따른 레이저 퓨즈와 레이저 퓨즈 주변 내부 연결선의 구성의 단면도이다.9 is a cross-sectional view of a configuration of a laser fuse and an internal connection line around a laser fuse according to a fourth embodiment of the present invention.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 제 1 내부 연결선(45)이 레이저 오픈 영역(140)의 하부에 형성되어 있고, 제 1 절연층 및 제 1 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 열발생부(52)가 형성되어 있고, 열발생부(52)상에 제 3 절연층(55)이 형성되어 있고, 제 3 절연층(55)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 3 절연층(55) 및 레이저 퓨즈 라인(60) 위에 제 4 절연층(80)이 형성되어 있고, 제 4 절연층(80) 위에 제 2 내부 연결선(100)이 레이저 오픈 영역(140)에 인접하여 형성되어 있고, 제 4 절연층 및 제 2 내부 연결선(100) 위에 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 열발생부(52)는 레이저 퓨즈 라인(60)의 바로 아래 부분에 형성되어 있다. 또한, 제 1내부 연결선(45)은 제 2 내부 연결선(100)을 이루는 금속이 아닌 게이트 폴리로 구성되어 있다. 도 9에서, 상기 제 1 실시예에서와 마찬가지로 레이저 오픈 영역(140)의 가장자리와 제 2 내부 연결선(100) 사이의 거리가 L10, 그리고 레이저 오픈 영역(140)의 가장자리와 제 1 내부 연결선(45) 사이의 거리가 L9로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 두 가지 물질 층들로 재구성하고, 그 중 한 물질 층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 제 1 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L9로 멀어질 수 있으므로 상대적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L10의 길이를 짧게 할 수 있다. 또한, 제 1 내부 연결선(45)을 레이저 오픈 영역(140)의 하부에 배치함으로써, 레이저 퓨즈 주변의 내부 연결선이 한정된 공간내에 배치될 수 없을 경우에 응용될 수 있다. 뿐만 아니라, 레이저 퓨즈 라인의 하부에 레이저 빔을 흡수하여 열을 발생시킴으로써 적은 강도의 레이저 빔을 사용하여 레이저 퓨즈 라인(60)의 절단을 용이하게 함으로써 결과적으로 레이저 오픈 영역(140)의 경계로부터 제 2 내부 연결선까지의 거리 L10의 길이를 더욱 짧게 할 수 있어 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치와 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 더욱 용이해 진다.A first insulating layer 40 is formed on the semiconductor substrate 35 and a first internal connecting line 45 is formed on the lower portion of the laser open region 140 on the first insulating layer 40, A second insulating layer 50 is formed on the first insulating layer and the first internal connecting line 45 and at least one heat generating portion 52 is formed on the second insulating layer 50, A third insulating layer 55 is formed on the generating portion 52 and at least one laser fuse line 60 is formed on the third insulating layer 55. The third insulating layer 55, A fourth insulating layer 80 is formed on the first insulating layer 80 and the laser fuse line 60 and a second internal connecting line 100 is formed adjacent to the laser open region 140 on the fourth insulating layer 80, A protective layer 120 is formed on the remaining portions except the laser open region 140 on the first insulating layer and the second internal connecting line 100. Here, the heat generating portion 52 is formed directly below the laser fuse line 60. The first internal connecting line 45 is formed of a gate poly, not a metal, forming the second internal connecting line 100. 9, the distance between the edge of the laser open region 140 and the second internal connecting line 100 is L10 and the distance between the edge of the laser open region 140 and the first internal connecting line 45 ) Is shown as L9. As described above, in the conventional layout, the metal layer as the internal connection line adjacent to the upper layer of the laser fuse line is reconstructed into two material layers, and one of the layers is replaced with a gate poly layer different from the silicide constituting the laser fuse and the polycide, The distance from the boundary of the laser open region 140 to the first internal connecting line 45 (gate Ploy) can be moved away from the conventional L1 to L9, The length of the distance L10 from the boundary of the first internal connecting line to the second internal connecting line can be shortened. Further, by disposing the first internal connecting line 45 at the lower part of the laser open area 140, it can be applied when the internal connection line around the laser fuse can not be disposed in the limited space. In addition, by absorbing the laser beam at the lower portion of the laser fuse line to generate heat, the laser fuse line 60 can be easily cut by using the laser beam of low intensity, The length of the distance L10 from the laser fuse line 60 to the internal connection line 2 can be further shortened and the arrangement of the internal connection line around the laser fuse line 60 and the reduction of the layout area by the laser fuse line 60 are further facilitated.
도 10은 본 발명의 제 5 실시예에 따른 반도체 장치의 레이저 퓨즈와 그 주변 내부 연결선의 구성도 이다.10 is a configuration diagram of a laser fuse of a semiconductor device according to a fifth embodiment of the present invention and a connection line inside the periphery thereof.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 적어도 한 개 이상의 내부 연결선(45)이 레이저 오픈 영역(140)의 하부에 형성되어 있고, 제 1 절연층(40) 및 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 2 절연층(50) 및 레이저 퓨즈 라인(60)상에 제 3 절연층(80)이 형성되어 있고, 제 3 절연층(80)상에서, 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 상기 실시예들에서와 마찬가지로, 내부 연결선(45)은 레이저 퓨즈 라인(60)을 구성하는 실리사이드와 폴리사이드와는 다른 폴리 게이트층으로 구성되어 있다. 도 10에서, 레이저 오픈 영역(140)의 가장자리와 내부 연결선(100) 사이의 거리가 L11로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 모두 바꾸어 레이저 퓨즈 라인 하층 그리고 레이저 오픈 영역의 하부에 위치하도록 레이 아웃함으로써, 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치가 용이해지고 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 용이해 진다. 내부 연결선(45)에 사용되는 게이트 폴리는 금속보다 부식도가 낮아 습기에 대한 신뢰성 향상 및 미쓰어라인 시의 습기 침투에 대한 특성도 레이저 오픈 영역(140)에서 내부 연결선(45)까지의 수직 방향으로의 절연층 두께가 일정하기 때문에 향상시킬 수 있다. 이와 같이, 레이저 퓨즈 라인 관련 디자인 룰에 영향을 받는 인접 패턴 층을 레이저 퓨즈 라인 관련 디자인 룰에 영향을 받지 않는 층으로 변환시키면서, 그 공간을 또 다른 인접 층이나 레이저 퓨즈 라인 관련 디자인 룰에 이용할 수 있다.A first insulating layer 40 is formed on the semiconductor substrate 35 and at least one internal connecting line 45 is formed on the first insulating layer 40 at a lower portion of the laser open region 140 A second insulating layer 50 is formed on the first insulating layer 40 and the internal connecting line 45 and at least one laser fuse line 60 is formed on the second insulating layer 50 And a third insulating layer 80 is formed on the second insulating layer 50 and the laser fuse line 60. The third insulating layer 80 is formed on the remaining portion except for the laser open region 140 A protective layer 120 is formed. Here, as in the above embodiments, the internal connection line 45 is composed of a polygate layer different from the silicide and the polycide constituting the laser fuse line 60. 10, the distance between the edge of the laser open region 140 and the internal connection line 100 is represented by L11. As described above, in the conventional layout, the metal layer as the internal connection line adjacent to the upper layer of the laser fuse line is replaced with the gate poly layer which is different from the silicide constituting the laser fuse and the gate poly layer, The arrangement of the internal connection lines around the laser fuse line 60 is facilitated and the reduction of the layout area by the laser fuse line 60 is facilitated. The gate poly used for the internal connection line 45 has lower corrosion resistance than metal, and thus the reliability against humidity and the characteristic of moisture penetration at the time of mistake are also increased in the vertical direction from the laser open area 140 to the internal connection line 45 The thickness of the insulating layer of the insulating layer is constant. Thus, while the adjacent pattern layer affected by the design rule related to the laser fuse line is converted into a layer not influenced by the design rule related to the laser fuse line, the space can be used for another adjacent layer or a design rule related to the laser fuse line have.
도 10에서 보는 바와 같이 레이저 퓨즈 라인(60) 주변의 모든 내부 연결선(45)을 레이저 오픈 영역(140)의 하부에 형성시킴으로써 레이저 오픈 영역(140)에 인접한 내부 연결선(45)이 한정된 공간 내에 배치될 수 없을 경우에 적용할 수 있다.The internal connection lines 45 adjacent to the laser open region 140 are arranged in a limited space by forming all the internal connection lines 45 around the laser fuse line 60 at the lower portion of the laser open region 140 as shown in FIG. If you can not do it, you can apply it.
도 11은 본 발명의 제 6 실시예에 따른 레이저 퓨즈와 레이저 퓨즈 주변 내부 연결선의 구성의 단면도이다.11 is a cross-sectional view of a configuration of a laser fuse and an internal connection line around a laser fuse according to a sixth embodiment of the present invention.
반도체 기판(35)상에 제 1 절연층(40)이 형성되어 있고, 제 1 절연층(40)상에 적어도 하나 이상의 내부 연결선(45)이 레이저 오픈 영역(140)의 하부에 형성되어 있고, 제 1 절연층 및 내부 연결선(45)상에 제 2 절연층(50)이 형성되어 있고, 제 2 절연층(50)상에 적어도 하나 이상의 열발생부(52)가 형성되어 있고, 열발생부(52)상에 제 3 절연층(55)이 형성되어 있고, 제 3 절연층(55)상에 적어도 한 개 이상의 레이저 퓨즈 라인(60)이 형성되어 있고, 제 3 절연층(55) 및 레이저 퓨즈 라인(60) 위에 제 4 절연층(80)이 형성되어 있고, 제 4 절연층 및 제 2 내부 연결선(100) 위에 레이저 오픈 영역(140)을 제외한 나머지 부위에 보호층(120)이 형성되어 있다. 여기서, 열발생부(52)는 레이저 퓨즈 라인(60)의 바로 아래 부분에 형성되어 있다. 또한, 내부 연결선(45)은 금속이 아닌 게이트 폴리로 구성되어 있다. 도 9에서, 상기 실시예에서와 마찬가지로 레이저 오픈 영역(140)의 가장자리와 내부 연결선(45) 사이의 거리가 L11로써 나타나 있다. 이와 같이 종래의 레이 아웃에서 레이저 퓨즈 라인 상층에 인접한 내부 연결선으로서의 금속층을 레이저 퓨즈를 구성하는 실리사이드와 폴리사이드와는 다른 게이트 폴리층으로 바꾸어 레이저 퓨즈 라인 하층에 그리고 레이저 오픈 영역의 하부에 위치하도록 레이 아웃함으로써, 레이저 오픈 영역(140)의 경계로부터 내부 연결선(45)(게이트 Ploy)까지의 거리가 종래의 L1에서 L11로 멀어질 수 있고, 또한, 레이저 퓨즈 라인의 하부에 레이저 빔을 흡수하여 열을 발생시킴으로써 적은 강도의 레이저 빔을 사용하여 레이저 퓨즈 라인(60)의 절단을 용이하게 함으로써 결과적으로 레이저 퓨즈 라인(60) 주변의 내부 연결선의 배치와 레이저 퓨즈 라인(60)에 의한 레이 아웃 면적의 감소가 더욱 용이해 진다.A first insulating layer 40 is formed on the semiconductor substrate 35 and at least one internal connection line 45 is formed on the first insulating layer 40 at a lower portion of the laser open region 140, A second insulating layer 50 is formed on the first insulating layer and the internal connecting line 45 and at least one heat generating portion 52 is formed on the second insulating layer 50, At least one laser fuse line 60 is formed on the third insulating layer 55 and the third insulating layer 55 and the laser A fourth insulating layer 80 is formed on the fuse line 60 and a protective layer 120 is formed on the fourth insulating layer and the second internal connecting line 100 except for the laser open region 140 have. Here, the heat generating portion 52 is formed directly below the laser fuse line 60. Further, the internal connection line 45 is formed of a gate poly, not a metal. 9, the distance between the edge of the laser open region 140 and the internal connection line 45 is represented by L11 as in the above embodiment. As described above, in the conventional layout, the metal layer as the internal connection line adjacent to the upper layer of the laser fuse line is replaced with the gate poly layer different from the silicide and the polycide constituting the laser fuse, so as to be positioned below the laser fuse line, The distance from the boundary of the laser open area 140 to the internal connection line 45 (gate Ploy) can be moved away from the conventional L1 to L11 and the laser beam can be absorbed by the laser fuse line under the laser fuse line, Thereby facilitating the cutting of the laser fuse line 60 by using a laser beam of low intensity so that the arrangement of the internal connection line around the laser fuse line 60 and the layout area of the laser fuse line 60 The reduction becomes easier.
또한, 상기 실시예에서와 마찬가지로, 내부 연결선(45)을 레이저 오픈 영역(140)의 하부에 형성시킴으로써 레이저 오픈 영역(140)에 인접한 내부 연결선(45)이 한정된 공간 내에 배치될 수 없을 경우에 적용할 수 있다.Also, as in the above embodiment, when the internal connection line 45 is formed below the laser open region 140, the internal connection line 45 adjacent to the laser open region 140 can not be disposed in the limited space can do.
본 발명의 또 다른 실시예는 본 발명의 범위 내에서 여러 가지가 가능하다.Other embodiments of the present invention are possible within the scope of the present invention.
본 발명은 반복되는 리던던시 회로와 레이저 퓨즈를 사용하는 고집적 반도체 장치에 있어서 레이저 퓨즈 주변 회로의 내부 연결선의 일부를 레이저 퓨즈 관련 디자인 룰의 영향을 받지 않는 층으로 변한 시킴으로서 레이저 주변의 내부 연결선에 대한 레이 아웃 면적을 감소시킴으로 반도체 장치의 집적도를 높이는 효과를 가진다.In a highly integrated semiconductor device using a redundant redundancy circuit and a laser fuse, a part of an internal connection line of a laser fuse peripheral circuit is changed into a layer not affected by a design rule related to a laser fuse, Out area of the semiconductor device, thereby increasing the degree of integration of the semiconductor device.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046344A KR100190100B1 (en) | 1996-10-16 | 1996-10-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046344A KR100190100B1 (en) | 1996-10-16 | 1996-10-16 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980027545A KR19980027545A (en) | 1998-07-15 |
| KR100190100B1 true KR100190100B1 (en) | 1999-06-01 |
Family
ID=19477740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960046344A Expired - Fee Related KR100190100B1 (en) | 1996-10-16 | 1996-10-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100190100B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235859B2 (en) | 2003-10-02 | 2007-06-26 | Infineon Technologies Ag | Arrangement and process for protecting fuses/anti-fuses |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872648B2 (en) * | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
-
1996
- 1996-10-16 KR KR1019960046344A patent/KR100190100B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235859B2 (en) | 2003-10-02 | 2007-06-26 | Infineon Technologies Ag | Arrangement and process for protecting fuses/anti-fuses |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980027545A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6682959B2 (en) | Architecture of laser fuse box of semiconductor integrated circuit and method for fabricating the same | |
| KR100534096B1 (en) | Fuse region of a semiconductor memory device and method of fabricating the same | |
| US6307273B1 (en) | High contrast, low noise alignment mark for laser trimming of redundant memory arrays | |
| JP3454306B2 (en) | Fuse structure | |
| US6876057B2 (en) | Semiconductor devices including fuses and dummy fuses | |
| US7402464B2 (en) | Fuse box of semiconductor device and fabrication method thereof | |
| US20070172995A1 (en) | Method for forming fuse of semiconductor device | |
| JP3135039B2 (en) | Semiconductor device | |
| US20070023861A1 (en) | Fuse structure window | |
| US6713837B1 (en) | Semiconductor device with fuse | |
| US20060278953A1 (en) | Semiconductor memory device | |
| KR100190100B1 (en) | Semiconductor device | |
| US6667535B2 (en) | Fuse structure | |
| US6303970B1 (en) | Semiconductor device with a plurality of fuses | |
| US6291844B1 (en) | Semiconductor memory device with an improved layout of programmable fuses | |
| US6495901B2 (en) | Multi-level fuse structure | |
| US7034378B2 (en) | Fuse structure used in an integrated circuit device | |
| US6355968B1 (en) | Wiring through terminal via fuse | |
| KR100728964B1 (en) | Fuse of Semiconductor Device and Formation Method | |
| KR100605599B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6310396B1 (en) | Semiconductor circuit apparatus and method for fabricating the semiconductor circuit apparatus | |
| KR100790976B1 (en) | Fuse box and its formation method to reduce damage and crosstalk caused by laser blowing | |
| KR20010038359A (en) | method of manufacturing passivation layer in semiconductor device and structure thereof | |
| US20070102785A1 (en) | Semiconductor device with fuse and method of fabricating the same | |
| JPH0287552A (en) | semiconductor equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961016 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961016 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981224 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990119 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990120 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20011207 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20021209 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031209 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041209 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051206 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061221 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20081210 |