[go: up one dir, main page]

KR100189906B1 - 비터비 복호화방법 및 그 회로 - Google Patents

비터비 복호화방법 및 그 회로 Download PDF

Info

Publication number
KR100189906B1
KR100189906B1 KR1019960011620A KR19960011620A KR100189906B1 KR 100189906 B1 KR100189906 B1 KR 100189906B1 KR 1019960011620 A KR1019960011620 A KR 1019960011620A KR 19960011620 A KR19960011620 A KR 19960011620A KR 100189906 B1 KR100189906 B1 KR 100189906B1
Authority
KR
South Korea
Prior art keywords
data
decoded data
positive
decoded
viterbi decoding
Prior art date
Application number
KR1019960011620A
Other languages
English (en)
Other versions
KR970071704A (ko
Inventor
소이찌 이와무라
전진규
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960011620A priority Critical patent/KR100189906B1/ko
Priority to CN96112474A priority patent/CN1112770C/zh
Priority to DE69628138T priority patent/DE69628138T2/de
Priority to EP96307767A priority patent/EP0802634B1/en
Priority to JP28708096A priority patent/JP3278581B2/ja
Priority to CA002189209A priority patent/CA2189209A1/en
Priority to US08/743,912 priority patent/US5917863A/en
Publication of KR970071704A publication Critical patent/KR970071704A/ko
Application granted granted Critical
Publication of KR100189906B1 publication Critical patent/KR100189906B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 자기기록재생장치의 재생신호를 복조하는 비터비 복호화방법 및 그 회로에 관한 것이고, 회로규모를 증대시키지 않고 복호처리시스템의 능력을 중대한다.
본 발명은 상태수 2치의 PR4의 최우호복호를 비터비방식으로 구성하기 위하여 등화기에서 파형등화시킨 재생신호를 입력하고, 각각 +1 및 -1을 문턱값으로 하는 2개의 비교기에 의해, 정진폭방향의 2치 부호화데이터 및 부진폭 방향의 2치부호화데이터를 구하고, 더우기 소정 시간마다 나누어서 절환하고, 이러한 데이터를 그룹화한다. 그룹화된 데이터를 비터비 복호처리를 행한 후에 그룹의 최종복호데이터화 다음 그룹의 최초의 복호데이터를 정합시킨 후에 그룹화를 해제하는 방법에 의해 비터비 복호화가 행해지며, A/D변환기나 마이크로 프로세서 등을 사용치 않고 시프트 레지스터를 주요구성으로 하여 간단한 비터비 복호화회로가 구성된다.

Description

비터비 복호화방법 및 그 회로
제1도는 디지털 비디오 카세트 레코더의 신호처리시스템의 블럭도이다.
제2도는 제1도에 도시된 기록부호화부의 내부 구성의 일 예이다.
제3도는 제1도에 도시된 데이터 검출부의 내부 구성의 일 예이다.
제4a도는 NRZI부호로 비터비 복호화의 적용예이고, 제4b도는 프리코더의 상태도이다.
제5a도는 NRZI부호의 복호 프로세서를 정리한 테이블이고, 제5b도는 채널출력을 도식한 도면이고, 제5c도는 채널출력의 상태를 시간상으로 나타낸 트레리스선도(Trellis diagram)이다.
제6a도화 제6b도는 제3도에 도시된 비터비 복호화회로의 입력신호화 비터비 복호화회로를 위한 트레리스선도이다.
제7a도화 제7b도는 잡음 중첩시의 비터비 복호화회로의 입력신호화 검출데이터의 수정처리과정을 설명하기 위한 도면과 비터비 복호화회로를 위한 트레리스선도이다.
제8도는 종래의 비터비 복호화회로의 회로도이다.
제9도는 A/D변환기를 사용하지 않는 데이터 검출부의 내부구성의 예이다.
제10도는 본 발명에 의한 비터비 복호화회로의 블럭도이다.
제11도는 제10도에 도시된 비터비 복호화회로의 상세회로도이다.
제12도는 제10도에 도시된 초기상태값 설정 및 비터비 복호기의 상세회로도이다.
본 발명은 비터비 복호화회로 및 그 방법에 관한 것으로, 특히 디지털 기록재생장치에 있어서 고속도, 고밀도 기록재생에 적용되는 하드웨어가 간단한 디지털 정보의 비터비 복호화회로 및 그 방법에 관한 것이다.
제1도는 디지털 기록재생장치의 신호처리시스템의 블럭도이다.
제1도에 있어서, 아날로그 영상신호 및 음성신호는 각각 A/D변환기(110, 120)를 통해서 디지털 신호로 변환되고, 영상데이터는 영상 데이터 부호화부(130)에서 고능률 부호화처리에 의해 데이터량을 압축해서 오류정정부호화부(140)에 출력한다. 오류정정부호화부(140)에서는 데이터 압축부(130)로부터 출력되는 영상데이터화 A/D변환기(120)를 통해서 입력되는 음성데이터화 합성하고, 오류정정용 부호 예를 들어, RS(Reed Solomon)코드를 이용하여 데이터에 패리티를 부가해서 기록부호화부(150)에 출력한다. 이 기록부호화부(150)의 내부 구성은 제2도에 도시되어 있다.
제2도에 도시된 채널변조기(151)는 제1도에 도시된 오류정정부호화부(140)로부터 출력되는 오류정정부호화된 데이터를 변조한다. 예를 들어, 8-to-14 변조방식 또는 24-to-25 변조방식을 이용한다. 프리코더(152)는 채널변조된 데이터를 NRZI(non-retufn to zero inversion) 코드로 변환한다. 기록보상회로(153)는 기록등화기를 포함하며, 기록열화특성을 보상하기 위하여 NRZI 코드를 등화처리해서 제1도에 도시된 기록앰프(160)에 출력한다. 여기서, 기록등화기는 테이프의 호환성을 위해 기록보상회로(153)에 포함될 수도 있고, 포함되지 않을 수도 있다.
기록앰프(160)에서는 기록부호화부(150)의 출력신호를 증폭하고, 증폭된 신호를 기록용 헤드(HD1)에 의해 자기테이프(T)에 기록한다.
한편, 자기테이프(T)상에 기록된 신호를 재생용 자기헤드(HD2)에 의해 독출해서 독출된 신호를 재생앰프(210)에서 증폭하고, 이 증폭된 신호를 데이터 검출부(220)에서 영상 및 음성데이터로 재생한다. 재생용 등화기를 내재한 데이터 검출부(220)의 내부 구성은 제3도에 도시되어 있다.
제3도에 도시된 AGC앰프(221)는 제1도에 도시된 재생 앰프(210)로부터 증폭된 신호의 진폭을 조절한다. 저역여파기(222)는 AGC앰프(221)로부터 출력되는 신호에 중첩된 고주파성분의 잡음을 제거하기 위하여 AGC 앰프(221)의 출력 신호를 저역여 파한다.
A/D변환기(223)는 저역여파된 신호를 디지털 데이터로 변환한다. 등화기(224)는 디지털 데이터의 파형왜곡 및 레벨 왜곡을 보상한 후 비터비 복호화회로(226)에 출력한다. 타이밍검출기(225)에서는 등화기(224)에서 등화된 출력신호의 소정주파수를 검출해서 내재된 PPL(도시되지 않음)회로를 이용하여 재생 신호의 타이밍을 검출해서 A/D변환기(223)의 샘플링클럭과 도면에는 도시되지 않았지만 각 부의 구동클럭을 출력한다. 비터비 복호화회로(226)에서는 등화된 데이터를 비터비 복호화한다. 채널복조기(227)는 비터비 복호화된 데이터를 변조시 사용된 변조방법에 근거하여 복조해서 제1도에 도시된 오류정정복호화부(230)에 출력한다.
오류정정복호화부(230)에서는 데이터 검출부(220)로부터 출력되는 영상 및 음성데이터의 오류를 정정한 후 영상데이터 복호화부(240)에서 영상데이터를 복호화하고, D/A변환기(250)를 통해서 영상신호를 복원한다. 음성데이터는 음성용 D/A변환기(260)를 통해서 음성신호를 복원한다.
한편, 기존의 기록재생계 특성을 대폭적으로 변화시키지 않고, 신호처리에 의해 기록밀도를 높히는 방식으로서, 비터비 복호화 처리를 포함하는 PRMl(Partial Response Maximum Likelihood)관련기술이 진전되고, 수많은 구체화회로수단이 제안되고 있다.
상태수 2치의 NRZI부호로 비터비 복호화의 적용예는 제4a도에 도시되어 있다. 제4a도에 도시된 프리코더(152)와 비터비 복호화회로(226)는 제2도 및 제3도에 도시된 프리코더화 비터비 복호화회로와 동일한 참조변호를 부여한다.
제4a도에 있어서, 프리코더(152)는 하나의 지연소자(11)와, 배타적 논리합게이트로 되어 있는 'module 2' 가산회로(12)로 구성되며, 1T 프리코더 또는 PR(1, -1)형 시스템이라고 한다. 이 프리코더(152)는 입력데이터를 NRZI코드로 변환한다.
자기기록재생채널(200)의 특성은 미분특성(1-D)을 가진다. 가산기(201)에서 잡음(nk)이 중첩된 채널 출력(yk)은 식(2)로 정의되며, 이 채널 출력(yk)이 비터비 복호화회로(226)에 입력되어 복호화된 출력(ck)을 얻는다.
실시간 t는 아래 (1)로 정의된다.
[식 1]
t = k·T
여기서, T,는 비트 주기이고, k: 실시간 t를 비트 주기 T에서 기준화한 시간(이하 단일 시각이라 함)이다.
[식 2]
yk= zk+nk
if nk= 0, yk = zk
제4a도에 도시된 ak는 시각 k에서의 입력 데이터(-1과 1의 2치부호화정보)이고, D는 1비트(T) 지연을 도시한 지연연산자, bk는 프리코더의 시각 k에서의 출력 데이터이고, zk는 시각 k에서의 자기기록 재생채널의 출력 데이터(중첩 잡음(nk)=0이고, (1-D):자기기록재생 채널특성(미분특성)이고, nk는 시각 k에서의 채널에 유입중첩하는 잡음값이고, yk는 시각 k에서의 수신단자 입력신호(3치)이고, ck:시각 k에서의 복호데이터이다.
제4b도는 프리코더(152)의 상태도로서, 화살표 라인은 어느 한 상태에서 다른 상태로의(또는 그 자체) 각각 허용되는 추이(transition) 나타낸다. 제4b도에 도시된 S는 채널의 상태값(여기서는 zk와 동일)이다.
한편, 시각 k에서의 데이터 ak(-1 또는 +1)를 프리코더(152)에 입력한 경우, 그 출력(bk) 및 채널출력(yk)이 출력되고, 그 채널출력(yk)을 바탕으로 하여 복호화된 데이터를 얻을 때까지의 프로세서를 정리한 테이블은 제5a도에 도시되어 있다.
또한, 제5b도는 채널에 잡음이 중첩되지 않은 경우의 수신단자 입력 yk을 도식화하고 있고, 제5c도는 이 yk의 상태추이를 도시하는 트레리스선도이다.
제3도에서는, 등화기(224)의 출력신호와 중첩 잡음이 비터비 복호화회로(226)에 입력되지만, 실제의 채널(자기기록, 재생계) 수신단자 입력은 재생용 자기헤드출력이 된다.
여기서, 주요한 잡음발생원인은 테이프입자성, 헤드임피던스 및 재생 앰프의 초기 바이어스저항 등에 의한 것이다. 따라서, 재생용 헤드, 재생앰프, 등화기등, 비터비 복호화회로의 입력으로 도달할 때까지 여러가지 프로세서를 경유하기 때문에 그 입력신호 스펙트럼도, 중첩 잡음 스펙트럼도 변화되고 있다.
비터비 복호화회로(226)의 실제의 입력파형은 제6a도에 도시된 바와 같이, 입력데이터와 중첩 잡음을 전부 분리, 식별가능하지 않는 아날로그 파형으로 되어 있다.
따라서, 여기서는 기준화 입력(+1, 0, -1)의 정방향 진폭을 Hn검출용 비교기에서 2치로 양자화(H or L)하고, 입력신호가 문턱치 +1보다 넘을 때 Hn검출용 비교기의 출력(Hn)을 H로 하고, 넘지 않을 때 Hn검출용 비교기의 출력(Hn)을 L로 한다.
동일하게, 기준화 입력(+1, 0, -1)의 부방향 진폭을 Ln검출용 비교기에서 2치로 양자화하고, 입력신호가 문턱치 -1보다 부방향으로 넘는 경우, Ln=H로 하고, 넘지 않을 경우는 Ln=L로 한다.
여기서, 잡음이 중첩되지 않은 경우, 자기기록재생 채널특성은 미분특성(1-D)이고, 부 분응답 PR(1, -1)형이기 때문에, +1(Hn=H) 의 다음에는 0(Hn=L) 또는 -1(Ln비교기출력에서 Ln=H)이 독출되고, +1''이 결코 독출되지 않는다. 동일하게, -1(Ln=H)의 다음에는 0(Ln=H) 또는 +1(Hn=H)이 독출되고, -1(Ln=H)이 결코 독출되지 않는다.
제6b도는 제6a도에 도시된 입력신호를 입력하는 비터비 복호화회로를 위한 트레리스선도이다.
이것과 대응하여, 제7a도에 도시된 바와 같이, 채널출력에 잡음이 중첩되어 비터비 복호화회로에 입력되는 경우, 상술한 원칙은 필요해도 성립하지 않는다.
제7a도에 도시된 바와 같이, 시각 k=3에서 +1''을 검출한 후 시각 k=5에서 다시 +1을 검출한 경우에 문제가 발생한다. 또한, 더우기 +1이 연속하는 것도 고려해야 한다.
상술한 원칙 즉, 부분응답 PR(1, -1)형이기 때문에, +1 다음에는 0 또는 -1이 독출되고, +1이 결코 독출되지 않고, 동일하게, -1의 다음에는 0, 또는 +1이 독출되고, -1이 결코 독출되지 않는다는 원칙에 따라 +1이 연속하거나 +1을 검출한 후 0은 제외하고 다시 +1을 검출하게 되면 잡음에 의한 에러가 발생한 경우가 된다.
여기서, 비터비 복호화처리에서는 어떤시각에서 검출데이터가 정확한가, 또는 트레리스선도상에서 어느 경로(pass)가 올바른지를 판정하는 측도로서, 통상 각 상태에 따른 매트릭을 계산하여 생존경로를 선정하고, 또한 각 상태에 따른 생존경로에 대한 정보를 메모리에 저장하고, 결국은 트레리스선도와 같은 형태를 갖는 메모리에 의해 입력데이터가 복호화되어 출력된다. 이를 위하여 당연히, A/D변환기, 마이크로프로세서 및 가산기등을 필요로 한다.
그러나, 상태수가 2치인 경우, 신호의 정방향 피크치(이하 정 피크치라고 함)및 부방향의 피크치(이하 부 피크치라고 함)가 매트릭에 근본적으로 대응하기 때문에, 신호의 정 피크치의 검출과 그 검출레벨치를 유지하고 그 검출레벨치를 새로운 문턱치로서 설정하고, 더우기 연속하는 정 피크치의 검출에 준비함과 동시에 부 피크치의 검출용 문턱치도 갱신하는 회로로 구성하면 좋다.
이때, 새로운 부 피크치 검출용 문턱치는 정 피크치 검출용 문턱치보다 어떤 일정치, A만큼 낮게 하는 것이 필요하다.
이러한 회로가 설정되어 있으면, 매트릭의 최소거리는 정 피크치에 이어서 부 피크치를 검출한 순간에 확정한다. 더우기, 그 순간에 부 피크치로부터 최대 근접한 과거의 정 피크치 발생시각까지의 트레리스선도상의 경로를 확정한다. 더우기, 매트릭이 최소치의 경로가 선정되는 것이 된다.
동일하게, 부 피크치 검출과 이 검출치를 유지하고, 그 검출치를 새로운 -1 문턱치로서 설정함과 동시에, +1 검출 문턱치를 상기 오프셋치, A만큼 시프트해서 설정하여 수정하고, 다음에 연속해서 입력하는 신호의 정 피크치 또는 부 피크치의 검출에 준비할 필요가 있다.
이러한 -1 문턱치와 +1 문턱치와의 사이에 일정의 오프셋치를 가지고, 입력신호 피크대 피크치와 연동시키는 것을 고려한 것은 문헌(1)에 기재되어 있다: [1] 이마이, 미야키의 신호처리방식 PRML, 차세대의 대용량기억장치를 이룬다 일본 닛케이 일렉트로닉스 No,599,pp 72-97, January. 17, 1994.
또한, 아래 문헌(2) 및 (3)에 기재되어 있는 종래의 비터비 복호화회로구성의 대표예 8도를 결부시켜 그 주요구성회로를 설명한다.
[2] M.J.Ferguson, ''Optimal Reception for Binary Partial Response Channels' Bel1 Syst.Tech.J.,vol 51,no 2, pp 493-505. Feb.1972, [3] R.W.Wood, D.A.Petersen,''Viterbi Detection of Class IV Partia1 Response on a Magnetic Recording Channel, I EEE Trans.Commum.,Com-34, vol 5, pp 454-461, May.1986.
제8도에 있어서, 여기서는 도시되어 있지 않지만 A/D변환기에서 입력신호를 양자화(통상 6비트)한 후 3치데이터(-2, 0, +2)로서 가산기(232)에 입력된다. 샘플홀드기(231)는 입력신호를 배타적 논리합케이트(235)를 통해 출력되는 신호에 따라 즉, 입력신호의 상태가 변화할 때는 갱신하고, 그렇지 않으면 입력신호를 그대로 홀드한다.
배타적 논리합게이트(235)의 출력이 1이면 입력신호의 상태가 변화함을 나타내고, 램(243)에는 포인트 레지스터(241)를 통해 어드레스 카운터(240)에 의해 카운트된 포인트어드레스에 배타적 논리합게이트(236)의 출력이 +1(H)로서 기입된다. 배타적 논리합게이트(235)의 출력이 0 이면 램(243)에는 어드레스카운터(240)에서 카운트된 어드레스에 -1(L)가 기입된다. 따라서, 복호데이터는 램(RAM : 243)에 축적된다. 여기서, NRZI코드의 원래의 데이터 ak, 또한 복호데이터 ck는 제7도에 도시된 바와 같이 트레리스선도상에서 상태 S가 변화할 때는 이것을 +1(H)에, 변화하지 않은 경우를 ''-1(H)''로 복호화하는 것이 좋다. 따라서, 후자의 경우는 무조건적으로 이것을 -1(L)''로서 램(243)에 기입하고 독출한다.
한편, 시각 p에 있어서, 상태 S가 선택될 때는 경로가 분기되고, 다음의 분기점에 도달할 때는 처음 시각 p에서의 최종 경로가 결정된다.
이때 시각 p에 있어서 상태 S가 변화했는지를 알고, 이것에 응답해서 램(243)의 어드레스 p에 +1(H) 또는 -1(L)을 기입하면 좋다.
따라서, 이러한 구성에서는 램, 어드레스 카운터, 여기서는 도시되어 있지 않은 A/D변환기, 마이크로프로세서(CPU)등이 필요하게 된다.
즉, 비터비 복호화의 트레리스선도상에서 좌에서 우방향(이하 순방향이라고 함)으로 복호화를 할 때 분기점이 있는 곳에서 보면 매트릭을 연산을 하여 메모리시켜 둘 필요가 있다. 마이크로 프로세서에 의해 각 분기점마다 매트릭을 계산할 필요가 있다는 것이다.
상술한 바와 같이 비터비 복호화회로를 구성하는 경우에 램을 사용하는 경우에는 A/D변환기, 마이크로프로세서 및 디지털 가산기등의 디지털신호처리부가 필요하다.
비터비 복호화회로를 IC화하는 경우, 그 IC칩내에서 A/D변환기와 디지털 신호처리부가 차지하고 있어 면적이 커지게 되고, IC전체의 코스트가 상승하는 문제점이 있었다. 특히, 종래방식의 비터비 복호화회로에 사용하고 있는 6비트의 플러시(flush)형 A/D변환기에서는 64개의 비교기를 탑재할 필요가 있고, 이 부분이 큰 면적을 차지하는 문제점이 있있다.
상기의 문제점을 해결하기 위하여, 본 발명의 목적은 상태추이도에서 우에서 좌방향(이하 역방향이라고 함)으로 복호화를 해나가면 분기점이 항상 경로의 합류되는 곳이기 때문에 종래의 순방향으로 복호화시 분기점마다 행해진 복잡한 연산없이도 간단하게 비터비 복호화하는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 별도의 A/D변환기를 필요로 하지 않은 시프트레지스터메모리(이하 단순히 시프트레지스터라고함)를 주요회로로 하여 구성하는 것에 의해, 하드웨어가 간단안 비터비 복호화회로를 제공하는 데 있다.
상기의 목적을 달성하기 위하여, 본 발명에 의한 비터비 복호화방법은 전송되는 입력신호를 비터비 복호화하는 방법에 있어서:
(a) 입력신호에 대해 매트릭 대응치로서의 정 피크치와 부 피크치의 순시값을 검출하는 단계, (b) 검출된 순시값을 소정시간 마다 절환해서 그룹화하여 그룹화된 정 및 부 피크 데이터를 출력하는 단계, (c) 상기 그룹화된 정 및 부 피크데이터를 역방향 변환하여 역방향의 정 및 부 피크데이터를 출력하는 단계, (d) 상기 역방향의 정 및 부 피크데이터를 소정수의 초기상태값에 따라 비터비 복호화하여 소정수 채널의 역방향 복호데이터를 출력하는 단계, (e) 상기 소정수 채널의 역방향 복호데이터를 각각 순방향 면환하여 소정수 채널의 순방향 복호데이터를 출력하는 단계 및 (f) 현재 그룹의 마지막 복호데이터의 다음 그룹의 최초 복호데이터의 상태값을 근거로 하여 현재 그룹에 해당하는 상기 소정수 재널의 순방향 복호데이터중 하나를 선택하여 최종 복호데이터를 출력하는 단계를 포함함을 특징으로 하고 있다.
상기의 다른 목적을 달성하기 위하여, 본 발명에 의한 비터비 복호화회로는 전송되는 입력신호를 비터비 복호화하는 회로에 있어서, 입력신호에 대해 매트릭 대응치로서의 정 피크치와 부 피크치의 순시값을 검출하는 검출수단, 검출된 순시값을 소정시간 마다 절환해서 그룹화하여 그룹화된 정 및 부 피크 데이터를 역방향 변환하여 역방향의 정 및 부 피크데이터를 출력하는 제1변환수단, 상기 역방향의 정 및 부 피크 데이터를 소정수의 초기상태값에 의해 비터비 복호화하여 소정수 채널의 역방향 복호데이터를 출력하고, 그룹의 최종복호데이터의 다음 그룹의 최초 복호데이터의 상태값을 근거로 하여 선택제어신호를 출력하는 비터비 복호화수단, 상기 소정수 채널의 역방향 복호데이터를 각각 순방향 변환하여 소정수 채널의 순방향 복호데이터를 출력하는 제2변환수단 및 상기 선택제어신호에 따라 상기 소정수 채널의 순방향 복호데이터중 하나를 선택하여 최종 복호데이터를 출력하는 선택수단을 포함함을 특징으로 하고 있다.
이하, 침부된 도면을 참조하여, 본 발명에 의한 비터비 복호화방법 및 그 회로의 바람직한 실시예를 설명한다.
먼저, 본 발명의 비터비 복호화에서는 상태추이도에서 역방향으로 복호화를 해 나가면 분기점에서 경로가 합류하는 것으로 되어 각 상태에 따른 매트릭 연산결과를 메모리에 저장할 필요가 있는 곳이 없다. 즉, 마이크로 프로세서에 의한 연산이나 메모리가 필요없게 되고, 정 또는 부 피크치 검출에 의한 순시치로서 상태추이도상의 경로를 확정할 수가 있다.
따라서, 입력되는 신호를 소정시간마다 나누어서 절환하고, 이러한 데이터를 그룹화한다. 역방향으로 복호화를 하기 위해서는 매트릭의 대응치로서의 그룹단위로 임력신호의 정 피크치 및 부 피크치를 검출해서 역방향 변환처리한다. 그룹의 최종복호데이터의 다음에 연결되는 다음 그룹의 최초의 복호데이터의 상태를 고려하여 2채널의 역방향 비터비 복호데이터를 동시에 작성하고, 역방향 비터비 복호데이터를 순방향 변환처리를 행하여 2채널의 순방향 비터비 복호데이터를 출력한다. 다음 그룹의 최초의 복호데이터의 상태값이 확정될 때까지 2채널의 순방향 비터비 복호데이터를 평행하게 지연시킨다. 다음 그룹의 최초의 복호데이터의 상태값이 확정되면 지연된 2채널 순방향 비터비 복호데이터중 하나를 선택하여 정확한 복호데이터를 출력한다.
제9도는 본 발명이 적용되는 데이터 검출부의 블럭도로서, 제3도에 도시된 A/D변환기를 포함하는 데이터 검출부의 내부구성에 대해서, A/D변환기를 사용하지 않고 있다. 그러나, 본 발명은 제3도에 도시된 데이터 검출부에도 적용될 수 있다.
제9도에 있어서, 등화기(310)는 재생 앰프로부터 재생된 신호를 등화한 후 비터비 복호화회로(320)에 출력한다. 타이밍 검출기(330)에서는 등화기(310)의 출력으로부터 재생신호의 타이밍을 검출해서 등화기(310)화 비터비 복호화회로(320)에 필요한 구동클럭을 출력하고, 도면에는 도시되지 않은 각 부의 구동클럭을 출력한다. 비터비 복호화회로(320)는 등화된 데이터를 비티비 복호화한다. 채널복조기(340)는 비터비 복호화된 데이터를 변조시 사용된 변조방법에 근거하여 복조해서 오류정정복호화부에 출력한다. 여기서, 등화기는 고정형이 적용될 수도 있고, 적응형도 적용될 수 있다.
제9도에 도시된 비터비 복호화회로를 시프트레지스터로 구성한 경우의 블럭도는 제10도에 도시되어 있다.
제10도에 있어서, 증폭기(321)는 제9도에 도시된 등화기(310)로부터 출력되는 등화된 신호를 증폭한다. 피크치 검출기(322)는 정 피크검출 문턱치와 부 피크검출 문턱치를 연동시켜, 그 차를 통상 일정의 오프셋치(A)에 유지하면서 증폭기(321)에서 증폭된 신호의 정 피크치화 부 피크치를 검출한다.
제1역방향 변환기(323)는 피크치 검출기(322)로부터 출력되는 정 피크데이터(Hn)를 소정개(여기서는 8비트)의 비트로 그룹화해서 역방향 변환처리하여 역방향의 정 피크 데이터를 검출한다.
제2역방향 변환기(324)는 피크치 검출기(322)로부터 출력되는 부 피크데이터(Ln)를 소정개(여기서는 8비트)의 비트로 그룹화해서 역방향의 부 피크 데이터를 검출한다.
초기상태값 설정 및 비터비 복호기(이하 복호기로 약칭함)(325)는 제1역방향 변환기(323) 및 제2역방향 변환기(324)로부터 출력되는 역방향의 정, 부 피크 데이터를 입력하여 상태수 2치(S1=1, S0=-l)를 초기조건으로하여 2채널의 복호데이터(ckl', ck0')를 출력하고, 그룹의 최종복호데이터의 다음 그룹의 최초 복호데이터의 상태값을 근거로 하여 선택제어신호(SEL)를 출력한다.
제1순방향 변환기(326)는 복호기(325)로부터 출력되는 S1=1을 초기조건으로하여 복호화한 역방향의 정 피크 데이터(ck1')를 순방향으로 변환처리하여 순방향 복호데이터(ck1)를 출력한다.
제2순방향 변환기(327)는 복호기(325)로부터 출력되는 S0=-1을 초기조건으로하여 복호화한 역방향의 부 피크 데이터(ck0')를 순방향으로 변환처리하여 순방향 복호데이터(ck0)를 출력한다.
선택기(328)는 제1 및 제2순방향 변환기(326, 327)에서 출력되는 2채널의 순방향 복호데이터(ck1, ck0)를 다음 그룹의 최초복호데이터의 상태값이 확정될 때까지 지연시키고, 복호기(325)로부터 출력되는 선택제어신호(SEL)인 다음 그룹의 최초복호데이터의 확정된 상태값에 따라 지연된 2채널의 순방향 복호데이터(ck1, ck0)중 하나를 선택해서 정확한 복호데이터(ck)를 출력한다.
이러한 블럭도를 구성하는 이유는 아래에 서술하는 문제점을 해결하는 데 있다.
제5도에 도시된 트레리스선도로부터 판단한 바와 같이, 왼쪽으로부터 오른쪽방향(순방향)으로 트레리스선도를 따라가는 경우는 도착하는 곳, 즉, 분기점이 있는 곳에서, 일일히 멈추어서서 생각할 필요가 있다. 결국, 마이크로프로세서는 여러가지의 경로의 매트릭을 각각, 각 분기점에서 계산할 필요가 있다. 그런데, 비터비 상태수가 2치의 트레리스선도(제5도)상을 우로부터 좌방향으로 시간을 역방향으로 역행시키면 분기점에서 통상 경로가 합류하는 방향으로 생각하면 되므로 하나의 경로만 존재한다.
예를 들면, 제7도의 트레리스선도상에서, 시각 k=7을 출발점으로서 시각 k= 7, 6, 5, 4, 3, 2, 1, 0으로 역행하는 것에 의해 검출데이터를 정확하게 데이터를 수정할 수 있다.
이경우, 각시각에서의 매트릭을 파악해서 하는 것이 필요조건이지만 입력신호의 정 피크치 및 부 피크치를 검출하고 있으면 그것은 매트릭에 근본적으로 대응하고 있어 서, 특별히 마이크로프로세서에서 계산할 필요는 없다.
따라서, 매트릭 대응치로서의 정 피크치 및 부 피크치를 순시검출해서 이것을 Hn및 Ln으로서 메모리시키면 트레리스선도상의 경로를 확정시킬 수 있다. 예를 들면, 시각 k=7을 기점으로 해서 역행처리를 시작하는 경우, k=7에서의 상태치 S(7)는, 시각 k=8에서의 상태치 S(8)에 의해 변화한다. 따라서,
S(8) = s1= 1
S(8) = S0= -1
를 가정해서 실정하고, 복호기(325)에서 2채널의 역방향 비터비복호데이터 ckl' 및 ck0'를 병행해서 작성한다.
초기상태값 S1에 의한 역방향 복호데이터 ck1' 및 초기상태값 S0에 의한 역방향 복호데이터 ck0'는 각각 순방향으로의 대체 교환용 시프트레지스터에 순차 입력되고, 순방향으로 정렬해서 대체 변환처리에 의해 2채널의 순방향 복호데이터(ck1, ck0)를 출력한다.
다음은, S(8)의 값이 복호기(325)에서 확정할 때까지, 2채널의 순방향 복호데이터(ck1, ck0)를 병행해서 지연시킨다. S(8)의 상태값(S1or S0)이 판명되면 지연된 2채널의 순방향 복호데이터(ck1, ck0)중 하나를 선택해서, 정확한 복호데이터(ck)를 출력한다.
제10도는 제9도에 도시된 회로의 상세회로도로서, 제11도를 결부시켜 설명하기로 한다.
제10도에 의하면, 증폭기(321)에서는 입력신호를 증폭한다. 이 증폭기(321)는 피크치 검출기(322)에서 필요한 소정의 신호레벨을 확보하기 위한 완충 증폭기이다.
피크치검출기(322)는 정피크데이터(Hn)를 검출하는 비교기(COMP1)화 부 피크 데이터(Hn)를 검출하는 비교기(COMP2)를 포함하고, 비교기(COMP1)의 비반전단자는 증폭기(321)의 출력단에 접속된 콘덴서(C1)와 다이오드(D1)의 애노드단에 공통접속되 어 있다.
콘덴서(C2)의 일단은 다이오드(D1)의 캐소드단에 접속되고, 타단은 접지된 콘덴서(C3)화 비교기(COMP1)의 반전단자에 공통접속되어 있다. 비교기(COMP2)의 반 전단자는 증폭기(321)의 출력단에 접속된 콘덴서(C4)와 다이오드(D2)의 캐소드단에 공통 접속되어 있다.
콘덴서(C5)의 일단은 다이오드(D2)의 애노드단에 접속되고, 타단은 접지된 콘덴서(C6)와 비교기(COMP2)의 비반전단자에 공통접속되어 있다.
이 피크치 검출기(322)에서는 제7도에 도시된 바와 같이 정 피크검출 문턱치와 부 피크검출 문턱치를 연동시켜, 그 차를 통상 일정의 오프셋치(A)로 유지하는 것은 정,부 양 피크치를 안정하게 유지하기 위해서이다.
제1역방향 변환기(323) 및 제2역방향 변환기(324)는 각각 정 피크 데이터(Hn)및 부 피크데이터(Hn)의 역방향 변환처리를 위해서 직렬 입력, 병렬 출력형과 병렬 입력, 직렬 출력형의 2개의 8비트 시프트 레지스터를 조합해서 구성한다.
복호기(325)의 상세회로도는 제12도에 도시된 바와 같이, RS형 플립플롭(F/F A)의 출력(QA)의 극성을 상태 S의 초기설정치(이하 초기상태값이라고함) S1에 대응시키기 위하여 그 세트입력(SA)에 초기설정펄스를 오아게이트(G2)를 통해 가해서 QA=H로 초기설정하는 한편, RS영 플립플롭(F/F B)의 출력(QB)의 극성을 초기상태값 S0에 대응시키기 위하여, 그 리세트입력(RB)에 초기설정펄스를 오아게이트(G5)를 통해 가해서 QB=L로 초기설정한다.
여기서, 초기설정펄스는 8비트마다 발생되는 바이트클럭에 해당한다. 인버터(G6)는 초기설정펄스에 의해 SA=1, RA=1의 상태와 SB=1, RB=1의 상태를 방지하기 위해 구성된다.
또한, 각각의 RS 플립플롭(F/F A, F/F B)의 세트입력단(SA, SB)에는 Hn'(역방향의 정 피크 데이터)를 클럭에 따라 앤드게이트(G1, G6)를 통해 게이트해서 가하고, 한편, 리세트입력단(RA, RB)에는 Ln(역방향의 부 피크 데이터)를 클럭에 따라 앤드게이트(G3, G4)를 통해 게이트해서 가한다.
앤드게이트(G8)는 역방향의 정 피크 데이터(Hn')와 RS플립플롭(F/F A)의 출력(QA)을 논리곱하고, 앤드게이트(G9)는 역 방향의 부 피크 데이터(Ln')와 RS플립플롭(F/F A)의 반전출력(/QA)을 논립곱하고, 오아케이트(G10)는 앤드게이트(G8, G9)의 출력 을 논립합한다.
앤드게이트(G11)는 역방향의 정 피크 데이터(Hn')와 RS플립플롭(F/F B)의 반전출력(/QB)을 논리곱하고, 앤드게이트(G12)는 역 방향의 부 피크 데이터(Ln')와 RS플립 플롭(F/F B)의 출력(QB)을 논립곱하고, 오아게이트(G13)는 앤드게이트(G11, G12)의 출력을 논립합한다.
따라서, 초기상태값 S1에 의한 역방향 복호데이터(ck1')를 앤드게이트(G8, G9)와 오아게이트(G10)를 통해 출력하고, 초기상태값 S0에 의한 역방향 복호데이터 (ck0')를 앤드 게이트(Gl1, G12)와 오아게이트(G13)를 통해 출력한다.
여기서, 참조변호 325.1은 초기상태값 설정회로이고, 참조변호 325.2는 제1비터비 로직회로이고, 참조번호 325.3은 제2비터비 로직회로이고, 참조변호 325.4는 선택제어신호 발생회로이다.
한편, 제11도에 도시된 선택기(328)에 공급되는 선택제어 신호(SEL)는 디플립플롭(D F/F)으로부터 발생된다. 디플립플롭(D F/F)의 입력단자로는, 2채널의 복호데이터(ck1, ck0)가 선택기(328)의 시프트 레지스터에 저장되어 있는 동안 복호기(325)에서 초기상태값 S1에 의해 비터비 복호화된 역방향 복호데이터(ck1')의 출력중 다음 그룹의 첫번째 복호데이터의 상태값 구체적으로 말하면, 제11도에 도시된 제1순방향 변환기(326)의 직렬 입력, 병렬 출력형 시프트 레지스터의 출력(q)을 입력하고, 클럭단자로는 초기설정펄스를 입력하여, 출력단자(Q)의 상태에 따라 스위치(SW)의 제1선택단자가 선택되도록 제어하고, 반전출력단자(/Q)의 상태에 따라 스위치(SW)의 제2선택단자가 선택되도록 제어한다.
제11도의 제1순방향 변환기(326)와 제2순방향 변환기(327)는 각각 직렬 입력, 병렬 출력형과 병렬 입력, 직렬 출력형의 2개의 8비트 시프트 레지스터를 조합해서 구성하며, 초기상태값 S1및 S0에 의한 역방향 복호데이터(ck1', ck0')를 직렬 입력, 병렬 출력형의 시프트레지스터에 전송해서 기입하고, 병렬 입력, 직렬 출력형 시프트 레지스터에서는 2채널의 역방향 복호데이터(ck1', ck0')를 순방향으로 정렬해서 대체 교환처리를 행한다.
선택기(328)는 2채널의 복호데이터(ck1, ck0)의 지연에는 단순한 직렬입력, 직렬 출력형 2개의 시프트레지스터와 복호기(325)에서 출력되는 선택제어신호에 따라 2채널의 복호데이터(ck1, ck0)중 하나를 선택하는 로직회로로 구성된 스위치(SW)로 되어 있다.
여기서, 복호기(325)에 필요한 초기설정펄스화 클럭은, 타이밍 검출기(330)로부터 출력되는 구동클럭을 입력하여 필요한 타이밍신호를 발생하는 신호발생기(미도시)에서 발생되거나, 제9도에 도시된 타이밍 검출기(330)의 자체내에서 발생될 수 있다.
부가적으로, 제11도 및 제12도의 일부 구성의 동작의 이해를 돕기 위해서, 제7도를 사용한 복호화처리예를 들어 설명한다.
입력신호 yk를
(y0, y1, y2, y3, y4, y5, y6, y7),
(y8, y9, y10, y11, y12, y13, y14, y15),
(y16, y17, y18, y19, y20, y21, y22, y23),
‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥
와 같이 데이터를 8개마다 분리, 절환해서 그룹화해서 처리하고, 이때문에 복호기(325)에의 입력의 순서는
(y7, y6, y5, y4, y3, y2, y1, y0),
(y15, y14, y13, y12, y11, y10, y9, y8),
(y23, y22, y21, y20, y19, y18, y17, y16),
‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥
와 같이 역방향으르 입력되고, 또한 동일한 순서로 출력된다.
k=8에서의 상태치 S(8)의 극성이 확정되는 것은 y8를 포함하는 신호 그룹이 복호기(325)에서 비터비 복호처리된 후 제1 순방향 변환기(326)의 직렬 입력, 병렬 출력형의 시프트 레지스터에 S8이 최후에 입력된후 결정된다.
이 결과, 비터비복호화처리에서는 최종복호데이터출력은 시간지연이 생긴다. 예를 들면, 8비트마다 데이터를 분리하여 절환해서 역방향 변환처리하는 경우에는, 3주기의 최후에 S(8)이 확정되고, 그 시점에서 S1/S0의 선택절환을 행하기 때문에 8비트×3 =24비트의 지연이 발생한다.
그러나, 역방향변환 시프트레지스터 및 순방향변환 시프트레지스터의 클럭주파수 즉 비터비처리속도를 높이면 지연을 감축할 수 있다.
또한, 데이터수를 그룹화하는 것은 디지털 변조방식으로 결정한다. 특히 RLL(Run Length Limit)값의 설정을 고려해서 입력하여 데이터의 그룹갯수를 결정할 필요가 있다.
상술한 바와 같이, 상태수가 2치(S=1, or -1), 더우기, 부분응답 PR(1, -1), PR(1, 1) 또는 PR(1, 0, -1)인 경우, A/D변환기나 마이크로 프로세서 등을 사용치 않고, 정 및 부 피크 데이터 검출용 비교기 출력으로부터 얻어지는 정 피크 데이터 및 부 피크 데이터를 입력하는 시프트레지스터를 주요회로로 하여 구성하는 것에 의해 회로규모의 중대를 억압해서 IC화한 경우의 칩면적을 최소화하고, 코스트를 낮출수 있는 효과가 있다.

Claims (23)

  1. 전송되는 입력신호를 비터비 복호화하는 방법에 있어서:
    (a) 입력 신호에 대해 매트릭 대응치로서의 정 피크치와 부 피크치의 순시값을 검출하는 단계,
    (b) 검출된 순시값을 소정시간 마다 절환해서 그룹화하여 그룹화된 정 및 부 피크 데이터를 출력하는 단계,
    (c) 상기 그룹화된 정 및 부 피크데이터를 역방향 변환하여 역방향의 정 및 부 피크 데이터를 출력하는 단계,
    (d) 상기 역방향의 정 및 부 피크 데이터를 소정수의 초기상태값에 따라 비터비 복호화하여 소정수 채널의 역방향 복호데이터를 출력하는 단계.
    (e) 상기 소정수 채널의 역방향 복호데이터를 각각 순방향 변환하여 소정수 채널의 순방향 복호데이터를 출력하는 단계,
    (f) 현재 그룹의 마지막 복호데이터의 다음 그룹의 최초 복호데이터의 상태값을 근거로 하여 현재 그룹에 해당하는 상기 소정수 채널의 순방향 복호데이터중 하나를 선택하여 최종 복호데이터를 출력하는 단계를 포함함을 특징으로 하는 비터비 복호화방법.
  2. 제1항에 있어서, 상기 (f)단계는 현재 그룹의 마지막 복호데이터의 다음 그룹의 최초 복호데이터의 상태값이 확정될 때까지 상기 현재 그룹에 해당하는 2채널의 순방향 복호데이터를 소정시간 지연하는 단계를 더 포함함을 특징으로 하는 비터비 복호화방법.
  3. 제1항에 있어서, 상기 소정수는 2임을 특징으로 하는 비터비 복호화방법.
  4. 제1항에 있어서, 상기 그룹의 데이터수는 디지탈 변조방식으로 결정함을 특징으로 하는 비터비 복호화방법.
  5. 자기기록재생장치의 재생신호를 복조하는 방법에 있어서:
    (a) 재생신호를 입력하여 정 및 부피크 문턱치화 각각 비교하여 정진폭 방향의 2치 부호화데이터(정 피크 데이터) 및 부진폭 방향의 2치 부호화데이터(부 피크 데이터)를 구하는 단계,
    (b) 구해진 정 및 부 피크 데이터를 소정시간 마다 절환하여 그룹화된 정 및 부 피크 데이터를 출력하는 단계,
    (c) 그룹화된 정 및 부 피크 데이터를 비터비 복호화하여 복호데이터를 출력하는 단계, 및
    (d) 그룹의 최종복호데이터와 다음 그룹의 최초의 복호데이터와 정합해서 그룹화를 해제하는 단계를 포함함을 특징으로 하는 비터비 복호화방법.
  6. 제5항에 있어서, 상기 (c)단계는
    (c1) 상기 그룹화된 정 및 부 피크데이터를 역방향 변환하여 역방향의 정 및 부 피크데이터를 출력하는 단계,
    (c2) 상기 역방향의 정 및 부 피크 데이터를 2치의 초기상태값에 의해 비터비 복호화하여 2채널의 역방향 복호데이터를 출력하는 단계, 및
    (c3) 상기 2채널의 역방향 복호데이터를 각각 순방향 변환하여 2채널의 순방향 복호데이터를 출력하는 단계를 포함함을 특징으로 하는 비터비 복호화방법.
  7. 제6항에 있어서, 상기 (d)단계는
    (d1) 현재 그룹의 마지막 복호데이터의 다음 그룹의 최초 복호데이터의 상태값을 확정하는 단계, 및
    (d2) 상기 확정된 상태값을 근거로 하여 현재 그룹에 해당하는 상기 2채널 순방향 복호데이터중 하나를 선택해서 그룹화를 해제하는 단계를 포함함을 특징으로 하는 비터비 복호화방법.
  8. 제7항에 있어서, 상기 (c)단계는 상기 현재 그룹의 최종복호데이터의 다음 그룹의 최초 복호데이터의 상태값이 화정될 때까지 상기 2채널 순방향 복호데이터를 소정시간 지연하는 단계(c4)를 더 포함함을 특징으로 하는 비터비 복호화방법.
  9. 제5항에 있어서, 상기 그룹의 데이터수는 디지탈 변조방식으로 결정함을 특징으로 하는 비터비 복호화방법.
  10. 전송되는 입력신호를 비터비 복호화하는 회로에 있어서, 입력신호에 대해 매트릭 대응치로서의 정 피크치와 부 피크치의 순시값을 검출하는 검출수단, 검출된 순시값을 소정시간 마다 절환해서 그룹화하여 그룹화된 정 및 부 피크 데이터를 역방향 변환하여 역방향의 정 및 부 피크 데이터를 출력하는 제1변환수단, 상기 역방향의 정 및 부 피크 데이터를 소정수의 초기상태값에 의해 비터비 복호화하여 소정수 채널의 역방향 복호데이터를 출력하고, 그룹의 최종복호데이터의 다음 그룹의 최초 복호데이터의 상태값을 근거로 하여 선택제어신호를 출력하는 비터비 복호화수단, 상기 소정수 채널의 역방향 복호데이터를 각각 순방향 변환하여 소정수 채널의 순방향 복호데이터를 출력하는 제2변환수단 및 상기 선택제어신호에 따라 상기 소정수 채널의 순방향 복호데이터중 하나를 선택하여 최종 복호데이터를 출력하는 선택수단을 포함함을 특징으로 하는 비터비 복호화회로.
  11. 제10항에 있어서, 상기 소정수는 2임을 특징으로 하는 비터비 복호화회로.
  12. 제11항에 있어서, 상기 제1변환수단은 직렬 입력, 병렬 출력형과 병렬 입력, 직렬 출력형의 시프트 레지스터 메모리를 조합해서 2채널로 구성하는 것을 특징으로 하는 비터비 복호화회로.
  13. 제11항에 있어서, 상기 제2변환수단은 직렬 입력, 병렬 출력형과 병렬 입력, 직렬 출력형의 시프트 레지스터 메모리를 조합해서 2채널로 구성하는 것을 특징으로 하는 비터비 복호화회로.
  14. 제11항에 있어서, 상기 비터비 복호화수단은 상기 그룹마다 2치의 제1 및 제2초기상태값을 설정하는 초기상태값 설정회로, 상기 제1초기상태값과, 상기 역방향의 정 피크 데이터와 상기 역방향의 부 피크 데이터를 각각 로직연산하여 제1초기상태값에 따른 비터비 복호화된 역방향의 복호데이터를 출력하는 제1복호화 로직회로, 상기 제2초기상태값과, 상기 역방향의 정 피크 데이터화 상기 역방향의 부 피크 데이터를 각각 로직연산하여 제2초기상태값에 따른 비터비 복호화된 역방향의 복호데이터를 출력하는 제2복호화 로직회로 및 상기 제1복호화 로직회로로부터 출력되는 그룹의 마지막 복호데이터의 다음 그룹의 최초 복호데이터의 복호값을 근거로 하여 선택제어신호를 발생하는 선택제어신호 발생회로를 포함함을 특징으로 하는 비터비 복호화회로.
  15. 제11항에 있어서, 상기 선택수단은 상기 2채널의 순방향 복호데이터를 상기 선택제어신호가 발생할 때까지 소정시간 지연하기 위한 제1 및 제2시프트 레지스터 및 상기 선택제어신호에 따라 제1 및 제2시프트 레지스터의 출력중 하나를 선택하는 스위칭소자를 포함함을 특징으로 하는 비터비 복호화회로.
  16. 제10항에 있어서, 상기 그룹의 데이터수는 디지탈 변조방식으로 결정함을 특징으로 하는 비터비 복호화방법.
  17. 자기기록재생장치의 재생신호를 복조하는 회로에 있어서, 피크검출 문턱치와 부 피크검출 문턱치를 연동시켜, 그 차를 소정의 오프셋치에 유지하여 입력되는 재생신호의 정 피크치와 부피크치의 순시값을 검출해서 정 피크 데이터와 부 피크 데이터를 출력하는 피크치 검출수단, 상기 피크치 검츨수단으로부터 출력되는 정 피크 데이터를 소정시간마다 절환해서 그룹화하고, 그룹화된 정 피크 데이터를 역방향 변환하여 역방향의 정 피크 데이터를 출력하는 제1역방향 변환수단, 상기 피크치 검출수단으로부터 출력되는 부 피크 데이터를 소정시간마다 절환해서 그룹화하고 그룹화된 부 피크 데이터를 역방향 변환하여 역방향의 부 피크 데이터를 출력하는 제2역방향 변환수단, 상기 제1 및 제2역방향 변환수단으로부터 출력되는 역방향의 정, 부피크 데이터를 제1 및 제2초기상태값에 따라 비터비 복호화하여 2채널의 역방향의 복호데이터를 출력하고, 그룹의 마지막 복호데이터의 다음 그룹의 최초 복호데이터의 상태값을 근거로 하여 선택제어신호를 출력하는 비터비 복호화수단, 상기 비터비 복호화수단으로부터 출력되는 제1초기상태값에 따라 복호화한 역방향의 복호데이터를 순방향 변환하여 제1순방향 복호데이터를 출력하는 제1순방향 변환수단, 상기 비터비 복호화수단으로부터 출력되는 제2초기상태값에 따라 복호화한 역방향의 복호데이터를 순방향 변환하여 제2순방향 복호데이터를 출력하는 제2순방향 변환수단 및 상기 선택제어신호에 따라 상기 제1 및 제2순방향 복호데이터중 하나를 선택해서 복호데이터를 출력하는 선택수단을 포함함을 특징으로 하는 비터비 복호화회로.
  18. 제17항에 있어서 상기 재생신호를 증폭하여 상기 피크치 검출수단에 출력하는 증폭기를 더 포함함을 특징으로 하는 비더비 복호화회로.
  19. 제17항에 있어서, 상기 피크치 검출수단은 상기 재생신호를 입력하여 정 및 부피크 문턱치와 각각 비교하여 정진폭 방향의 2치 부호화데이터(정 피크 데이터) 및 부진폭 방향의 2치 부호화데이터(부 피크 데이터)를 출력하는 2개의 비교기를 포함함을 특징으로 하는 비터비 복호화회로.
  20. 제17항에 있어서, 상기 제1 및 제2역방향 변환수단은 각각 직렬 입력, 명렬 출력형과 명렬 입력, 직렬 출력형의 시프트 레지스터 메모리를 조합해서 구성하는 것을 특징으로 하는 비터비 복호화회로.
  21. 제17항에 있어서, 상기 제1 및 제2순방향 변환수단은 각각 직렬 입력, 병렬 출력형과 병렬 입력, 직렬 출력형의 시프트 레지스터 메모리를 조합해서 구성하는 것을 특징으로 하는 비터비 복호화회로.
  22. 제17항에 있어서, 상기 비터비 복호화수단은 상기 그룹마다 2치의 제1 및 제2초기상태값을 설정하는 초기상태값 설정회로, 상기 제1초기상태값과, 상기 역방향의 정 피크 데이터와 상기 역방향의 부 피크 데이터를 각각 로직연산하여 제l초기상태값에 따른 비터비 복호화된 역방향의 복호데이터를 출력하는 제1복호화 로직회로 상기 제2초기상태값과, 상기 역방향의 정 피크 데이터와 상기 역방향의 부 피크 데이터를 각각 로직연산하여 제2초기상태값에 따른 비터비 복호화된 역방향의 복호데이터를 출력하는 제2복호화 로직회로, 및 상기 제1복호화 로직회로로부터 출력되는 그룹의 마지막 복호데이터의 다음 그룹의 최초 복호데이터의 복호값을 근거로 하여 선택제어신호를 발생하는 선택제어신호 발생회로를 포함함을 특징으로 하는 비터비 복호화회로.
  23. 제17항에 있어서, 상기 선택수단은 상기 제1 및 제2순방향 복호데이터를 상기 선택제어신호가 발생할 때까지 소정시간 지연하기 위한 제1 및 제2시프트 레지스터 및 상기 선택제어신호에 따라 제1 및 제2시프트 레지스터의 출력중 하나를 선택하는 스위칭소자를 포함함을 특징으로 하는 비터비 복호화회로.
KR1019960011620A 1996-04-17 1996-04-17 비터비 복호화방법 및 그 회로 KR100189906B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960011620A KR100189906B1 (ko) 1996-04-17 1996-04-17 비터비 복호화방법 및 그 회로
CN96112474A CN1112770C (zh) 1996-04-17 1996-10-25 维特比译码方法及适用于该方法的电路
DE69628138T DE69628138T2 (de) 1996-04-17 1996-10-28 Viterbi-Dekodierungsverfahren und Schaltung dafür
EP96307767A EP0802634B1 (en) 1996-04-17 1996-10-28 Viterbi decoding method and circuit therefor
JP28708096A JP3278581B2 (ja) 1996-04-17 1996-10-29 ビタービ復号化方法及びその回路
CA002189209A CA2189209A1 (en) 1996-04-17 1996-10-30 Viterbi decoding method and circuit therefor
US08/743,912 US5917863A (en) 1996-04-17 1996-11-05 Viterbi decoding method and apparatus employing time-reversed positive and negative peak values

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011620A KR100189906B1 (ko) 1996-04-17 1996-04-17 비터비 복호화방법 및 그 회로

Publications (2)

Publication Number Publication Date
KR970071704A KR970071704A (ko) 1997-11-07
KR100189906B1 true KR100189906B1 (ko) 1999-06-01

Family

ID=19455943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011620A KR100189906B1 (ko) 1996-04-17 1996-04-17 비터비 복호화방법 및 그 회로

Country Status (7)

Country Link
US (1) US5917863A (ko)
EP (1) EP0802634B1 (ko)
JP (1) JP3278581B2 (ko)
KR (1) KR100189906B1 (ko)
CN (1) CN1112770C (ko)
CA (1) CA2189209A1 (ko)
DE (1) DE69628138T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3855361B2 (ja) * 1997-05-08 2006-12-06 ソニー株式会社 情報再生装置および再生方法
JP3437411B2 (ja) * 1997-05-20 2003-08-18 松下電器産業株式会社 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置
KR100289714B1 (ko) * 1997-08-21 2001-05-15 윤종용 데이터검출기및그방법
US6563889B1 (en) * 1998-10-01 2003-05-13 Lsi Logic Corporation Method and apparatus for adapting the boost of a read channel filter
WO2000074055A1 (fr) * 1999-05-28 2000-12-07 Fujitsu Limited Dispositif de traitement de signaux, procede associe, et dispositif de stockage d'informations
JP2001266499A (ja) * 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
JP2001266500A (ja) * 2000-03-23 2001-09-28 Sony Corp データ記録装置及びデータ記録方法、データ再生装置及びデータ再生方法、並びに、データ記録再生装置及びデータ記録再生方法
US7042937B2 (en) * 2001-04-23 2006-05-09 Koninklijke Philips Electronics N.V. Hybrid frequency-time domain equalizer
US6763493B2 (en) * 2001-09-21 2004-07-13 The Directv Group, Inc. Method and system for performing decoding using a reduced-memory implementation
JP4016207B2 (ja) * 2001-10-03 2007-12-05 ソニー株式会社 符号化方法および復号方法
US7555070B1 (en) * 2004-04-02 2009-06-30 Maxtor Corporation Parallel maximum a posteriori detectors that generate soft decisions for a sampled data sequence
KR100630168B1 (ko) * 2004-08-09 2006-09-29 삼성전자주식회사 이동통신 시스템에서 비터비 디코더의 공유 방법 및 장치
US7522367B2 (en) * 2005-11-23 2009-04-21 International Business Machines Corporation Asynchronous read channel shaped toward generalized partial response characteristics
GB2453117B (en) * 2007-09-25 2012-05-23 Motorola Mobility Inc Apparatus and method for encoding a multi channel audio signal
US7791994B2 (en) * 2008-05-29 2010-09-07 Mediatek Inc. Apparatus and method for demodulating input signal modulated from reference signal and data signal
CN102780492B (zh) * 2012-08-06 2015-04-22 吉林大学 高密度电法仪发射波形的自定义编码方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259302B2 (ja) * 1992-01-28 2002-02-25 株式会社日立製作所 出力信号復号方法および装置
US5341387A (en) * 1992-08-27 1994-08-23 Quantum Corporation Viterbi detector having adjustable detection thresholds for PRML class IV sampling data detection
US5335250A (en) * 1992-10-22 1994-08-02 Ericsson Ge Mobile Communications Inc. Method and apparatus for bidirectional demodulation of digitally modulated signals
US5373400A (en) * 1993-12-01 1994-12-13 Analog Devices, Inc. Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators
GB9324918D0 (en) * 1993-12-04 1994-01-26 Hewlett Packard Ltd High-density data recording
US5859861A (en) * 1995-06-21 1999-01-12 Hyundai Electronics Ind. Co., Ltd. High speed viterbi decoder

Also Published As

Publication number Publication date
EP0802634A3 (en) 2001-05-02
CN1112770C (zh) 2003-06-25
DE69628138D1 (de) 2003-06-18
EP0802634A2 (en) 1997-10-22
EP0802634B1 (en) 2003-05-14
JP3278581B2 (ja) 2002-04-30
US5917863A (en) 1999-06-29
DE69628138T2 (de) 2003-11-27
CN1162874A (zh) 1997-10-22
JPH09284147A (ja) 1997-10-31
CA2189209A1 (en) 1997-10-18
KR970071704A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US6201832B1 (en) Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system
KR100189906B1 (ko) 비터비 복호화방법 및 그 회로
US6744580B2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
US6337889B1 (en) Partial response demodulating method and apparatus using the same
JP3009818B2 (ja) ディジタル信号処理装置
US6826722B2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
EP1119917A1 (en) Detection apparatus
US7196999B2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
US6798593B2 (en) Method and apparatus for reproducing data and method and apparatus for recording and/or reproducing data
US5657013A (en) Data recording apparatus
JP3976343B2 (ja) デジタル情報信号の送信、記録及び再生
JP3704752B2 (ja) 情報記録再生装置
JPH11185398A (ja) 高密度データ貯蔵機器のためのｐｒｍｌコードの符号化及び復号化方法
JPH09148944A (ja) ビタビ復号器および情報再生装置
JP3646684B2 (ja) パーシャルレスポンス復調方法を用いたデータ記録再生装置
JPH0846526A (ja) ディジタル信号の符号化方法、装置、復号装置及び符号化復号化方法
JP3858362B2 (ja) 復号化装置とその方法、および、データ再生装置
WO2003032313A1 (fr) Capteur de code en treillis et appareil de decodage
JPH11317030A (ja) 情報記録再生方法、情報記録再生回路及びこれを用いた情報記録再生装置
KR100238322B1 (ko) 비터비 검출방법 및 장치
KR100253735B1 (ko) 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기
JPH1166756A (ja) データ検出器及びその方法
JP3468370B2 (ja) 再生装置
JPH04372779A (ja) 軟判定復号回路
EP1107461A1 (en) Method and apparatus for determining the value of samples received from bitstream data stored on a storage medium and for recovering bits of said bitstream using a Viterbi detector

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960417

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960417

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981230

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990120

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021230

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031230

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041228

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051227

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20071221

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20071221

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20091210