KR0184936B1 - 디지탈 변조/복조방법 및 이를 이용한 장치 - Google Patents

Abstract

디지탈 변조방법 및 장치는 접속코드를 이용하여 코드시퀸스를 형성하기 위하여 n 채널 비트(nm)을 각각 구성하는 디지탈 변조코드로 연속적으로 변환된다.

변조코드 시퀸스와 접속코드의 부분의 비트패턴은 변경되거나 부가적인 비트패턴이 최소 반전간격 최대 반전간격 및 디지탈 합을 만족시키도록 변조코드 시퀸스에 삽입된다. 복조방빕 및 장치는 변조작동에 반대된다.

Description

디지탈 변조/복조방법 및 이를 이용한 장치.

제1a도∼제1d도는 본 발명의 제 1 실시예의 디지탈 변조 작동의 설명도.

제2a도∼제2c도는 접속비트를 선행하고 후행하는 비트가 모두 1 일때 제 1 실시예를 따르는 디지탈 변조작동의 설명도.

제3a도∼제3d도는 Tmax 이상의 연속 0 이 접속비트를 선행하고 추종하는 위치에 나타날때 제 1 실시예를 따르는 디지탈 변조작동의 설명도.

제4a도∼제4c도는 제 1 실시예의 디지탈 변조작동에 따라 문자 변조된 변조코드 시퀸스의 예의 디지탈 변조작동의 설명도.

제5a도 및 제5b도는 제 1 실시예를 따르는 Tmax=12를 하는 변조코드 시퀸스의 예의 디지탈 변조 작동의 설명도.

제6a도∼제6a도는 제 1 실시예를 따르는 변조코드 시퀸스의 DSV 제어의 예를 도시한 설명도.

제7a도∼제7i도는 제 1 실시예를 따르는 변조코드 시퀸스의 DSV 제어의 실시예를 도시한 설명도.

제8a도∼제8e도는 제 1 실시예를 따르는 변조코드 시퀸스의 DSV 제어의 실시예를 도시한 설명도.

제9a도 제 1 실시예를 따르는 변조코드 플레임 동기코드를 도시한 설명도.

제9a도 및 제7c도는 제9a도에 도시된 변조코드 시퀸스의 비트 X 가 0 및 1 일때 신호파형을 도시한 도면.

제10도는 제 1 실시예를 따르는 변조작동의 논리 단계에 프로그램 또는 시퀸스의 흐름도.

제11도는 8 비트코드를 14 비트 채널 비트 코드로 변환하는뎨 이용되는 8/14 변조표의 도면.

제12도는 제 1 실시예를 따르는 디스크 생성단계와 변조기를 도시한 블록도.

제13도는 제 1 실시예를 따르는 복조작동의 흐름도.

제14도는 제 1 실시예를 따르는 복조장치를 도시한 블록도.

제13도는 제 2 실시예를 따르는 변조작동에 의해 형성된 변조코드 시퀸스를 도시한 설명도.

제16도는 제 DSV 코드 선택 법칙에 따라 접속코드를 선행하고 추종하는 비트 위치에 비트 배열을 토대로 DSV 제어코드를 제공하는 표 2.

제17a도∼제17e도는 DSV 제어코드가 제 2 실시예를 따라 변조코드 시퀸스를 도시한 설명도.

제18a도∼제18e도는 접속코드를 후행하는 변조코드이 제 12 비트가 모두 0 일때 변조코드 시퀸스의 DSV 제어코드의 삽입을 도시한 설명도.

제19a도∼제19e도는 접속코드을 선행하는 변조코드 블록의 최조 2 비트가 모두 0 일때 변조코드 시퀸스의 DSV 제어코드 삽입을 도시한 설명도.

제20도는 제 2 DSV 코드 선택법칙에 따라 접속코드를 선행하고 추종하는 비트 위치에 비트 배열을 토대로 DSV 제어코드를 제공하는 표 3.

제21도는 제 2 실시예를 따르는 변조장치를 도시한 블록도.

제22도는 제 2 실시예를 따르는 복조장치를 도시한 블록도.

제23도는 제 3 실시예를 따르는 변조작동에 의해 형성된 변조코드 시퀸스를 도시한 설명도.

제24도는 DSV 제어코드를 제 3 실시예에 따라 규칙적인 간격으로 변조코드 시퀸스에 제공하는 표 4.

제25a도~제25e도는 접속코드를 선행하는 변조코드 블록의 최종 2 비트 중 하나가 1 이고 후행 변조코드의 제 15 의 비트중 어떤 하나가 1 일때 변조코드 시퀸스로의 DSV 제어코드로의 삽입을 도시한 설명도.

제26a도∼제26e도는 접속코드를 선행하는 변조코드 블록의 2 비트가 1 이고 후행 접속코의 제 15 의 비트중 하나가 1 일때의 변조코드 시퀸스로의 DSV 제어코드의 삽입의 설명도.

제27a도∼제27e도는 접속코드를 선행하는 변조코드 블록의 최종 2 비트 중 하나가 1 이고 후행 변조코드의 제 15 비트가 모두 0 일때 변조코드 시퀸스로의 DSV 제어코드로의 삽입을 도시한 설명도.

제28a도∼제28e도는 접속코드를 선행하는 변조코드 블록의 최종 5 비트가 모두 0 이고 후행 변조코드의 제 12 비트중 하나가 1 일때 변조코드 시퀸스로의 DSV 제어코드로의 삽입을 도시한 설명도.

제29도는 제 3 실시예를 따르는 복조작동의 흐름도.

제30도는 제 3 실시예를 따르는 복조장치의 블록도.

제31a도∼제31d도는 제 4 실시예에 따라 대체 변조코드가 원 변조코드와 대체되는 예를 도시한 설명도.

제32a도∼제32g도는 선행 변조코드 블록의 5 연속 0 으로 끝날때 대체 변조코드의 할당을 도시한 설명도.

제33a도∼제33e도는 접속코드를 선행하는 비트가 1 로 끝날때 대체 변조코드의 할당을 도시한 설명도.

제34도는 제 4 실시예를 따르는 대체 변조코드를 제공하는 표 5.

제35a도∼제35e도는 원변조코드가 형성된 변조코드와 대체 변조코드와 대체된 변조코드 시퀸스를 도시한 설명도.

제36도는 4 개의 0 으로 시작하는 대체 변조코드를 제공하는 표 6.

제7a도∼제37g도는 9 연속 0 으로 끝난 대체 변조코드를 이용한 변조코드 시퀸스의 형태를 도시한 설명도.

제36도는 9 연속 0 로 시작하는 대체 변조코드를 제공하는 표 6.

제37a도∼제37g는 9 연속 0 으로 끝난 대체 변조코드를 이용한 변조코드 시퀸스의 형태를 도시한 설명도.

제38a도∼제38e도는 후행 변조코드가 1 로 시작할때 대체 변조코드의 이용을 도시한 설명도.

제39도는 원변조 코드의 코드 대체 조건과 비트상태 조건을 대체 변조코드로 대체하는 표 7.

제40도는 9 연속 0 으로 끝나는 연속 변조코드를 제공하는 표 8.

제41a도∼제41d도는 1 의 홀수를 지닌 원변조코드가 대체 변조코드와 대체되는 예를 도시한 설명도.

제42a도는 선행변조 코드가 1 로 끝날때 대체 변조코드에 의해 형성된 변조코드 시퀸스를 도시한 설명도.

제42b도는 Tmin 을 제한하기 위해 접속코드를 포함하는 소정의 비트스트링에 의해 변환된 변조코드 시퀸스를 도시한 설명도.

제43도는 제 4 실시예를 따르는 변조장치를 도시한 블록도.

제44도는 변조코드 시퀸스의 DSV 의 제어조건을 제공하는 표 9.

제45도는 제 4 실시예를 따르는 복조장치를 도시한 블록도.

* 도면의 주요부분에 대한 부호의 설명

10 : 변환 ROM 10 : 동기코드 발생기

12,14 : 레지스터 18 : 선택기

20 : 메모리 22 : 접속코드 처리회로

24 : 표인터 레지스터 28 : 어드레스 카운터

30 : 병렬/직렬 컨버터 32 : NRAI 카운터

34 : 광학변조장치 구동회로 38 : 광원

40 : 광학변조장치 42 : 투사광학계

본 발명은 m 비트(예를 들어 8 비트) 데이터 코드를 n 비트(예를 들어, 15 비트) 변조코드로 변환하고 이의 반대로도 변환하는 디지탈변조/복조방법 및 장치에 관한 것이다. 특히 본 발명은 고밀도 데이터 기록 및 전송에 알맞는 디지탈 변조장치에 대한 개량에 관한 것이다.

통상, 디지탈 데이터가 기록매체에 기록되거나 데이터 전송 채널을 통해 전송될 때, 소위 채널 디코딩은 디지탈 데이터를 데이터 기록장치에 또는 데이터 전송장치의 특성에 정합시키는 것에 이용된다. 이러한 채널 코딩의 여러 형태의 변조장치가 선형기술에 공지되어 있다. 예를 들어 일본 특허 제 2 공보 제 1-27510호 및 5-68031호, 일본특허 제 1 공보 제 58-220213 및 61-84124호는 종래의 변조장치를 개시하고 있다. 대표적인 것을 설명할 것이다.

EFM(Eight to Fourteem Modulation)(8/14 변조 ) 이것은 8 비트 데이터 코드가 14티 채널 비트를 구성하는 기지단 디지탈 변조코드로 변환되는 CD 장치에 할용되는 변조장치로 알려져 있다. 일반적으로 이들 디지탈 변조코드는 다음 요건은 만족하도록 형성되어 있다.

(a) 최소반전 간격(즉 최소 런 랭쓰) Tmin=3T(d=2) 여기서 T는 테이터 비트 간격 : 두개 이상의 이진 디지트 Os(d=2)은 연속 이진 비트 1 간에 존재한다.

(b) 최소반전 간격(즉 최대 런 랭쓰) Tmax=11T(k=0) : 연속 이진 디지트 1 간에 나타나는 이진 디지트 0 의 최대수는 10(k=10) 이다.

비채널 비트를 포함하는 각각의 디지탈 변조 코드의 두개의 연속 블록은 디지탈 변조 코드 시퀸스를 생성하도록 결합될때 3 비트의 컨넥션 코드가 두개의 블록간에 끼위져셔 8 비트 데이터 코드가 17 채널 비트를 포함하는 디지탈 변조코드로 실질적으로 변환된다.

최대반전 길이 Tmax를 제한하고, 디지탈 합치(Digital Sum Value)(DSP)를 감지시키도록 Tmin=3T가 디지탈 변조코드의 두개의 연속블록에 대해 만족스러울 때 3 비트중 하나에 할당될다.

FEM(Four to Eight Modulation)(4/8 변조) 위의 공고 제 61-84124 호는 4 비트 데이터를 Tmin=3T를 만족시키는 8 비트 디지탈 변조기준를 변환시키는 디지탈 변조기술은 개시하고 변조된 신호의 저주파 성분을 감소시키는 것을 목적으로 한다. 디지탈 변조코드를 일련이 1 을 매타하는 시계열 직렬신호로 변환하여 Tnnx를 제한하고 DSV를 제어하기 위해 논리기호 1 또는 0에 설정되는 다수의 임의의 비트를 포함한다.

시계열 직렬 신호로의 디지탈 변조코드의 연속변환에 있어서 선행 디지탈 변조코드의 제 2 에서 최종 비트 위치의 비트가 논리기호 1 을 알아내고 추종하는 디지탈 변조코드의 제 1 비트가 논리기호 1 을 나타내면 조건 Tmin=3T(d=2)가 만족하지 않는다.

따라서, 조건 Tmin=3T를 만족하게 하기 위해, 논리기호 1 은 디지탈 변조코드의 최종비트에 할당되고, 논리기호는 선행 디지탈 변조코드의 제 2 비트에서 최종 비트 및 추종하는 디지탈 변조의 제 1 비트에 할당된다.

선행 기술은 데이터가 작은 변조 테이블 및 컴팩트 하드웨어에 의해 매 4 비트마다 디지탈 변조코드로 변환된다는 장점이 있다. 대부분의 종래의 디지탈 처리장치는 매 바이트마다 시호를 처리하는 반면, FEM 시스템을 1 바이트(8 비트) 데이터 중 매 4 비트 피이스를 8 비이트 데이터로 변환시킨다.

따라서, FEM 시스템은 8 비트 바이트 데이터기 16 비트 디지탈 변조코드로 변환된다는 점에서 디지탈 변조 시스템과 유사하다.

위에서 언급한 선행기술의 EFM 시스템에서 8 비트 데이터의 최종반전 간격이 3×8/17=1.41 Tb가 도모, EFM 시스템에서 4 비트 데이터의 최소반전 간격이 3×4/8=1.5가 되어 DR (Density Ratio)가 1.5 되고, 이 DR은 EFM 시스템의 DR 보다 크고, 이에 따라 고밀도 정보를 생성한다. Tb 는 변조전의 데이터 비트간격이고, T=Tb×m/n 이고, 여기서 m은 원데이터의 수이고 n은 변조코드의 비트수이다.

그러나, 최근에 더 높은 밀도로 정보를 기록하고, 이에 따라 전송할 필요서 증대되었고 이에 따라 큰 DR(즉, 더긴 Tmin)의 변조가 요구되었다.

더구나, 같은 DR을 지닌 디지탈 변조코드가 있으면, 변조신호의 더 낮은 저주파 성분을 지닌 코드가 서브계 및 데이터 검출의 영향을 밑기 때문에 유용하다.

본 발명의 목적은 선행 기술의 장점을 제거하는 것이다.

본 발명의 또 다른 목적은 정보를 기록, 재생 및 전달할 경우 정보밀도를 증가할 수 있는 디지탈, 변, 복조장치를 제공하는 것이다.

본 발명의 목적은 또한 디지탈 신호가 저주파 성분을 감소시키는 DSV의 제어능력을 향상시키는 변, 복조장치를 제공하는 것이다.

본 발명의 제 1 특징에 따라, (1) 디지탈 변조장치는 m 비트 데이터 코드를 연속으로 d 연속 논리기호 0 이 논리기호 1 사이에 위치한 소정의 최소 반전간격 조건을 만족시키는 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 변환시키는 변조단계와, (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 d-1 비트의 접속코드를 끼우는 논리기호는 접속코드 삽입단계를 포함하고, 상기 접속코드의 소정의 천이 간격 조건을 만족하도록 결정되며, (3) 변조코드 시퀸스의 접속코드를 선행하여 추종하는 두개의 비트 피이스를 논리기호 0으로 변환시키고, 두개의 1 비트 피이스가 모드 1인 경우 접속코드의 1 비트를 논리기호 1로 설정하는 제 1 변환 단계와, (4) d+1 연속 0 이 접속코드를 선행하고, 추종하는 1 비트에 나타나고, 2d+1 연속 0 이 나머지 비트스트링에 나타나거나 2d+1 연속 0 이 접속코드를 선행하고 추종하는 양 비트스트링에 나타나는 경우, 접속코드의 1 비트를 논리기호 1로 설정하고, 2d+1 연속 0 이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 d+1 번째 비트 위치에 위치한 비트를 논리기호 1 로 변환시키는 제 2 변환단계를 포함한다.

본 발명의 제 2 특징에 따라 다음 단계에 의해 형성되는 디지탈 변조코드 시퀸스를 포함하는 신호가 기록되는 기록매체는 (1) d 연속 논리기호 0 이 논리기호 1 사이에 위치하는 소정의 최소반전 간격조건을 만족하는 n 채널 비트(nm)을 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드로 변조하는단게와, (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록간에 연소코드를 끼우는 단계를 구비하고 상기 접속코드의 논리기호는 소정의 반전간격 조건을 만족시키도록 결정되고, 또한 (3) 변조코드 시퀸스의 접속코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0 로 변환하고, 두개의 1 비트 피이스가 모두 1 인 경우, 접속코드의 1 비트를 논리기호에 설정하는 단계와, (4) d+1 연속 0 이 접속코드를 선행하고 추종하는 1 비트스트링에 나타나고, 2d+1 연속 0 이 나머지 비트스트링에 나타나거나 2d+1연속 0 이 접속코드를 선행하고, 추종하는 양비트 스트링에 나타나는 경우 접속 코드의 어떤 1 비트를 논리기호 1 로 설정하고, 2d+1 연속 0 이 나타나는 비트스트링을 포함하는 디지탈 변조 코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1 로 변환하는 단계를 구비한다.

본 발명의 제 3 특징에 따라, 디지탈 변조장치는 (1) d 연속 논리기호 0 이 논리기호 1 사이에 위치한 소정의 최소반전 간격 조건을 만족시키는 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트(2) 데이터 코드로 연속으로 변환시키는 데이터 변환수단과, d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록 사이에 제공함으로서, 변조코드 시퀸스를 발생시키는 변조코드 시퀸스 생성수단과, 상기 접속논리의 논리기호는 소정의 반전간격 조건을 만족시키도록 결정되고, 또한, (3) 변조코드 시퀸스의 접속코드를 선행하고, 추종하는 두개의 1 비트 피이스를 논리기호 0 으로 변환하고 두개의 1 비트 피이스가 모두 1 인 경우 접속코드의 어떤 1 비트를 논리기호 1 로 설정하는 제 1 변조처리 수단과, (4) 접속코드의 어떤 1 비트를 논리기호 1 로 설정하고, d+1 연속 0 이 접속코드를 선행하고, 추종하는 비트스트링의 하나에 나타나고 2d+1연속 0 이 나머지 비트스트링에 나타나거나 2d+1 연속 0 이 접속코드를 선행하고 추종 2d+1 연속 0 이 접속코드를 선행하고 추종하는 양비트 스트링에 나타나는 경우 2d+1 연속 0 이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한(d+1)번째 비트 위치에 위치한 비트를 논리기호 1 로 변환시키는 제 2 변조체 수단을 구비한다.

본 발명의 제 4 특징에 따라, 디지탈 복조방법은 (1) n 채널 비트를 각각 구성하는 디지탈 복조코드로 디지탈신호를 복조하는 디지탈 복조 코드 생성단계와, 상기 디지탈 코드는 (a) d 연속 논리기호 0 이 논리기호 1 간에 위치하는 소정의 최소 반전 간격 조건을 만족하는 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환시키는 데이터 변환단계와, (b) d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록간에 끼우는 접속코드 삽입단계와, 상기 접속코드의 논리기호는 소정의 반전간격 조건을 만족하도록 결정되고, 또한 (c) 접속코드를 논리기호 0 를 선행하고 추종하는 1 비트 피이스를 변환하고, 두개의 1 비트 피이스가 모두 1 인 경우 접속코드의 어떤 1 비트를 논리기호 1 에 설정하는 제 1 변화단계와, (d) d+1 연속 0 이 접속코드를 선행하고 추종하는 비트스트링중 하나에 나타나고 2d+1 연속 0 이 나머지 비트스트링에 나타나거나 2d+1 연속 0 이 접속코드를 선행하고 추종하는 모든 비트스트링에 나타나는 경우 접속코드의 어떤 1 비트를 논리기호 (1)에 설정하고, 2d+1 연속 0 이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 접속코드에 대한 (d+1)번째 비트에 위치한 비트를 논리기호 1 로 변환시키는 제 2 변환단계를 포함하되, 디지탈 복조 코드 생성 단계는 디지탈신호를 n 채널 비트를 지닌 각각의 디지탈 복조 코드를 포함하는 복조코드 시퀸스로 복조하기 위해 접속코드를 선행하고 추종하는 비트스트링 논리기호를 감지하는 변조작동에 형성된 변조코드 시퀸스에 의해 얻어지고, 또한 (2) 복조코드 시퀸스를 m 비트 데이터 코드로 변환시키는 데이터 변환단계를 포함한다.

본 발명의 제 5 특징에 따라, 디지탈 복조장치는 (1) n 채널 비트를 각각 구성하는 디지탈 복조 코드로 디지탈 신호를 복조하는 디지탈 복조코드 생성수단을 구비하되, 디지탈신호 (a) d 연속 논리기호 0 이 논리기호 1 간에 위치한 소정의 최소 반전간격 조건을 만족하는 n 채널비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환하는 데이터 변환단계와, (b) d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록 사이에 끼우는 접속코드 삽입단계를 구비하고, 상기 접속코드의 논리기호는 소정의 발전조건을 만족하도록 결정되고, 또한, (c) 접속 코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 1 로 변환하고, 두개의 1 비트 피이스가 모두 1 인 경우 접속 코드의 어떤 하나의 비트를 논리기호로 설정하는 제 1 변환 단계와, (d) d+1 연속 0 이 접속코드를 선행하고, 추종하는 비트스트링에 나타나거나 2d+1 연속 0 이 나머지 비트스트링에 나타나거나 2d+1 연속 0 이 접속코드를 선행하고 추종하는 양 비트에 나타나는 경우 접속코드의 어떤 하나의 비트를 논리기호 1 로 설정하고, 2d+1 연속 0 이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1 로 변환하는 제 2 변환 단계를 포함하고, 상기 디지탈 복조코드 생성수단은 디지탈신호를 n 채널 비트를 각각 구성하는 복조코드 시퀸스로 복조하기 하기 위해 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하는 것을 포함하는 감지작동에 형성된 변조코드 시퀸스에서 얻어지고 또한 (2) 복조코드 시퀸스를 m 비트 데이터 코드로 변환시키는 데이터 변환수단을 구비한다.

본 발명의 제 6 특징에 따라, 디지탈 변조 방법은 (1) m 비트 데이터 코드를 소정의 변조 테이블을 이용해서 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 연속으로 변환시키는 데이터 변환단계와, (2) 변조 코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 삽입하는 접속코드 삽입 단계와, (3) 최소반전 간격 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 조건을 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와, (4) 소정의 수의 비트를 구성하는 DSV 제어 코드를 변조코드 시퀸스의 접속코드 인접한 위치의 변조코드에 시퀸스를 제공하여 DSV를 제어하는 DSV 제어 코드 제공단계를 구비한다.

본 발명의 제 7 특징에 따라, 디지탈 변조장치는 m 비트 데이터 코드를 소정의 변조테이블을 이용하여 n 채널 비트(nm)를 구성하는 디지탈 변조코드를 연속으로 변환하는 데이터 변환수단과, (2) 변조 코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입수단과, (3) 소정의 최소 반전간격 소정의 최대 반전 간격 및 DSV(Digital Sum Value)를 만족하도록 변조코드 시퀸스의 부분의 비트패턴은 소정의 비트패턴으로 변환하는 비트패턴 변환수단과, (4) 소정의 수의 비트를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV를 제어하는 비트패턴 변형수단을 구비한다.

본 발명의 제 8 특징에 따라 디지탈 복조장치는 (1) 7 채널비트를 구성하는 각각의 디지탈 복조코드로 디지탈 신호를 복조하는 디지탈 복조코드 생성단계를 구비하고, 상기 디지탈 복조코드 생성단계를 구비하고, 상기 디지탈 신호는 (a) m 비트 데이터 코드를 소정의 변조테이블을 이용하여 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 연속으로 변환시키는 데이터 변환단계와 (b) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입단계와, (c) 최소반전 간격 최대반전 간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환시키는 비트패턴 변환단계와, (d) 소정의 수의 비트를 구성하는 DSV 제어코드를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV를 제어하는 DSV 제어코드 제공단계를 구비하고, 상기 디지탈 복조코드 생상단계는 디지탈 신호를 n 채널 비트를 각각 갖는 디지탈 변조코드를 포함한 복조 코드 시퀸스로 복조하도록 접속코드를 선행하고 추종하는 비트스트링 및 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하고, 또한 (2) 복조코드 시퀸스를 m 비트 데이터 코드로 변환하는 데이터 변환단계를 포함한다.

본 발명의 제 9 특징에 따라 디지탈 복조장치는 (1) n 채널 비트를 각각 구성하는 디지탈 복조코드로 디지탈신호를 복조하는 디지탈 복조코드 생성수단을 구비하고 상기 디지탈수단은 (a) m 비트 데이터 코드를 소정의 변조데이블을 사용하여 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 연속으로 변환하는 데이터 변화단계와, (b) 변조코드 시퀸스를 형성하기 의해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입단계와, (c) 최소반전 간격, 최대반전 간격 및 DSV(Digital Sum Value)의 소정의 조건은 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트로 변환하는 비트패턴 변환단계와, (d) 소정의 수의 비트를 구성하는 DSV 제어 코드를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV를 제어하는 DSV 제어코드 제공단계를 구비하고 상기 디지탈 복조코드 생성단계는 디지탈 코드를 n 채널 비트를 지닌 디지탈 변조코드를 포함하는 복조코드 시퀸스로 복조하기 의해 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하고 구비하는 변조작동에 형성된 변조코드 시퀸스에 의해 얻어지고, (2) 또한, 복조코드 시퀸스를 m 비트 데이터 코드로 변환하는 데이터 변조수단을 구비한다.

본 발명의 제 10 특징에 따라, 디지탈 복조방법은 (1) m 비트의 데이터 코드를 소정의 변조 테이블을 이용하여 n 채널의 비트(nm)를 각각 구성하는 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환단계와, (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록사이에 p 비트 접속을 끼우는 접속코드 삽입단계와, (3) 최소반전 간격, 최대반전 간격 및 DSV(Digital Sum Value)의 소정의 조건을 만족시키기 의해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환시키는 비트패턴 변환 단계와, (4) 소정의 변조테이블로 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 구비한다.

본 발명의 제 11 실시예에 따라, 디지탈 변조장치는 (1) 8 비트 데이터 코드를 소정의 변조테이블을 이용하여 14 채널 비트를 각각 구성하는 디지탈 변조코드로 변환하는 데이터 변환수단과, (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속코드 블록 사이에 1 비트 접속코드를 끼우는 접속코드 삽입수단과, (3) 최소반전 간격, 최대반전 간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환수단과, (4) 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조 코드 제공수단을 구비한다.

본 발명의 제 12 실시예에 따라, 디지탈 복조방법은 (1) 변조코드 시퀸스의 논리기호를 토대로 변조코드 시퀸스를 복조하기 위해 변조작동에 역인 복조작동을 수행하는 제 1 단계를 구비하고, 상기 변조작동은 (1) 데이터코드르 소정의 변조 테이블을 이용하여 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환수단과 (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록 사이에 p 비트 접속코드를 키우는 접속코드 삽입단계와, (3) 최소반전 간격, 최대반전 간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와, (4) 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 수행하고, (2) 또한, 14 비트를 각각 구성하는 변조코드 시퀸스의 디지탈 변조코드를 제 1 반전 변조테이블을 이용하여 8 비트를 구성하는 데이터 코드로 변환하는 제 2 단계와, (3) 대체 변조코드를 제 2 반전 변조테이블 이용하여 원 비트패턴으로 변환하는 제 3 단계를 구비한다.

본 발명의 제 13 특징에 따라, 디지탈 복조장치는 (1) 변조코드 시퀸스의 논리기호를 토대로 변조코드 시퀸스를 복조하기 의해 변조작동에 역인 복조작동을 수행하는 제 1 단계를 구비하고, 상기 변조작동은 (1) 데이터코드르 소정의 변조 테이블을 이용하여 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환수단과 (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록 사이에 p 비트 접속코드를 키우는 접속코드 삽입단계와, (3) 최소반전 간격, 최대반전 간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와, (4) 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 수행하고, (2) 또한, 14 비트를 각각 구성하는 변조코드 시퀸스의 디지탈 변조코드를 제 1 반전 변조테이블을 이용하여 8 비트를 구성하는 데이터 코드로 변환하는 제 2 단계와, (3) 대체 변조코드를 제 2 반전 변조테이블 이용하여 원 비트패턴으로 변환하는 제 3 단계를 구비한다.

본 발명을 따르는 디지탈 변, 복조장치(소위 디지탈 모뎀장치) 가 도1에, 도11에 설명되어 있고, 도11에 도시되어 있듯이 8 비트 데이터를 14 채널 비트코드로 변환하도록 되어 있다. 이 변조테이블은 서론 부분에서 이미 언급했듯이 EFM(8/14 변조) 시스템으로 통상 이용된다.

변조테이블 1 에서 8 비트 데이터가 10 진수법으로 표시되어 있다. 예를 들어, 8 비트 데이터의 10 진수 2 는 14 채널 비트 10010000100000으로 표헌되는 변조코드로 변환된다. 또한, 10 진수 128 는 14 채널 비트 01001001000100001에 의해 표현되는 변조코드로 변환된다. 또한 8 비트 데이터에 대해서도 마찬가지다. 비채널 비트의 블록은 도1a에 도시되어 있듯이 1 비트를 구성하는 접속코드 mb 를 통해 서로 결합된다. 다음에서, 접속코드를 선행하는 비트가 …b-4, b-3, b-2 및 b-1 (또는 …b11, b12, b13 및 b14) 로 나타나 있고, 접속코드 mb 를 추종하는 비트가 b1, b2, b3, b4,…로 표시되어 있고, 최소반전 간격 Tmin은 3T이고 (d=2 여기서, d는 최소반전 간격에 배열된 이진 0 의 수) 최대반전 간격 Tmax는 12T 이다. (여기서 K=11, K는 최대 반전 간격에 배열된 이진수 0 의 수) 접속 코드 mb 의 수는 d-1의 관계에 따라 결정될 수 있다.

디지탈 모뎀시스템의 변조작동은 도10에 도시된 흐름도에 따라 설명할 것이다.

접속코드 mb를 선행하는 변조코드 블록이 도1b에 도시되어 있듯이 반드시 시퀸스 00100000010010(즉 8 비트로 255)로 형성되고 다음 즉시 추종하는 변조코드 블록이 비트 시퀸스 00100100000000(즉 8 비트 데이터로 7) 즉, 선행 변조코드 블록이 도시되어 있듯이 …10 으로 끝나면, 논리기호 또는 이진 0 이 조건 Tmin=3T를 만족시키기 위해 접속코드 mb에 할당된다.(도10의 흐른 3에서 단계 (14)∼단계 (16)) NRZI(nonreturn to zero inverred) 신호가 도1c에 도시된 것처럼 파형을 한다. 예를 들어, 도1의 신호파형에 따라 디스크에 피트 또는 랜드의 스트링의 형태로 기록디스크에 기록할 경우 신호파형의 H 레벨과 L 레벨이 피트 및 랜드에 상응하면, 데이터는 도1d에 도시된 것처럼 형태를 하게 된다.

접속코드를 선행하고 추종하는 양 비트가 논리기호 1 이면, 예를 들어 접속코드 mb 를 선행하는 변조코드 블록이 01001000100001 이고,(즉 8 비트 데이터로 128) 추종하는 변조코드 블록이 10000100000000(8 비트 데이터로)이면, 논리기호 0 이 접속코드 mb 에 할당될지라도 조건 Tmin=3T가 만족되지 않는다. 선행 변조코드 블록이 …1로 끝나고, 추종하는 변조코드 블록이 …1로 시작하면, 논리기호 1 가 도1b도에 도시된 것처럼 접속코드에 할당되고, 논리기호 0 이 선행변조 코드 블록의 최종비트와 후행 변조코드 블록이 제 1 비트 모드에 할당된다(도10에서 단계 10∼단계 12 ). 이것은 조건 Tmin=3T를 만족시킨다. 이 경우에 NRAI 신호가 도1c에 도시된 것처럼 파형을 한다.

논리기호 0 이 접속코드 mb 를 따라 최대반전 간격 Tmax=11T에 대해 배열되는 경우 예를 들어, 접속코드 mb를 선행하는 변조코드 블록이 도3에 도시되어 있듯이 00000100010000(즉 8 비트 데이이터 도5) 이고, 후행하는 변조코드 블록이 0000000100000000(즉 8 비트 데이터로 13)인 경우 선행하는 변조코드 블록이 4 비트 0 으로 끝나고 후행하는 변조코드 블록이 7 비트 0 으로 끝난다는 것을 의미하고, 이로 인해 12 연속 비트 0 이 접속코드 mb 를 따라 나타나게 되어서 반전간의 간격이 12T(k=11)를 초과한다.

접속코드 mb 를 선행하고 후행하는 2 비트 피이스가 모드 0 인한, 논리기호 1 이 접속코드 mb 에 할당되면 조건 Tmin=3T 만족한다. 접속코드 (mb)를 1로 설정함으로서 반전을 제공함으로서 0 의 스트링이 발생함으로서 피트길이 또는 랜드길이가 지연되는 것이 제한된다(도10에서 단계 (20)∼단계 (22)). 그러나 이것은 조건 Tmin=3T를 만족하는 도20b에 도시된 실시예와 동일하기 때문에 바람직하지 않다.

도2b에 도시된 처리는 접속코드로 선행하고 후행하는 비트가 모두 1 을 나타낼때만 조건 Tmin=3T를 만족하도록 수행된다. 도11에 도시된 변조 테이블 1 이 조건 Tmin=3T를 만족하도록 제공되어 있기 때문에, 두개의 연속 0 이 항상 1 에 인접위치한다. 이것은 도2a에 도시된 선행 변조코드 블록이 …001로 끝나는 반면 후행하는 변조코드 블록이 100…으로 시작한다는 것을 의미한다. 다시 말해 접속코드 mb를 선행하고 추종하는 제 0 비트의 양 비트의 0 을 나타낸다.

따라서, 접속코드 mb를 선행하거나 추종하는 적어도 5 개의 연속 (즉, 비트 시퀸스 00000)가 있으면, 접속코드 mb가 1로 설정되고 접속코드 mb를 선행하고 후행하는 제 3 비트 위치의 비트가 1로 변경된다(도10의 단계(24) 및 (26)). 도3a에 도시된 실시예에서, 접속코드 mb를 추종하는 5 개 연속 0 이상이 있다. 따라서 접속코드 mb를 추종하는 변조코드 블록의 제 3 비트가 1로 변경한다. 이것은 도2b의 실시예의 도3b에 도시된 실시예를 구별할 수 있게 하고, 조건 Tmin=3T이 대체로 만족하다.

본 실시예에서, 접속코드 mb를 선행하는(점선의 화살표로 도시된) 제 3 비트 위치의 비트가 1로 변경되면, 조건 Tmin=3T가 만족하지 않는다.

도3c는 도3b의 변조코드 시퀸스의 신호 파형을 도시한다.

제 3 비트의 위치의 비트가 1을 나타내지 않으면, 반전간격이 제한되어 조건 Tmax=11T를 만족하는 것을 나타내는 1로의 비트 변형이 접속코드 mb를 선행하거나 추종하는 제 3 비트 위치에서 된다. 따라서, Tmax=11T를 만족시키기 위한 반선간격을 제한하는 조건이 다음과 같다. (a) 접속코드 mb를 선행하거나 추종하는 적어도 5개의 연속비트가 모드 0 이다. (b) 접속코드 mb에 대한 제 3 비트에 할당되지 않은 변조코드블록이 접속코드 mb에 인접한 비트 위치에 3 연속 0을 지닌다.

최대반전 간격 Tmax

최대반전 간격 Tmax 접속코드 mb를 선행하거나 추종하는 비트 위치에서 위에서 언급한 변성(반전)이 된후 접속코일 mb를 포함하는 변조코드 시퀸스의 최대반전 간격을 아래에서 설명할 것이다.

예를 들어, 변조 테이블 1에 도시된 비채열 비트의 변조코드가 최상의 위치에서 8개 이하의 연속 0 접속코드 mb를 포함하는 변조코드 시퀸스의 최대 반전 간격이 12T가 된다.

도5a 및 도5b는 3 개의 변조코드 블록 B1, B2 및 B3 를 포함하는 Tmax=12T를 지닌 변조코드 시퀸스의 예를 도시한다. 변조코드 블록 B1의 최종비트와 변조코드 블록 B2의 제 1 비트 모두 1이 되어서 도2b에 도시된 비트 변경을 받는 반면, 변조코드 블록 B2 및 B3 간의 접속코드 mb는 위에서 언급한 비트 변경 조건을 만족시키기 때문에 0에 설정된다. 따라서, 도5a에 도시된 변조코드 블록 B1∼B3을 Tmax=12T를 설정하는 도5b에 도시된 변조코드 시퀸스로 결합한다.

DSV의 제어

도6a는 접속코드 mb를 선행하는 변조코드 블록이 비트 시퀸스 01001000100000(즉, 8 비트 데이터에서 0)를 포함하고, 후행 변조코드 블록은 비트 시퀸스 00000001000000(즉, 8 비트 데이터에서 13) 포함한다. 도면에서 알 수 있듯이, 선행 변조코드 블록은 5 연속 0에서 끝나는 반면 후행 변조코드 블록은 7 연속 0에서 시작한다. 이경우에, 접속코드 mb가 0로 설정되면, Tmax=12T를 초과하는 13연속 0를 포함한다. 따라서, 피트 길이나 랜드 길이가 지연되는 것을 제한하기 위해 접속코드 mb를 1에 설정함으로서 변조코드 시퀸스가 발전이 된다(도6b, 도6b 및 도6f).

위의 실시예에서, 접속코드를 선행하고 추종하는 비트 시퀸스가 5 연속 0을 포함하기 때문에 접속코드를 선행하거나 후행하는 제 3 비트 위치의 비트가 1로 설정된다. 도6b는 선행 변조코드 블록의 제 3 비트에서 접속코드 mb가 1로 설정되는 예를 도시한 (도10의 단계 (4)) 도6d는 후행 변조코드 블록의 제 8 비트가 1로 설정되는 예를 도시한다(단계 26)). 도6f는 선행 및 후행 변조코드 블록의 제 3 비트에서 접속코드 mb가 1로 모두 설정되는 예이다(단계 28)).

NRZI의 파형이 도6c, 도6e 및 도6g에 도시되어 있다. 도6c를 도6g와 비교하면, 후행 변조 코드 블록의 제 3 비트 위치 뒤의 비트위치에서의 레벨 또는 구성이 반전된다는 것을 알 수 있다. 따라서, 제 3 비트에서 접속코드 mb까지 추종하는 DSV를 제어할 수 있다. 도6b에 도시된 비트 반전이 수행되고, 도6f에 도시된 비트 반전이 모두 수행될때, 도6b와 도6f에 도시된 비트 반전이 제 3 비트 위치를 추종하는 소정의 범위에 대한 DSV의 변화를 산출하는데 수행되는 결정을 일시적으로 반전하여 작은 DSV를 선택할 수 있다.

이와 유사하게 도6e를 도6g와 비교하면, 접속코드 mb를 선행하는 제 3 비트 위치를 추종하는 비트 위치의 구성이 반전된다는 것을 알 수 있다. 또한 도6c를 도6e와 비교하면 접속코드를 선행하고 추종하는 제 3 비트 위치간의 구성이 반전되는 것을 알 수 있다. 따라서, 이 경우에 선행변조 코드 블록의 제 3 비트 위치에서 접속코드 mb를 추종하는 소정의 범위에 대한 DSV의 변화를 산출하기 위해 비트 반전의 결정을 일시적으로 반전시키어 작은 DSV를 선택한다.

도7a에 도시된 변조 코드 시퀸스는 접속코드 mb=0인 경우 선행변조 코드 블록의 최종비트 1와 후행변조 코드 블록의 제 1 비트 1 간에 11 연속 0를 포함하여 0의 시퀸스가 Tmax=12T를 초과하지 않는다. 그러나 도7d, 도7f 및 도7h에 도시되어 있듯이 접속코드 mb를 1로 설정하는 것이 또한 유효하고, 접속코드 mb를 선행하고 추종하는 제 3 비트 위치의 비트중 하나 또는 모두를 1로 변성시킨다.

위의 경우에 모든 기능한 비트패턴은 4개의 상이한 형태 재열의 (단계 30, 32, 34 및 36)를 포함한다. NRZI 신호의 파형이 도7c, 도7e, 도7g 및 도7i에 도시되어 있다. DSV를 감소시키기 위해 4개의 상이한 비트패턴 중에서 하나를 선택할 수 있다.

또한, 도8a에서 도시된 변조코드 시퀸스에서 접속코드 mb가 0이면 Tmax가 11T를 초과하지 않는다. 접속코드가 도8b에 도시된 것처럼 0 또는 제 8 에 도시된 것처럼 1로 설정된지 여부에 따라 두개의 패턴중 하나를 설정할 수 있다(단계 36 또는 32). 접속코드 mb를 선행하는 제 3 비트위치의 비트가 1로 설정되면, 조건 Tmin=3T가 만족하지 않으므로 이 표멧이 선택될 수 없다. 도6b 및 도8d에 도시된 변조코드 시퀸스를 따르는 신호파형이 도8c 및 도8e에 도시되어 있다. 작은 DSV를 지닌 이들중 하나를 선택하는 것이 바람직하다.

위의 비트 변경에 대해 반전간격 및 DSV가 선택적으로 적응적으로 제어될 수 있다.

플레임 동기패턴

위에서 알 수 있듯이 실시예는 Tmax=12T를 반전하는 EMF 표 1를 이용했다. 12T에서 12 연속하는 0을 포함하는 비트패턴이 나타지 않는다. 이러한 이유 때문에 플레임 동기 코드에는 도9에 도시된 13T(즉, 12 연속 0)를 지닌 비트 시퀸스가 형성된다. 도9a에 도시된 플레임 동기코드의 논리기호 또는 비트 X 0 또는 1이 될 수 있는데 이는 DSV를 감소시키기 위해 제공되어 있다. 비트 X가 0 또는 설정되야할 것인지에 대한 결정은 연속하는 프레임이 끝나거나 DSV를 감소시키도록 임으로 변경되는 DSV 제어의 상기 설명에서 언급한 것처럼 접속코드 mb가 나타날때까지 일시적으로 반전된다. 지금까지 생성된 DSV의 변경은 DSV를 감소시키 위해 비트 X 가 0 또는 1로 설정되는지 여부를 결정하기 위해 산출된다. 이것은 접속코드 mb를 설정만 함으로서 위에서 언급한 DSV 제어에 비해 DSV의 제어를 향상시키어서 신호의 저역성분이 감소하게 된다. 도9b와 도9c는 비트 X 가 0 및 1에 설정될때 NRZA 신호의 파형을 도시한다.

변조장치 및 디스크 기록장치

도12는 변조장치 및 이를 이용하는 디스크 기록장치를 도시한다.

8 비트 데이터 코드가 연속으로 변환 ROM 10에 입력된다. 변환 ROM(10)은 입력된 8 비트 데이터 코드를 14 채널 비트를 각각 구성하는 변조 테이터로 변환하기 위해 도11에 도시된 변조표 1을 지닌다. 변조코드는 레지스터(12) 및 (14)에 전달되고, 변조코드의 두개의 연속 블록이 레지스터(12) 및 (14)에 각각 기억된다. 레지스터(14)에 기억된 선행 변조코드 블록에는 동기코드 발생기(16)에서 선택기(18)에 출력된 플레임 동기코드가 공급되되, 이들 코드가 소정의 선택이 행해진후 메모리(20)에 공급된다.

레지스터(12)에 기억된 후행 변조코드 블록의 최상의 비트 위치와 각각의 비트와 레지스터(14)에 기록된 선행 변조코드 블록에 최하위 비트 위치의 각각의 비트가 접속코드 처리회로(22)에 공급되어서 비트 시퀸스의 비트 배열을 감지하여 접속코드 mb의 논리기호를 일시적으로 결정한다. 만일 비드 배열이 DSV 제어를 하락하는 비트패턴을 표시하면, 논리기호가 DSV 제어를 위해 변경되는 코트 위치의 어드레스가 접속코드 처리회로(22)에서 결정되고 다음 표인터 레지스터(24)에 기록되고 DSV 연산/부호확정회로(26)에 공급된다.

DSV 연산/부호 확정회로(26)에 후행 변조코드 블록의 데이터가 접속코드 처리회로(22)에 의해 결정된 일시적으로 확장된 접속코드 mb가 어드레스와 함께 선택기(18)로 부터 공급된다. 이 데이터를 토대로 논리기호 변경 어드레스의 비트 위치에서 생성된 DSV의 변경이 DSV를 감소시키기 위해 최적 어드레스를 선택하도록 산출된다. 이것은 후행 변조코드 블록과 접속코드 mb의 논리기호를 설정한다. 일시적으로 확정된 접속코드 mb를 변경할 필요가 있을때 위에서 확정된 논리기호로 변경된다. 만일 일시적으로 확정된 접속코드 mb를 변경할 필요가 없을때 이처럼 유지되어야 한다. 이 변조작동은 도10에 도시된 프로그램 시퀸스에 따라 수행된다. 논리기호 변경 어드레스가 위에서 설명했듯이 프린터 레지스터(24)에 기록된다. 어드레스 카운터(28)가 어드레스 카운트를 택할때 특정된다. 특정 어드레스의 논리기호는 DSV 연산/문자 확정회로(26)으로 부터의 출력을 토대로 결정되고 최종 고정된 어드레스가 메모리(20)에 기억된다.

후행 변조코드 블록의 14 채널 비트 데이터 및 메모리(24)에 기억된 접속코드 mb가 병렬/직렬변환회로(30)에 병렬로 출력되되 이들은 직렬데이터 비트로 변환되고 NRZI 변환회로(32)에 공급된다. NRZI 변환회로(32)에서 논리기호 1가 인버트 되는 반면, 논리기호 0이 NRZI 변조신호를 생성하도록 하기 때문에 유지된 다음 광학 변조장치 구동회로(34)에 공급된다.

광원이 광학변조기(40)에 비임을 방출시킨다. 다음 광학변조기(40)는 광원(88)으로 부터의 비임을 변조하여 이를 투사광학계(42)를 통해 기록매체 또는 디스크(36)에 출력시킨다. 광학변조장치 구동회로(34)는 광학 변조기(46)을 구동하기 위해 NRZI 변조신호에 승합한다.

복조

도13은 이미 설명 했듯이 복조작동에 대해 논리단체의 역순서로 수행되는 복조작동을 도시한다.

기록매체로 부터 전달되거나 채널을 통해 전달된 신호 시퀸스가 의에서 설명한 것처럼 플레임 동기코드를 포함한다.

플레임 동기코드를 감지함으로서 변조 코드 블록과 접속코드가 동일하게 된다. 프로그램을 엔터한후 로우틴이 단계(50)에 진행하되 이는 논리기호가 1인지 여부를 결정한다. 만일 NO이면 즉, 접속코드가 mb가 도1b, 도7b, 도8b에 도시된 것처럼 변조가 수행된다는 것을 의미하는 논리기호 0을 나타내면 루이틴이 직접 단계(52)에 진행하되, 접속코드 mb를 선행하는 변조코드 블록을 역변조 또는 14/8 변조가 변조표 1에 따라 수행되는 방식으로 복조된다.

또한 YES가 단계(50)에서 얻어지면, 루우틴이 단계(54)에 진행하되 접속코드 mb를 선행하는 연속비트가 비트 시퀸스 100 을 나타내는지 여부를 결정한다. 도6b, 도7d, 또는 도7h에 도시되어 있듯이 변조가 수행되는 YES가 얻어지면 루우틴이 단계(56)에 진행하여 접수 코드 mb를 선행하는 제 3 비트 위치의 비트가 0으로 변경된다. No가 단계 54에서 얻어지면 루우틴이 단계(58)에 진행하여 접속코드 mb를 후행하는 변조코드 블록의 3 연속 비트가 비트 시퀸스 001인지 여부를 결정한다. 도3b, 도6d, 도7f, 또는 도8d에 도시되어 있듯이 변조가 수행되는 것을 의미하는 YES가 얻어지면, 접속코드 mb를 후행하는 제 3 비트 위치의 비트가 0로 변경된다. 단계(56)의 루우틴은 단계(59)에 진행하여 단계(58)과 같은 결정을 한다. 도6f 또는 도7h에 도시되어 있듯이 변조가 수행되는 것을 의미하는 YES가 얻어지면, 루우틴이 단계(60)를 통해 단계(53)에 진행한다.

접속코드 mb가 1를 나타내고 접속코드 mb를 가로지로는 두개의 비트선행변조 코드 블록의 최근 중요한 비트와 후행 변조코드 블록이 가장 중요한 로드 모두가 0을 나타내도록 도2b에 도시된 변조가 수행되는 것을 의미하는 단계(58)에서 NO가 얻어지면 루우틴이 단계(62)에 진행하여 접속코드 mb를 가로지르는 두개의 비트가 1로 모두 변경된다. 다음, 루우틴 14/18 변조가 수행되는 단계(52)에 진행한다.

복조장치

도14는 도12에 도시된 디스크 기록장치를 통해 디스크(36)에 기록된 신호를 재생하도록된 디스크 재생장중에 이용되는 본 발명의 복조장치를 도시한다.

디스크(36)에서 판독된 신호가 변조코드 블록과 접속코드 mb가 플레임 동기코드에 의해 검출되는 검출기(50)에 공급되고, 접속코드 메모리(52) 시프트 레지스터(54) 접속코드 메모리(56) 및 시프트 레지스터(58)에 순서대로 기억된다. 문자변환회로(60)는 접속코드 메모리(56)에 기억된 접속코드 mb와 시프트 레지스터(54) 및 (58)에 기억된 접속코드를 따르는 두개의 3 비트 피이스를 조사한다.

문자변환회로(60)는 시프트 레지스터(54) 및 (58)에 기억된 소정의 비트의 논리기호를 변경하기 위해 도13에 도시된 복조작동을 수행한다. 이후, 시프트 레지스터(58)에 기억된 14 채널 비트 데이터는 도11의 표기에 따라 8 비트 테이터로 변조되는 역변환 메모리(62)에 전달된다.

위에서 알 수 있듯이 상기 실시예의 디지탈 모뎀 시스템은 하나의 접속코드를 14 채널 비트를 각각 구성하는 두개의 연속 변조코드 블록 사이에 제공하여서 이를 디지탈 변조코드의 시퀸스에 결합하고, DSV를 감소시키고 위에서 언급한 최소반전 간격과 최소반전 간격의 소정의 조건을 만족시키기 위해 이를 변조한다. 따라서 8 비트 데이터는 15 비트가 형성된 디지탈 변조코드로 변환된다. 8 비트 데이터의 Tmin이 3×8/15=1.6T가 되어서 DR=1.6을 지닌 디지탈 변조코드가 생성될 수 있다. 이것은 본 발명의 디지탈 모뎀시스템이 서로에서 설명한 EFM 시스템과 종래의 8/16 변조시스템 보다 고밀도 기록을 성취할 수 있다.

위의 제 1 실시예에서 최소반전 간격 Tmin과 최대반전 간격 Tmax가 각각 3T 및 12T 이다. 그러나 이들은 필요에 따라 변할 수 있다. 예를 들어 다음 결합이 이용될 수 있다. (a) 0의 수 (d) 3 디지탈,데이터의 비트수 (n)=8, 채널 비트수 (n)=17, 접속코드수=2(d-1), 변조비 8/19, Tmin=4T DR=1.68Tb 및 Tmax=13T (b) d=4, n=8, n=19 접속코드수=3 (d-1) 변조비=8/22 Tmin=5T, DR=1.82Tb 및 Tmax=17.

데이터가 각각의 비이트로 처리되기 때문에 m=8에 설정되지만 8 이하일 수 있다. 또한, n이 18에 설정되고 Tmax가 14T 또는 15T에 설정될 수 있다.

상기 개량에 따라 d-1 접속코드가 Tmax=k+1인 경우 디지탈 변조코드로의 m 비트의 디지탈 데이터의 변환이 제공된다. 이것은 (n+d-1) 비트의 디지탈 변조코드로의 m 비트 디지탈 데이터의 변환과 실질직으로 같다. 또한, 상기 실시예에 이용되는 NRZI 대신, 어떤가를 공지된 신호처리 기술이 또한 이용될 수 있다. 또한, 본 발명의 디지탈 모뎀 시스템이 자기테이프 및 데이터 전송장치에 의해 데이터기록/재생장치가 함꼐 이용된다.

제 2 실시예의 디지탈 모뎀시스템을 아래에서 설명할 것이다.

제 1 실시예의 디지탈 모뎀시스템은 14 채널 비트를 각각 구성하는 두개의 연속 디지탈 변조코드 블록 사이에 1 비트 접속코드 mb를 8/14 변조로 제공하여서 이들을 디지탈 변조코드의 시퀸스로 걸합하고, DSV를 감소시키고 Tmin과 Tmax의 소정의 조건은 만족시키기 위해 이를 변조한다. 이는 8 비트 데이터를 15 비트의 디지탈 변조로 변환할 수 있는 디지탈 변조 시스템을 실현한다. 따라서 최소반전 간격 Tmin은 3×8/15=1.6T이고, 디지탈 변조코드의 DR은 또한 1.6 이다.

상기 제 1 실시예에서 접속코드를 선행하고 후행하는 비트 위치중 하나 1 또는 모두의 5개 이상의 연속 0이 형성된 패턴을 지닌 데이터가 나타나면, DSV 제어는 접속코드를 선행하고 후행하는 비트 위치중 하나 모는 모두의 비트패턴을 변경함으로서 수행된다. 이리한 비트패턴의 발생 정도는 그렇게 많지 않다.

통상적으로, 같은 DR을 지닌 변조코드가 있으면, 변조신호의 저주파성분 중 작은 하나가 서보계에 대한 영향 및 데이터 검출이라는 면에서 바람직하다. 이러한 이유 때문에 제 2 실시예는 가능한 짧은 길이를 하는 비트스트링을 구성하는 DSV 제어코드를 제 1 실시예에서 설명했듯이 8/15 변환비로 변환되는 디지탈 변조코드에 제공하여서 DSV의 제어를 항샹시키어 변조신호의 저주파성분을 감소시킨다.

제 2 실시예에서, 5 비트를 구성하는 DSV 제어코드가 소정의 간격, 예를들어 매 10 바이트 마다 디지탈 변조코드 시퀸스에 제공된다. DSV 제어코드 cb의 비트패턴의 선택에 의해 아래에서 설명햇듯이 DSV 제어코드 cb를 추종하는 구성의(두개의 시간 역을 포함하는 역 및 비역이 제어되어 DSV를 감소시킨다.) 위의 내용은 제 1 실시예의 8/15 변조를 이용한 예에 관한 것이다. DSV 제어코드 cb는 8/15 변조의 런 랭쓰의 조건으로 d=2 및 k=11을 만족시키기 위해 디지탈 변조코드 시퀸스로 끼워져 d=2 및 k=11을 만족시킨다.

(1) DSV 제어비 비트패턴 선택법칙 1

도15는 제 2 실시예를 따르는 DSV 제어코드 cb 및 접속코드 mb의 비트패턴을 도시한다. 위에서 언급한 제 1 실시예는 접속코드 mb를 매 14 비트 간격으로 변조코드 시퀸스에 끼우므로 한 블록의 데이터가 14 비트 b1∼b14+접속코드 mb를 구성한다. 이 제 2 실시예는 DSV 제어코드 cb를 소정의 간격으로 변조코드 시퀸스에 끼운다. DSV 제어코드 cb를 추종하는 신호파형의 구의 반전 및 비 반전이 DSV를 감소시키기 위해 DSV 제어코드 cb의 비트패턴(c1∼c5)를 선택하므로서 성취된다.

도16의 표 2는 5개의 비트(c1∼c5)를 포함하고 DSV 제어코드 cb의 비트패턴이 접속코드 mb 및 비트패턴 선택조건을 선해하는 변조코드를 제공하도록된 것을 도시한다. (1) DSV 제어코드를 이용한 구성반전 신호파형의 구성이 표 2의 A에 도시된 것처럼 반전될때 DSV 제어코드 cb 00100(c3=1)이 변조코드 시퀸스로 끼워진다. 즉시 추종하는 접속코드 mb가 0에 유지된다. 또한, 비트패턴 000110(c4=1)이 DSV 제어코드 cb로 이용될 수 있다.

표 2의 비트패턴 조건에서 알 수 있듯이 DSV 제어코드 cb로 비트패턴 00100 또는 00010의 이용은 접속코드 mb에 대한 선행 및 후행 변조코드 블록에 이동하지 않아서 구성이 이들 비트패턴을 이용하여 반전된다.

최소반전 길이 Tmin(d=2)의 내용이 아래에 설명되어 있다. DSV 제어코드 cb에는 비트 시퀸스 00100이 형성되어 있고, 선행 변조 코드 블록이 최종 채널 비트 b14 및 후행 변조 모드 블록모두가 1이다. DSV 제어비트 cb의 최상의 비트 위치에서의 두개의 비트 c1 및 c2 모두 0 이기 때문에 선행변조코드 블록이 d=2를 만족한다. 이와 유사하게 DSV 제어비트 cb의 최하위 비트 위치의 두개의 비트 c4 및 c5가 모두 0이기 때문에 후행 변조코드 블록이 d=2를 만족한다.

또한, 비트 시퀸스 0001001이 DSV 제어비트로 이용될때, DSV 제어비트 cb의 최상의 비트 위치의 3개의 비트 c1, c2 및 c3가 모두 0이기 때문에 선행 변조코드 블록이 d=2를 만족한다. 이와 유사하게 DSV의 최종 중요한 비트 위치의 비트 c5가 비트 cb를 제어하고, 접속코드 mb가 모두 0이다.

다음, 최대 반전간격 Tmax(k=11)의 내용이 아래에 되어 있다. 비트패턴 00100이 DSV 제어비트 cb로 이용되고 EFM 표가 m/n 변조표(m=8, n=14)로 이용될때 선행 및 후행 변조 코드블록의 연속 0의 최대수가 8이다. 따라서 비트시퀸스 00010이 DSV 제어 비트 cb의 8+3+11이고 이것을 k=11를 만족한다. 이와 유사하게 0의 후행 변조코드 블록과 접속코드 mb의 비트 시퀸스의 연속 0의 수는 1+1+8+10이고 이는 k=10을 또한 만족시킨다.

(2) DSV제어코드

표 2의 B∼D에 도시되어 있듯이 구성을 유지하는데 필요할때 DSV 제어코드 cb의 모든 비트가 아래에서 설명할 조건 하에서 0에 설정된다. 또한, 두번 구성은 반전시키기 위해 DSV 제어코드 cb와 접속코드 mb의 전체 6 비트 중 2 비트를 1에 설정함으로서 구성의 비 반전을 설정할 수 있다. 구성의 비 반전을 설정하기 위한 DSV 제어코드 cb와 조건의 비트패턴을 다음 3 개의 형태일 수 있다. (a) 표 2의 (B) 후형 변조코드 블록의 최종 2 비트(즉 b13 및 b14) 중 하나가 1이 되고, 선행변조 코드 블록의 제 2 비트 y(즉 b1 및 b2) 중 하나가 1일때 DSV 제어코드 cb 및 즉시 후행하는 접속코드 mb가 모두 0으로 설정된다. 도17a∼도17e는 이리한 경우의 예를 도시한다. 도17a는 표 2의 (B)에 도시된 조건을 만족하는 변조코드 시퀸스의 비트패턴을 예시한다. 표 2의 (A)에 도시된 구성 반전이 도17a에 도시된 변조코드 시퀸스에서 수행될때 도17b에 도시된 비트패턴이 생성된다. 또한, 표 2의 (B)에 도시된 구성 반전이 도17a에 도시된 변조코드 시퀸스에서 수행될때 도17c에 도시된 비트패턴이 생성된다. NRZI가 행해진 후도17b 및 도17c의 비트패턴의 파형이 도17d 및 도17e에 도시되어 있다.

(b) 표 2의 (C) 선행 변조코드 블록이 최상위 비트 위치가 0 일때, DSV 제어코드는 비트 시퀸스 00100에 의해 수행되고 즉시 후행하는 접속코드 mb가 1에 설정된다. 이 경우에 선행변조 코드 블록의 비트패턴이 고유도면을 만족하지 않는다. 도18a∼도18e는 이리한 경우의 예를 도시한다. 도18a는 표 2의 c에 도시된 조건을 만족시키는 변조코드 시퀸스의 비트패턴을 도시한다. 표 2의 (A)에 도시된 구성 반전이 도18a에 도시된 변조코드 시퀸스에서 수행될때, 도18b에 도시된 비트패턴이 생성된다. 또한 표 2의 (C)에 도시된 구성 반전이 도18a에 도시된 변조코드 시퀸스에서 수행될때 도18c에 도시된 비트패턴이 생성된다. NRZI이 행해진후 도18b 및 도18c의 비트패턴이 파형이 도18d 및 도18e에 도시되어 있다.

(C) 표 2의 (D) 선행 변조코드 블록의 최하위 비트위치가 0 일때 DSV 제어코드 cb에는 비트 시퀸스 10010이 형성되고 즉시 후행하는 접속코드 mb가 0에 설정된다. 이 경우에, 남은 변조 코드 블록의 비트패턴이 특정조건으로 주어지지 않는다. 도19a∼도19e는 이러한 예를 도시한다. 도19a는 표 2의 (D)에 도시된 상태를 만족하는 변조코드 시퀸스의 비트패턴을 도시한다. 변조코드 시퀸스에서 수행될때 도19b에 도시된 비트패턴이 생성된다. 또한 표 2의 (D)에 도시된 구성반전이 도19a에 도시된 변조코드 시퀸스에 수행될때 도19c에 도시된 비트패턴이 생성된다. NRZI가 행해진후 도19b 및 도19e에 도시되어 있다.

선행변조 코드 블록의 최종 2 비트 b13 및 b14가 모두 0이고 후행 변조코드 블록의 제 1 및 제 2 비트 b1 및 b2가 모두 0일때 표 2의 (C) 및 (D)에 도시된 조건이 엘카운터 된다. 따라서, DSV 제어코드 cb 및 접속코드 mb가 (C) 또는 (D)에 도시된 비트패턴에 형성될 수 있다. 변조코드 시퀸스가 표 2의 (13), (C), (D) 중 비트 변경이 행해지는 한 DSV 제어비트 cb 및 접속코드 mb에 나타나는 연속 0의 수가 최소한 5+1=6이고 최소반전길이 Tmin(d=2)를 만족시킨다. 표 2의 (C) 및 (D)에 대해서도 마찬가지다.

DSV 제어 비트패턴 선택법칙 2

도20의 표 3은 DSV 제어코드 cb 및 접속코드 mb로 이용되는 비트패턴을 도시한다. (1) DSV 제어코드를 이용한 구성반전 표 3의 (A)에 도시된 구성반전의 법칙은 DSV 제어코드 cb가 비트패턴 00100(c3=1)에 형성되고 즉시 후행하는 접속코드 mb가 0 통상유지 된다는 점에서, 표 2의 (A)의 구성반전이 작다.

(2) DSV 제어코드를 이용한 구성의 비반전 구성을 유지할 필요가 있을때, 제어코드 cb의 모든 비트가 표 3에 표시된 상태하에서 0로 설정된다.

또한, 두번 구성을 반전 시키기 위해 DSV 제어코드 cb와 접속코드 mb의 전체 6 비트중 2 비트를 1에 설정함으로서 구성의 비반전을 설정할 수 있다.

구성의 비반전을 설정하기 위해 DSV 제어코드 cb와 조건이 비트패턴이 다음 5 이상형이다.

(a) 표 2의 (B) 선행번호 코드 블록이 1로 끝나고 선행 변조코드 블록의 최상의 비트위치의 두개의 비트 b1 및 b2 중 하나가 1일때 DSV 제어코드 cb 및 즉시 후행하는 접속코드 mb가 모두 0으로 설정된다.

(b) 표 3의 (C) 후행 변조코드 블록이 1 로 끝나고 선행변조 코드 블록의 최상위치에 양 두개의 비트 b1 및 b2가 0를 나타낼때 DSV 제어코드 cb는 비트패턴 00100에 형성되고 즉시 후행하는 접속코드 mb가 1에 설정된다. (c) 표 3의 (D) 선행 변조코드 블록의 최하위 비트 위치의 2 비트 b13 및 b14가 1, 0이고, 후행 변조코드 블록이 1로 시작할때 DSV 제어코드 cb 및 즉시 후행하는 변조코드 블록이 cb 및 모두 0에 설정된다.

(d) 표 3의 (E) 선행 변조코드 블록의 초하위 비트위치의 2 비트 b13 및 b14가 1, 0 d이고 후행 변조코드 블록이 0으로 시작할때 DSV 제어코드 인가 0에 설정된다.

(c) 표 3의 (F) 선행 변조코드 블록의 최하위 비트의 2 비트 b13 및 b14가 00일때, DSV 제어코드 (b)가 비트패턴 10010에 설정되고, 즉시 후행하는 접속코드 mb가 0에 설정된다. 이 경우에, 후행 변조코드 블록이 비트패턴 소정의 조건으로 주어지지 않는다. 변조 코드 시퀸스가 표 3(B)∼(F)의 비트 변경이 행해지고 d=2 및 k=11이 만족한다는 것을 알 수 있다.

예를 들어, 테이블 3의 B에서 DSV 제어비트 cb 및 접속코드 mb의 연속 0의 수가 적어도 5+1=6이고, 이는 최소반전간격 Tmin(d=2)를 만족시킨다. 또한, DSV 제어코드 및 접속코드 mb을 포함하는 선행 및 후행 변조코드 블록에 대한 비트 시퀸스의 연속 0의 최대수가 5+1+1+7이고 이는 최대반전 간격 Tmax(k=11)을 만족시킨다.

변조장치

도21은 제 2 실시예의 변조장치를 도시한다.

8 비트 데이타가 변조표(100)를 통해 14 채널 비트 데이타로 변환된 다음 데이타 선택기(102)에 전달된다. 데이타 선택기(102)에는 플레임 동기코드 발생기(104)로 부터 플레임 동기코드가 공급되고 각각의 플레임의 선단부가 엔카운터될때 플레임 동기코드를 선택하는 반면, 각각의 플레임의 선단부가 엔카운터되지 않을 때 14 채널 비트 데이타를 선택한다.

데이타 선택기(102)로 부터 출력된 14 채널 비트 데이타는 시프트 레지스터(106)로 코드되되, 병렬/직렬 변환이 이행된다. 다음, 변환된 데이타가 레지스터(106) 및 시프트 레지스터(110)에 전달된다.

또한, 14 채널 비트 데이타가 시프트 레지스터(112)에 전달되고, 병렬/직렬변환이 행해진다. 변환된 데이타는 레지스터(112)와 시프트 레지스터(116)에 전달된다. 각각의 레지스터(108) 및 (112)는 정수코드 mb를 기억시킨다. 제어장치(118)는 최소반전간격과 최대반전간격을 제한하도록 의도되었고 DSV 제어 허용상태 및 비트패턴 제어 허용상태를 제어한다.

제어장치(118)는 시프트 레지스터(106)에 기억된 변조코드블록의 최하위 위치의 5 비트와 시프트 레지스터(110)에 기억된 변조코드블록의 최상위 비트의 5 비트를 감지하고 Tmin 및 Tmax의 제한을 위해 접속코드 mb를 선행하고 추종하는 두개의 변조코드블록의 비트 시퀸스의 비트패턴을 변경시킨다. 만일, 5개 이상의 연속 0이 접속코드 mb를 따라 나타나면 제어장치(118)는 DSV 제어가 허용가능하다고 결론을 내고 이를 나타내는 DSV 제어 프레스를 시프트 레지스터(117) 및 DSV 비교기(132)에 출력시킨다.

시프트 레지스터(106), 레지스터(108) 및 시프트 레지스터(110)에 기억된 변조코드 시퀸스의 비트패턴이 …100[1]001…로 변환되는 반면, 레지스터(112) 및 시프트 레지스터(116)가 …100[1]000… 또는 …000[1]001…로 변환된다.

DSV 제어비트 발생기(120) 및 (122)는 표 2 또는 표 3에 따라 비트패턴을 지닌 DSV 제어코드를 발생시킨다. 각각의 DSV 제어코드 cb가 변조코드 시퀸스에 끼워질때, 스위치(124) 및 (126)이 타이밍 회로(도시되지 않음)에 의해 결정된 타이밍에 따라 DSV 제어비트 발생기(120) 및 (122)에 접속되므로서 표 2의 [A]에 도시된 반전비트패턴이 시프트 레지스터에 제공되는 반면, 비반전 비트패턴이 표 3의 [B]∼[F] 또는 표 2의 [B]∼[D]에 따라 시프트 레지스터(116)에 제공된다.

표 2의 [B]∼[D]의 비트패턴의 또는 표 3의 [B]∼[F]의 선택은 시프트 레지스터(106), 레지스터(108) 및 시프트 레지스터(110)로 부터의 입력 비트패턴에 따라 제어장치(118)에 의해 된다. 산술회로(128) 및 (130)은 시프트 레지스터(110) 및 (116)에서 공급한 비트 시퀸스의 DSV를 결정한다.

제어장치(118)는 DSV 제어가 허용가능하지 않다고 결정되고 DSV 제어코드가 제공될 때, DSV 제어 허용상태를 나타내는 DSV 제어 프레스가 시프트 레지스터(116)에 공급된 다음 데이타블록에 가산된다.

DSV 비교기(132)는 DSV의 다음을 나타내는 DSV 프레스를 FIFO(134)에 제공하기 위해 산술회로(128) 및 (130)에 의해 산출된 두각의 DSV를 비교한다. 시프트 레지스터(116)에 기억된 비트 시퀸스가 시프트 레지스터(136)에 전달된다. 시프트 레지스터의 비트 시퀸스는 DSV 제어 프레그와 함께 시프트 레지스터(138)에 전달된다. DSV 제어코드 cb가 끼워진 시간지연후 DSV 제어 허용조건을 나타내는 시간에 FIFO(134)의 DSV 프레그는 비반전 비트변경이 된 시프트 레지스터(116)에 기억된 변조코드 시퀸스의 비트 시퀸스가 작은 DSV를 갖는다는 것을 나타낼 때, 패턴변환회로(140)는 시프트 레지스터(136)에 기억된 비트패턴을 시프트 레지스터(138)에 기억된 비트패턴과 대체된다. 대체된 비트패턴이 NRZI 신호를 생성하기 위해 NRZI 변환이 행해지는 NRZI 변환회로(142)에 전달된다. NRZI 신호는 다음 디스크와 같은 기록매체에기록되거나 채널을 통해 출력된다.

복조장치

도22는 도21에 도시된 변조기의 작동에 역인 변조작동을 수행하기 위해 선으로 제 2 실시예의 복조기를 도시한다. 기록매체로 부터 재생되거나 채널을 통해 전달되는 신호 시퀸스가 위에서 언급한 것처럼 플레임 동기코드를 함유한다.

도21에 도시된 변조기에 의해 디스크(150)에 기록된 신호가 검출기(152)에 의해 검출된다. 다음, 검출된 신호는 시프트중 시프트 레지스터(152), 레지스터(156), 시프트 레지스터(158), 레지스터(160) 및 시프트 레지스터(162)에 순서대로 기억된다.

시프트 레지스터(154), (158) 및 (162)에 대한 신호의 기억 DSV 제어코드 cb의 비트길이에 해당하는 시간동안 금지되어서 DSV 제어코드 cb를 배타하는 데이타 비트 시퀸스가 시프트 레지스터(154), (158) 및 (162)에 기억된다. 이것은 DSV 제어코드 cb가 DSV 제어를 위해서만 제공되고 비트패턴이 복조와 무관하다.

문자변환회로(164)는 시프트 레지스터(154)에 기억된 3 번째로 검출된 변조코드 mb의 앞비트 위치(즉, 최상의 위치)의 두개의 비트 b1 및 b3를 레지스터(156)에 기억된 접속코드 mb의 비트 및 플러스 시프트 레지스터(158)에 기억된 중심 또는 제 2 검출된 변조코드블록의 뒤비트 위치(최하위) 위치 2 비트 b12 및 b14를 구성하는 5 비트를 수신한다. 이와 유사하게 문자변환회로(166)는 시프트 레지스터(158)에 기억된 제 2 검출된 변조코드블록의 앞비트 위치의 2 비트 b1 및 b3, 시프트 레지스터(158)에 기억된 접속코드 mb의 1 비트 플러스 시프트 레지스터(162)에 기억된 제 1 검출된 변조코드블록의 21 비트 위치의 2 비트 b12 및 b14를 포함하는 5비트를 수용한다.

각각의 문자변환회로(164) 및 (166)은 접속코드 mb에 대한 우 및 좌의 3 비트 피이스를 후행비트패턴중 어떤 하나로 변환시키기 위해 입력비트를 감지한다. 접속코드 mb가 1인 경우,

(1) 000[1]000이면 001[ ]100

(2) 100[1]…이면 000[ ]…

(3) …[1]001이면 …[ ]000

시프트 레지스터(158)에 기억된 14 채널 비트 데이타중 중심비트 위치의 10 비트 및 문자변환회로(164) 및 (166)에 의해 문자변환된 제 1 및 최종 2 비트 피이스가 변조된 (168)이 공굽되어서 8 비트 데이타로 복조된다. 복조된 8 비트 데이타 코드가 다음 D-플립플롭(170)을 통해 출력된다.

양 표 2 및 표 3에서 DSV 제어코드 cb가 접속코드 mb 앞에 배열될지라도 접속코드 mb를 추종하도록 배열되어 있다. 이것은 d=2 및 k=11를 만족한다.

위의 제 2 실시예와 같은 방식이지만 DSV 제어코드 cb가 4 비트패턴으로 형성된 제 2 실시예와 다르게 DSV 제어를 위에 규칙적인 간격으로 DSV 제어코드 cb를 변조코드 시퀸스도 변환하는 제 3 실시예를 아래에서 설명할 것이다.

제 3 실시예는 제 1 실시예와 같은 8-15 변조를 수행한다.

DSV 제어비트패턴 선택법칙

도23은 제 3 실시예의 DSV 제어코드 cb와 접속코드 mb의 비트패턴을 도시한다. 위의 제 1 실시예는 접속코드 mb를 매 14 비트 간격으로 변조코드 시퀸스로 끼워져서 하나의 블톡 데이타가 14 비트-b14 플러스 접속코드 mb를 구성하는 반면, 제 3 실시예는 DSV 제어코드 cb를 소정의 간격으로 변조코드 시퀸스에 끼운다.

DSV 제어코드 cb를 후행하는 신호파형의 구성의 반전 또는 비반전은 DSV를 감소시키기 위해 DSV 제어코드의 비트패턴(c1∼c4)를 선택하므로서 성취된다.

도24의 표 4는 접속코드 mb 및 이의 비트패턴 선택조건을 선행하는 비트위치에서 변조코드 시퀸스로의 끼움을 위해 4 비트 c1∼c4 를 각각 포함하는 DSV 제어코드 cb의 비트패턴을 도시한다.

(1) DSV 제어코드를 이용하는 구성의 반전

신호파형의 구성이 표 4의 [A]에 도시된 것처럼 반전될 때, DSV 제어코드 cb 0010(c3=1)이 변조코드 시퀸스로 끼워진다. 즉시, 후행하는 접속코드 mb가 항상 0으로 유지된다.

표 4의 [A]에 도시된 비트패턴 0010을 이용한 반전구성이 DSV 제어코드 cb에 대한 우·좌 비트패턴과 무관하므로 비트패턴 0010의 이용으로 구성이 모든 시간에 반전된다. 최소반전간격 Tmim의 내용을 아래에서 설명할 것이다. 비트 시퀸스 0010을 지닌 DSV 제어코드 cb가 변조코드 시퀸스에 끼워지고 선행 변조코드 블록의 최종채널 비트 b14와 후행변조모드블록의 제 1 채널 비트 1이 모두 1을 나타낸다. 선행변조코드블록은 DSV 제어비트 cb의 최상의 비트위치의 2 비트 c1 및 c2가 모두 0이기 때문에 d=2를 만족시킨다.

이와 유사하게 DSV 제어비트 cb의 최종중요비트 c4가 0을 나타내기 때문에 후행변조코드블록은 d=2를 만족시킨다.

다음, 최대반전간격 Tmax(k=11)의 내용을 아래에서 설명한 것이다. 비트패턴 0010이 DSV 제어비트 cb로 이용되는 EFM표가 m/n 변조표로 이용될때(여기서 m=8 및 n=14) 선행 및 후행변조코드블록의 연속 0의 최대수가 8이다. 따라서 DSV 제어비트 cb의 제 22 비트가 0을 나타내기 때문에 선행변조코드블록의 변속 0의 수가 8+2=10이고 이는 k=11를 만족한다.

DSV 제어코드 cb로 4 비트 0010을 포함하는 비트패턴의 이용에 의해 신호파형의 구성이 d=2 및 k=11에서 반전된다.

(2) DSV 제어코드를 사용한 구성의 비반전

구성이 표 4의 [B]∼[F]에 도시되어 있듯이 유지될때 DSV 제어코드 cb에는 다음 3 비트패턴이 형성될 수 있어,

(a) DSV 제어코드 cb의 모든 비트가 0에 설정된다.

(b) DSV 제어코드 cb와 접속코드 mb의 전체 5 비트중 어떤 2 비트가 1에 설정된다.

(c) DSV 제어코드 cb 및 접속코드 mb중 하나가 1에 설정되고 선행변조코드블록의 최종중요비트이나 후행변조코드블록의 제 3 비트가 1에 설정된다.

이 논리기호에 의해 구성이 두번 반전되어서 신호파형의 구성이 비반전된다.

DSV 제어코드 cb에 대해 위의 비트패턴을 제공하는 조건이 표 4의 [B]~[F]에 도시되어 있다.

(a) 표 4의 [B]

선행변조코드블록의 최종 2 비트 b13 및 b14 가 모두 0이고, 후행변조코드블록의 제 1 2 비트 b1 및 b2가 0일때, DSV 제어코드 cb에는 비트패턴(100)이 형성되고, 즉시 후행하는 접속비트 cb에는 1이 형성된다.

도25a∼도25e는 위의 경우의 예이다. 도25a는 표 4의 [B]에 도시된 조건에 상응하는 비트패턴을 도시한다. 비트패턴이 표 4의 [A]에 도시된 극성반전이 행해질 때, 도25b의 비트패턴이 된다. 또한, 도25a의 비트패턴이 표 4의 [B]에 도시된 극성비반전이 행해질 때, 도25c에 도시된 비트패턴이 된다. 도25b 및 도25c의 비트패턴을 따르는 NRZI 신호의 파형이 도25d 및 도25e에 도시되어 있다.

(b) 표 4의 [D]

선행변조코드블록의 최종 2 비트 b13 및 b14 가 1이고, 후행변조코드블록의 제1 5 비트중 하나가 1일때, DSV 제어코드 cb 및 접속코드 mb의 모든 비트가 0에 설정된다.

도26a∼도26e는 위의 경우의 예를 도시한다. 도26a는 표 4의 [C]에 도시된 조건에 상응하는 비트패턴을 도시한다. 이 비트패턴이 표 4의 [A]에 도시된 극성반전을 받을 때, 도26b에 도시된 비트패턴이 된다. 또한, 도26a의 비트패턴이 표 4의 [C]에 도시된 극성비반전을 받을 때, 도26c에 도시된 비트패턴이 된다. 도26b 및 도26의 비트패턴을 따르는 NRZI 신호의 파형이 도26d 및 도26e에 도시되어 있다.

(c) 표 4의 [D]

선행변조코드블록의 최종 5 비트 b10∼b14 중 어떤 하나가 1 이고, 후행변조코드블록의 제 1 2 비트 b1 및 b2중 하나가 1일때, DSV 제어코드 cb 및 접속코드 mb의 모든 비트가 0에 설정된다.

(d) 표 4의 [E]

선행변조코드블록의 최종 2 비트가 1 이고, 후행변조코드블록의 제 1 5 비트 b1∼b5가 0을 나타낼때, DSV 제어코드 cb가 0000에 의해 형성되고, 즉시 추종하는 접속코드 mb와 후행변조코드블록의 제 3 비트가 모두 1에 설정된다.

도27a∼도27e는 위의 경우의 예를 도시한다. 도27a는 표 4의 [E]에 도시된 조건을 만족시키는 비트패턴을 도시한다. 비트패턴이 표 4의 [A]에 도시된 극성반전을 받을 때, 도27b에 도시된 비트패턴이 된다. 또한, 도27a의 비트패턴이 표 4의 [E]에 도시된 극성비반전이 행해질 때, 도27c에 도시된 비트패턴이 된다. 도27b 및 도27c의 비트패턴을 따르는 NRZI의 파형이 도27d 및 도27e에 도시되어 있다.

(e) 표 4의 [F]

선행변조코드블록의 최종 5 비트가 모두 0 이고, 후행변조코드블록의 제 1 2 비트 b1 및 b2중 하나가 1일때, DSV 제어코드 cb는 1000에 의해 형성되고, 즉시 후행하는 접속코드 mb가 0에 설정되고, 선행변조코드블록의 제 3 비트 b12∼최종중요비트가 1에 설정된다.

도28a∼도28e는 위의 경우의 예를 도시한다. 도28a는 표 4의 [F]에 도시된 조건을 만족하는 비트패턴을 도시한다. 비트패턴이 표 4에 도시된 극성반전이 행해질 때, 도28b에 도시된 비트패턴이 된다. 또한, 도28a의 비트패턴이 표 4의 [F]에 도시된 극성비반전이 행해질 때, 도28c에 도시된 비트패턴이 된다. 도28b 및 도28c의 비트패턴을 따르는 NRZI 신호의 파형이 도28 도 및 도28e에 도시되어 있다.

표 4의 [B]∼[F]에 도시된 비트변환은 변조코드 시퀸스가 d=2 및 k=1을 만족하는 것을 보장한다.

변조장치

제 3 실시예를 따르는 변조장치가 제 2 실시예의 도21에 도시된 변조장치와 같지만, DSV 제어코드 발생기(120) 및 (122)가 DSV 제어코드 cb를 표 4에 따라 제공한다는 점에서 다르다.

작동시, DSV 제어코드 cb가 변조코드 시퀸스에 끼워질 때, 타이밍 스위치(124) 및 (126)가 타이밍회로(도시되지 않음)에 의해 결정된 타이밍에 따라 스위치되어 DSV 코드발생기(120) 및 (122)를 레지스터(110) 및 (116)에 접속시킨다. DSV 제어코드 발생기(120)는 표 4 의 [A]에 도시된 극성반전 비트패턴을 지닌 DSV 제어코드를 시프트 레지스터(110)에 제공하는 반면, DSV 제어코드 발생기(122)는 표 4의 [B]∼[F]에 따라 극성비반전 비트패턴을 한 DSV 제어코드를 시프트-레지스터(116)에 제공한다. 표 4의 [B]∼[F]에 도시된 비트패턴의 선택은 시프트 레지스터(100), 레지스터(108) 및 시프트 레지스터(110)로 부터의 입력비트패턴을 토대로 제어장치(118)에 의해 된다. 또 다른 작동은 제 2 실시예의 작동과 같고, 이의 설명을 여기서 생략하였다.

복조작동

도29는 위에서 설명했듯이, 복조작동에 대한 논리단계의 반전시퀸스에서 기본적으로 수행되는 복조작동을 도시한다. DSV 제어코드는 규칙적인 간격으로, 즉 매 10 바이트로 변조코드 시퀸스에 끼워진다. DSV 제어코드가 끼워진 변조코드 시퀸스가 도28에 도시된 논리단계에 따라 복조되는 반면, DSV 제어코드를 지니지 않는 변조코드 시퀸스가 도13을 참고로 논리단계에 따라 복조된다. 도29에 도시된 흐름도는 단계 200에서만 다르고 도13에 도시된 흐름도와 같다.

단계 200에서 접속코드 mb가 DSV 제어코드 cb에 인접배열될 때, 배타 OR가 접속코드 mb의 비트와 DSV 제어코드 cb의 제 1 비트에 적용된다. 이 결과를 토대로 표 4에 도시된 복조작동이 수행된다. 다시 말해, 접속코드 mb 및 DSV 제어코드 mb의 비트패턴이 결정되어서 복조작동이 수행되게 한다.

(a) 표 4의 [A], [C] 및 [D]

DSV 제어코드 cb와 접속코드 mb의 제1비트 c1가 모두 O(c1=mb=0)이고, 이에 적용된 배타 OR(c1 및 mb)가 0이다. 따라서, 선행변조코드 및 후행변조코드가 14/8 변조표에 따라 모두 변조된다(단계 200∼단계 52에서 NO).

(b) 표 4의 [B]

DSV 제어코드 cb와 접속코드 mb의 제1비트 c1가 모두 1(c1=mb=1)이고, 이에 적용된 배타 OR가 0이다. 따라서, 선행변조코드 및 후행변조코드가 14/8 변조표에 따라 모두 변조된다(단계 200∼단계 52에서 NO).

(c) 표 4의 [E] 및 [F]

DSV 제어코드 c1와 접속코드 mb의 제 1 비트중 하나가 1을 나타낸다. 따라서, 이에 적용된 배타 OR가 1이다(단계 200에서 YES). 특히, 선행변조코드블록과 후행변조코드블록이 변경되지 않을 때 (즉, 표 4에서 [A]~[D]), c1 및 mb가 적용되는 배타 OR가 1이다. 반면, 선행변조코드블록과 후행변조코드블록중 하나의 논리기호가 변경될 때 (즉, 표 4에서 [E] 또는 [F]), c1 및 mb에 적용되는 배타 OR가 1이다.

표 4의 [E]에서 접속코드 mb를 선행하는 3비트 b12, b13 및 b14가 1,0,0이 아니다. 따라서, NO가 단계 54에서 얻어진다. 다음, 루우틴이 단계 58에 진행하여 b1, b2 및 b3, 접속코드 mb를 추종하는 3 비트가 001인지 여부를 결정한다. YES가 얻어지면, 루우틴이 단계 60에 진행하여 비트 b3이 0으로 변경된 다음 선행변조코드블록이 단계 52에서 14/8 변조가 행해진다. 표 4의 [F]에서 접속코드 mb를 선행하는 3비트 b12, b13 및 b14가 1,0,0이면, 비트 b12가 0으로 변경되고,선행변조코드블록이 단계 52에서 14/8 변조가 행해진다.

도29의 흐름도는 도13에 도시된 단계 62를 포함하지 않지만, DSV 제어코드 cb를 지니지 않는 변조코드블록에 대해 수행된다.

복조장치

도30은 시프트 레지스터(200), 스위치(202) 및 배타 OR 회로(204)가 더 제공되었다는 점을 제외하고 도22에 도시된 제 2 실시예의 복조장치와 다른 제 3 실시예를 따르는 복조장치를 도시한다.

검출기(132)에 의해 검출된 데이터가 시프트 레지스터(154), 레지스터(156), 시프트 레지스터(158), 레지스터(160) 및 시프트 레지스터(162) 로 순차적으로 기억된다. DSV 제어코드 cb가 데이터에 끼워지는 시간 동안, DSV 제어코드 cb는 시프트 레지스터(154)에 기억되지 않고 시프트 레지스터(200)에 기억된다. 따라서, DSV 제어코드를 배타하는 데이터가 레지스터(154)∼(162)에 기억된다.

도29에 도시된 단계 200의 작동을 수행하기 위해 스위치(202)가 검출기(152)로 부터 출력된 DSV 제어코드 cb를 추종하는 접속코드 mb에 따라 시프트 레지스터(200) 및 배타 OR 회로(204)를 접속시키기 위해 스위치된다. 이로 인해, 접속코드 mb와 DSV 제어코드 cb가 배타 OR 연산이 산출되는 배타 OR 회로(204)에 입력된다. 이 결과가 시프트 레지스터(154)에 전달된다. 이로 인해, DSV 제어코드 cb를 즉시 추종하는지 여부에 관계없이 레지스터(156) 및 (160)에 기억된 접속코드 mb의 논리기호를 토대로 문자변환이 문자변환회로(164) 및 (166)에서 수행된다. 특히, 표 4의 [E] 및 [F]에 도시된 표의 반전 문자변환이 접속코드 mb의 논리문자를 토대로 수행된다.

표 4에서 DSV 제어코드 cb가 접속코드 mb 앞에 위치할지라도 DSV 제어코드 cb가 접속코드 뒤에 위차하면 d=2 및 k=10이 만족된다.

최대반전간격 Tmax와 최소반전간격 Tmin간의 조건하에서 DSV 제어에 대한 자유도가 DSV 제어코드의 비트수가 증가하기 때문에 크게 된다. 필요이상의 DSV 제어코드의 비트수 증가에 의해 제어용장도를 야기한다. 제 2 실시예에서 DSV 제어코드 cb에는 선행 및 후행변조코드블록의 논리기호를 변경할 필요없이 최소반전간격의 요건을 쉽게 만족시키기 위해 5 비트가 형성된다. 이와는 달리 제 3 실시예는 DSV 제어코드 cb가 4개의 비트를 구성하지만 제어용장도를 고려하여 이용할 수 있기 때문에 Tmin 조건을 만족시키기 위해 선행 및 후행변조코드블록의 논리기호를 변경해야 한다.

제 4 실시예를 아래에서 설명할 것이다.

먼저, 도11에 도시된 H과 표 1에 이용되지 않는 비트패턴을 설명할 것이다. d=2의 조건을 만족시키는 14 비트를 구성하는 변조의 패턴의 총수는 277이다. 이들 비트패턴중 277-256=21 비트패턴이 EFM 표에 이용되지 않는다.

이용되지 않는 비트패턴이 3개의 패턴으로 분류된다.

(a) 17 비트패턴이 9 개 이상 연속 0로 시작되거나 9개 이상 연속 0, 즉 00000000000000 또는 10001000000000으로 끝난다.

(b) 3 비트패턴은 EFM 표의 논리기호 조건을 만족시키되, 8개 이하의 연속 0 이 가장 중요한 비트위치로 부터 배열되지만, 11, 즉 10000000000010보다 큰 두개의 연속 반전 1간의 런 랭쓰를 지니고,

(c) 1 비트패턴은 EFM 표의 논리기호 조건을 만족시키되, 8개 이하의 연속 0이 가장 중요한 비트위치로 부터 또는 최근 중요한 비트위치에 배열되고, 두개의 연속 1간의 런 랭쓰가 k=10 이하이지만, EFM 표에서 이용되지 않는다.

대체변조코드를 이용한 DSV 제어용 기본기술

대체변조코드로 비트패턴에 이용되지 않는 위에서 설명한 21을 이용한 DSV 제어가 아래에 설명되어 있다.

홀수 이진수 1이 8 비트 데이터의 변조코드에서 나타날 때, 홀수 이진수 1을 포함하는 변조코드가 대체변조코드로 제공된다. 이에 따라, 변조코드 블록에 의해 기록매체에 형성된 신호의 극성(즉, 고·저레벨, 예를 들어 디스크의 피트 및 랜드)가 DSV 제어를 위해 원변조코드 또는 대체변조코드중 하나를 선택함으로써 반전된다.

특히, 짝수 이진수 1을 지닌 EFM의 이용하지 않는 비트패턴이 홀수 이진수 1을 포함하는 EFM 코드에 대해 대체변조코드로 제공된다. 이와는 달리, 홀수 이진수 1을 지닌 이용하지 않는 비트패턴이 짝수 이진수 1을 포함하는 EFM 코드에 대해 대체변조코드로 제공된다. 따라서, 이용되지 않는 비트패턴에 형성된 대체변조코드를 지닌 변환표의 이용에 의해 대체변조코드가 할당되는 8 비트 데이터를 추종하는 변조코드 시퀸스의 극성이 반전된다.

예를 들어, 도31a에 도시된 것처럼 접속코드 mb1과 mb2간에 위치한 변조코드가 01001001001000이면, 이의 NRZI 신호가 도31b에 도시된 파형을 한다. 이 변조코드에 EFM 표에 이용되지 않는 비트패턴의 9개 이상의 연속 0로 시작하는 비트패턴이 대체변조코드로 할당된다. 예를 들어, 도31c도에 도시된 대체변조코드 00000000001000이 제공되면, 이의 기록신호가 도31d에 도시된 파형을 한다. 도31a와 도31d에 도시된 파형을 비교하면, 대체변조코드가 이용된 후 신호극성이 반전된다는 것을 알 수 있다. 극성반전이 발생하는 이유는 도31a에 도시된 원변조코드가 짝수 또는 4 논리기호 1을 포함하는 반면, 도31c에 도시된 대체변조코드가 홀수 또는 하나의 논리기호 1을 포함하기 때문이다.

위에서 알 수 있듯이, 파형의 극성제어는 원변조코드에 대체변조코드가 할당되는 비트패턴을 지닌 8 비트 데이터가 나타날 때 원변조코드에 포함된 논리기호 1에 대한 짝수 또는 홀수의 역관계를 지지하는 논리기호를 포함하는 대체변조코드를 할당함으로써 성취된다.

비트패턴에 이용되지 않는 21의 분류에 따르는 코드대체 기술을 설명할 것이다.

9개 이상의 0으로 시작되는 이용되지 않는 비트패턴의 대체

(1) 선행변조코드블록이 0의 시퀸스로 끝나는 제 1 경우

대체변조코드로 이용되지 않는 비트패턴의 위에서 언급한 간단한 할당에 의해 선행변조코드블록이 0의 시퀸스로 끝나는 경우, 변조코드 시퀸스가 최대 런 랭쓰를 k=10 이상으로 한다.

예를 들어, 도32a에 도시되어 있듯이, 선행변조코드블록이 5 개 이상의 연속 0으로 끝난다. 이경우에, 접속코드 mb가 0에 설정되면 0의 런 랭쓰가 10+1+5=16이 되는데, 이는 k=11(Tmax=12)보다 크다. 따라서, 최대반전간격 Tmax를 제한하기 위해 문자변환을 실행해야 한다. 이 경우에, 유용한 문자변환이 복조작동중 같은 대체변조코드에 복조된 도32b, 도32c 및 도32d에 도시된 3 비트패턴으로 분류된다. 같은 대체변조코드로의 복조는 접속코드 mb가 1이고 접속비트 mb를 따르는 제 3 비트가 모두 1인 경우 접속코드 mb를 선행하고, 추종하는 제 3 비트위치의 비트를 변경함으로써 성취된다. 도32b, 도32c 및 도32d에 도시된 3 비트 패턴에 의해 생성된 신호파형은 도32e, 도32f 및 도32g에 도시되어 있다.

위에서 언급했듯이, 선행변조코드가 0의 시퀸스로 끝나면 3 비트패턴의 하나를 이용하여 문자변환을 수행한다. 제 4 실시예는 9개 이상의 연속 0을 각각 포함하는 EFM 작동 동안 이용되지 않는 변조코드를 EFM 표에 형성된 변조코드의 대체변조코드에 할당하는 사실을 활용한다. 복조작동중, 3 비트 패턴이 대체변조코드로 할당되는 변조코드의 결정이 접속코드 mb 및 제 3 비트 선행 및 후행접속코드 mb를 동일시함으로써 된다.

변환비트패턴의 할당이 아래에 설명되어 있다.

9개 이상의 0으로 시작되는 이용되지 않은 비트패턴의 대체

(1) 선행 변조코드 블록이 0의 시퀸스로 끝나는 제 1 의 경우 대체변조코드로 이용되지 않는 비트패턴의 위에서 언급한 간단한 할당에 의해 선행변조코드블록이 0의 시퀸스로 끝나는 경우, 변조코드 시퀸스가 최대 런 랭쓰를 k=10 이상으로 한다.

예를 들어 도32a에 도시되어 있듯이 선행변조코드 블록이 5 이상의 연속 0으로 끝난다. 이 경우에 접속코드 mb가 0에 설정되면 0의 런 랭쓰가 10+1+5=16이 되는데 이는 k=11(Tmax=12) 보다 크다. 따라서, 최대반전간격 Tmax를 제한하기 위해 문자변환을 실행해야 한다. 이 경우에 유용한 문자변환이 복조작동중 같은 대체변조코드에 복조된 도32b, 도32c 및 도32d에 도시된 3 비트패턴으로 분류된다. 같은 대체변조코드로의 복조는 접속코드 mb가 1이고 접속비트 mb를 따르는 제 3 비트가 모두 1인 경우 접속코드 mb를 선행하고 추종하는 제 3 비트 위치의 비트를 변경함으로써 성취된다. 도32b, 도32c 및 도32d에 도시된 3 비트패턴으로 분류된다. 같은 대체변조코드의 복조는 저복코드 mb를 따르는 제 3 비트가 모두 1인 경우 접속코드 mb를 선행하고 추종하는 제 3 비트위치에 비트를 변경함으로써 성취된다. 도32b 및 도32d에 도시된 3 비트패턴에 의해 생성된 신호파형은 도32e, 도32f 및 도32g에 도시되어 있다.

위에서 언급했듯이 선행변조코드가 0의 시퀸스로 끝나면 3 비트패턴의 하나를 이용하여 문자변환을 수행한다. 제 4 실시예를 9개 이상의 연속 0을 각각 포함하는 EFM 작동동안 이용되지 않는 변조코드를 EFM 표에 형성된 변조코드의 대체 변조코드에 할당하는 사실을 할용한다.

복조작동중, 3 비트패턴이 대체변조코드로 할당되는 변조코드의 결정이 접속코드 mb 및 제 3 비트 선행 및 후행접속코드 mb를 동일시함으로서 변환비트 패턴의 할당이 아래에 설명되어 있다.

상기 언급된 3개의 변환비트패턴중 어느 하나는 예컨대 1의 번호가 우수인 도31a에 도시된 변조코드 01001001001000을 위한 대체 변조코드로 할당되는 것으로 추정된다. 도32f 및 도32g에서 볼수 있는 바와 같이 도32c 및 도32d에 도시된 변환비트코드로 대체된 변조코드 시퀸스는 각각 도31b에 도시된 신호파형의 양극성에 대한 반대 양극성으로 끝난다. 반대로, 도32e에서 볼수 있는 바와 같이 도32b에 도시된 반전비트패턴으로 대체된 변조비트패턴은 도31b에 도시된 신호파형의 양극성과 동일한 양극성으로 끝난다.

따라서, 도32b에 도시된 반전 비트패턴 …100[1]001…으로 대체되는 비트패턴은 변조코드가 기수논리문자 1을 가지는 8 비트 데이타 코드에 대한 대체변조코드로서 할당되게 되고, 도32c 및 도32d에 도시된 반전비트패턴 …001[1]001… 및 …100[1]000…으로 대체되는 비트패턴은 변조코드가 우수논리문자 1을 가지는 8 비트 데이타 코드에 대한 대체 변조코드로 할당되게 된다는 것을 명심해야 한다. 이는 DSV 제어를 이룬다.

다음, 최대 반전간격 Tmax(k=11)의 조건이 기술된다. 도32d에 도시된 문자변환이 수행되면, 대체변조코드의 연속적인 0의 수가 k=11 보다 작게 되는 것이 필요하다. 이는, 만일 논리문자 0으로 시작하는 대체변조코드의 연속적인 0의 수가 k+1=12 이상이라면, 변조코드 시퀸스는 접속비트 mb가 1이라 하더라도 연속적인 0의 수가 k=11 작은 조건을 충족시키지 못하기 때문이다.

도32b 및 도32c에 도시된 문자변환에서, 대체변조코드의 3 비트는 논리문자 1로 변환된다. 따라서, 0으로 시작하는 대체변조코드의 연속적인 0의 수가 k+3=14이라면, 3 비트 문자변환은 변조코드 시퀸스가 연속적인 0의 수가 k=11 보다 작은 조건을 충족하도록 한다.

최소반전 간격 Tmin (d=2)의 조건이 기술된다. 도32b 또는 도32d에 도시된 문자변환이 수행되면, 선행변조코드블록의 마지막 3 비트는 1,0,0으로 변환된다. 따라서 d=2를 충족시키기 위해 선행변조코드 블록이 비트패턴 …0000을 가지는 것이 필수적인데, 적어도 5개의 연속적인 0은 낮은 순서 비트 위치에 위치된다. 도32c에 도시된 문자변환이 수행되면, 선행변조코드블록의 마지막 3 비트는 0,0,0으로 변환된다. 따라서, d=2를 충족시키기 위해 선행변조코드가 비트패턴 …000을 가지는 것이 필수적인데, 적어도 마지막 3 비트는 0이다. 따라서, 선행변조코드가 상기 요구를 충족시키는 동안, 조건 Tmin (d=2)는 만족된다.

(2) 두번째 경우는 선행변조코드블록이 논리기호 1로 끝나는 것이다. 이 경우 대체변조코드는 또한 9개 또는 그 이상의 0로 시작하는 사용되지 않은 비트 패턴중 어느 것으로 형성될 수 있다.

도33a는 접속코드 mb1을 선행하는 변조코드블록이 논리문자 1로 끝나는 예를 보여준다. 접속코드 mb1을 후행하는 변조코드블록은 대체변조코드 00000000001000으로 대체된다. 따라서 신호파형은 도33b에 도시된 것이 된다. 이 예에서, 접속코드 mb1을 포함하는 1 사이에 위치된 0의 수는 k=11 내인 11이 된다.

선행변조코드 블록이 1로 끝나는 경우 k=11을 충족시키기 위해, 대체변조코드는 k-1=10 보다 작은 수의 첫번째 0을 가질 필요가 있다. 그러한 조건을 충족시키는 사용되지 않은 비트패턴은 선행변조코드블록이 1로 끝나는 조건에서 대체변조코드로 사용될 수 있다.

예컨대, 변조코드블록은 세(기수) 1를 포함하고, 1로 시작한다고 추정한다. 도33c는 그러한 예로서 변조코드블록 100001000010000을 보여준다. 이 경우, 도10에 도시된 상기 논의된 문자변환에 따라 접속코드 mb1를 교차하는 두 비트는 논리문자 1이 되게 되어, 이들은 0으로 변환되는 반면 접속코드 mb는 도33d에 도시된 바와 같이 1로 변환된다. 신호파형은 도33e에 도시되어 있다.

도33c에 도시된 변조코드블록 10000100001000이 도33a에 도시된 대체변조코드 00000000001000으로 대체되면, 신호파형이 도33b에 도시된 바와 같이 변하게 한다. 이 신호파형을 도33e에 도시된 파형과 비교하면, 극성이 반전되었다는 것이 발견된다. 따라서, 극성제어는 원변조코드 또는 대체변조코드를 선택함으로서 달성된다. 이 예에서 원변조코드 및 대체변조코드 둘다는 기수논리문자 1들을 가진다는 것을 명심해야 한다.

상기 이유들 때문에, 0으로 시작하는 대체변조코드는 선행변조코드블록이 1로 끝나는 경우 DSV를 제어하기 위한 조건으로서 k-1=10 보다 작은 연속적인 0들의 수를 가지는 것을 필요로 한다. 부가적으로, 원변조코드가 1로 시작하는 비트패턴으로 변환되고, 기수 또는 우수에서 원변조코드의 논리문자 1들의 수와 비숫한 수의 논리문자 1들을 가지는 대체변조코드를 사용하는 것이 필요하다.

도34의 표 5는 EFM 에서 사용하지 않은 비트패턴의 비트패턴을 사용하는 9개 또는 그 이상의 연속적인 0들로 시작하는 대체변조코드를 제공하기 위한, 그리고 접속코드를 교차하는 비트를 네가지 형태의 비트패턴으로 변환시키기 위한 코드대체조건과 대체변조코드로 대체되게 되는 원변조코드의 비트패턴조건을 보여준다.

예컨대, 표 5의 좌측에 도시된 바와 같이, 선행변조코드가 5개 또는 그 이상의 연속적인 0들로 끝나면, 접속코드 mb를 포함하는 변환비트코드는 100[1]001이 된다. 이 경우, 8개의 대체변조코드가 제공된다. 최우선의 대체코드 00000000010001은 우수의 1들을 포함하는 포함하는 변조코드를 대신할 수 있다. 이 외에도, 우측에 도시된 바와 같이 선행변조코드가 1로 끝나면, 변환비트패턴은 001[0]000이 된다. 이 경우, 5개의 대체변조코드가 제공된다. 5개의 코드중 하나로서 최하위의 대체변조코드 00000000001000은 1로 시작하고 기수의 1들을 가지는 변조코드를 대신할 수 있다.

표 5는 k=11이 만족될때 총 27개의 8 비트 데이타 코드를 의한 대체변조코드를 제공한다. 만일 k가 12 또는 그 이상으로 설정된다면, 접속코드 mb를 포함하는 비트 문자열이 표 5 우측에 도시된 것과 같이 변환비트패턴 100[1]000 또는 001[0]000으로 변환될 때 증가된 8 비트 데이타코드에 대체변조코드를 제공하는 것이 가능하다.

후행변조코드를 고려하는 원변조코드와 대체변조코드 사이의 관계가 설명된다. 예로서 변조코드가 01000010000010이고 바로 후행하는 변조코드가 00000001001001이라고 가정한다. 이 경우, 변조코드 01000010000010이 EFM에서 사용되지 않은 비트패턴 00000000010000으로 대체되고 표 5 좌측에 도시된 변환비트패턴 100[1]001로 1변환되면, 겨과적인 변조코드 시퀸스는 도35a에 도시된 것과 같은 비트패턴으로 형성되게 된다. 도35b는 대체변조코드의 사용없이 원변조코드 01000010000010을 포함하는 변조코드 시퀸스를 보여준다.

상기 언급한 바와 같이, 바로 후행하는 변조코드는 일곱개의 연속적인 0들로 시작하고, 대체변조코드는 4개의 연속적인 0들로 끝난다. 따라서, 접속코드 mb2가 0으로 설정된다면, 변조코드 시퀸스는 k=11을 초과하는 12개의 연속적인 0들을 포함한다. 따라서, 도35a에 도시된 바와 같이 Tmax(k=11)을 충족시키기 위해 접속코드 mb2를 1로 설정시킬 필요가 있다. 다른 한편으로는, 도35b에 도시된 원변조코드는 단지 하나의 논리문자 1로 끝나기 때문에 접속코드 mb1은 0에 설정된다. 이는 변조코드 시퀸스가 Tmax(k=11)내에서 0들의 비트열을 가지게 한다. 만일 접속코드 mb2가 1에 설정된다면 d=2 가 만족되지 않는다는 것을 명심해야 한다.

잘 이해되는 바와 같이, 후행접속코드 mb2의 논리문자는 후행변조코드의 비트패턴에 따라 대체변조코드가 사용될때와 사용되지 않을때 사이에서 변환될 필요가 있다. 이는 상당히 불편한 것이다. 따라서, 대체변조코드의 마지막 0들의 런 랭쓰가 후행접속코드 mb2의 문자변환의 단순화를 의해 원변조코드의 런 랭쓰와 부합되어야 하는 것이 바람직하다.

다른 예로서, 변조코드가 1로 끝나는 0100001000001이고, 그리고 즉시 후행하는 변조코드가 1로 시작하는 10000100000000이라고 가정한다. 이 경우, 변조코드 0100001000001이 EFM에서 사용되지 않은 비트패턴 00000000010001로 대체되고 그리고 변환비트패턴 100[1]001로 변환된다면, 결과적인 변조코드는 각각 접속코드 mb2를 선행하고 후행하는 두 비트 1들을 가지는, 도35c에 도시된 바와 같은 비트패턴으로 형성되게 된다. 따라서 이들 2 비트와 접속코드 mb2로 구성된 비트열은 d=2를 만족시키기 위해 도35d에 도시된 하나에 설정된다.

부가적으로, 도35c에 도시된 바와 같이 원변조코드가 01000010000010이면, 접속코드 mb2를 선행하고 후행하는 2 비트 둘다는 1이 되지 않게 되어 접속코드 mb2는 0에 설정된다. 또한, 이 경우 후행접속코드 mb2의 논리문자는 후행변조코드의 비트패턴에 따라 대체변조코드가 사용될 때와 사용되지 않을 때 사이에서 변경될 필요가 있다. 따라서, 대체변조코드의 마지막 부분에서 0들의 런 랭쓰는 후행접속코드 mb2의 문자변환의 간편화을 의해 원변조코드의 런 랭쓰가 부행되어야 하는 것이 바람직하다.

도36의 표 6은 EFM 에서 사용되지 않은 9개 또는 그 이상의 연속적인 0들로 시작하는 비트패턴(즉, 대체변조코드)의 도11의 EFM 표 1에 포함한 변조코드에 대한 할당을 보여준다. 표 6에서, 각 변조코드의 앞쪽에 나타난 숫자는 8 비트 데이타를 십진법으로 나타낸 것이다. 예컨대, 변조코드 01001000100001(128)의 대체변조코드 00000000010001로의 대체는 선행변조코드블록이 5개 또는 그 이상의 0들로 끝나는 경우 허용될 수 있다.

이 경우, 변환비트패턴은 100[1]001이다.

표 6에 도시된 예에서, 비트패턴들이 대체변조코드에 제공되고, 그리고 변조코드는 그들이 표 5에 도시된 조건들과 그리고 대체변조코드의 마지막 부분에서 0들의 런 랭쓰가 원변조코드의 런 랭쓰와 부합하는 조건을 만족시키도록 구성된다.

표 6에 도시된 바와 같이 부가적으로, 변조코드의 시작부분에서 0들의 런 랭쓰는 2=k-9 보다 작다. 따라서, 만일 8개의 연속적인 0들로 끝나는 선행변조코드 블록이 3개 또는 그 이상의 연속적인 0들로 시작하는 변조코드블록을 선행하면, 변조코드 시퀸스는 k=11 보다 큰 0들의 수를 가지게 될 것이다. 이는 접속코드가 k=11를 만족시키기 위해 1에 설정되어야 하는 것을 필요로 한다. 각 변조코드의 시작부분에서 0들의 런 랭쓰는 2=k-9 보다 작게 한정된다. 그러나, 이는 대체변조코드로 변조코드의 대체를 용이하게 한다.

9 개 또는 그 이상의 0들로 끝나는 사용하지 않은 비트패턴으로 대체.

(1) 첫번째 경우는 0들의 시퀸스로 끝나는 선행변조코드 블록이다.

도37a 내지 도37g 또는 도32a 내지 도32g와 대응한다.

도37b 내지 도37d는 비트열의 일부가 EFM에서 사용되지 않은 비트패턴의 9개 또는 그 이상의 0들로 끝나는 비트패턴 0010000000000로 대체되는 변조코드 시퀸스에 제공된 변환비트패턴을 보여준다. 도32b 내지 도32d와 마찬가지로 변환비트패턴은 세가지 형태가 될수 있는데, 이들은 이들이 접속코드 mb2를 포함하는 7 비트의 비트열을 대체할 수 있다는 점에서만 도32b 내지 도32d에 도시된 것들과는 다르다. 그래서 이들의 상세한 설명은 여기서 생략된다.

(2) 두번째 경우는 후행변조코드 블록이 1로 시작하는 경우이다.

도38a 내지 도38e 또는 도33a 내지 도33e와 대응하고, 그리고 후행변조코드 블록이 1로 시작할 때 사용되도록 허용되는 대체변조코드를 보여준다. 변환비트패턴이 접속코드 mb2를 포함하는 3 비트의 열에 제공된다.

도39의 표 7은 EFM에서 사용되지 않은 비트패턴의 비트패턴을 사용하고, 9개 또는 그 이상의 연속적인 0들로 시작하는 대체변조코드를 제공하기 위해, 그리고 접속코드를 교차하는 주어진 비트열을 네형태의 비트패턴으로 변환시키기 위한 코드대체조건과 그리고 대체변조코드로 대체되는 원변조코드의 비트패턴조건을 보여준다. 표 7은 k=11이 만족될 때 27개의 8 비트 데이타 코드 모두를 위한 대체변조코드를 제공한다.

도40의 표 8은 EFM에서 사용되지 않은 9개 또는 그 이상의 연속적인 0들로 시작하는 비트패턴(즉, 대체변조코드)의 도11의 EFM 표 1에 포함된 변조코드로의 할당을 보여준다. 표 8에서, 각 변조코드의 앞쪽에 지시된 숫자는 8 비트 데이타를 십진수로 나타낸다.

표 8에 도시된 예에서, 비트패턴이 대체변조코드에 제공되어 이들은 표 7에 도시된 조건과 대체변조코드의 시작부분에서 0들의 런 랭쓰가 원변조코드의 런 랭쓰와 부합되는 조건을 충족할 수 있다. 각 원변조코드의 끝부분에서 0들의 런 랭쓰는 2=k-9 보다 작게 제한된다.

끝부분에서 연속적인 0들의 수가 S 보다 작지만 1들 사이에서 11 보다 큰 0들의 런 랭쓰를 가지는 EFM표 조건을 충족시키는 사용되지 않은 비트패턴으로의 대체

상기 조건들은 만족시키는 EFM 에서 사용되지 않은 비트패턴은 다음과 같다.

(1) 10000000000010

(2) 01000000000001

(3) 1000000000001

상기 사용되지 않은 각 비트패턴은 우수의 1들을 가지기 때문에, DSV 제어를 위한 대체비트코드로서 이들 비트패턴의 사용은 원변조코드를 의해 각각 우수의 1들을 포함하는 것을 필요로 한다. 따라서 상기 사용되지 않은 비트패턴은 기수의 1들을 포함하는 변조코드에 제공된다.

도41a 및 도41b는 대체변조코드 10000000000010 [상기 사용되지 않은 비트패턴 (1)]이 기수 1들(십진수로 122와 대응하는)을 포함하는 변조코드 10000000100010을 대체하는 것을 보여준다. 도41a는 원변조코드 10000000100010을 포함하는 변조코드 시퀸스를 보여주는 반면 도41b는 원변조코드가 대체변조코드로 대체되는 변조코드 시퀸스를 보여준다. 도41c 및 도41d는 도41a 및 도41b에 도시된 변조코드 시퀸스의 신호파형을 각각 보여준다. 도41a 내지 도41d는 상기 조건을 충족시키는 대체변조코드로 기수의 1들을 포함하는 변조코드의 대체가 신호의 극성이 DSV 제어를 위해 변경되게 하는 것을 보여준다.

대체허용조건

도42a는 도41b에 도시된 것과 동일한 대체변조코드 10000000000010를 포함하는 변조코드 시퀸스를 보여준다. 도10에 도시된 상기 토의된 문자변환에 따라, 도42b에 도시된 바와 같이 접속코드 mb1은 1에 설정되고, 그리고 접속코드 mb1를 선행하고 후행하는 비트 둘다는 Tmin 제한을 위해 1에서 0으로 변환된다. 대체변조코드의 대부분의 중요한 비트의 이 논리변환의 결과로, 변조코드 시퀸스는 12개의 연속적인 0들을 가진다. 이러한 이유로, k=11일때 대체허용조건은 선행변조코드가 0으로 끝나는 것이다. 만일, k가 12보다 크게 설정된다면, 대체허용 조건은 제한없이 만족된다.

비숫하게, 사용되지 않은 비트패턴(2)은 변조코드, 예컨대 기수의 1들을 포함하는 01000010000001(십진수로 147)을 위한 대체변조코드로서 사용될 수 있는 반면, 사용되지 않은 비트패턴(3) 10000000000010은 k가 11보다 작게 제한될 때 대체변조코드로서 사용될 수 없는데, 이는 이미 12개의 연속적인 0들을 포함하기 때문이다. 그러나, 만일 k가 12 이상 허용되면, 대체변조코드로서 비트패턴(3)을 사용하는 것이 가능해진다.

1들 사이에 위치된 연속적인 0들의 수가 10 보다 작고, 끝부분에서 연속적인 0들의 수가 여덞개 보다 작지만 EFM 표로 부터 제외되는 EFM 표 조컨을 만족시키는 사용되지 않은 비트패턴으로의 대체

앞서 언급된 바와 같이 상기 조건을 충족시키는 사용되지 않은 비트패턴은 00100000000001이다. 이 비트패턴은 두개의 1을 포함하여 기수의 1들, 예컨대 00100000100001(십진수로 147)을 포함하는 변조코드를 위한 대체변조코드로 제한없이 사용될 수 있다.

따라서, 변조코드의 대체가 사용되지 않은 비트패턴의 분류에 따라 논의된다. 상기에서 진술한 바와 같이, 모든 사용되지 않은 비트패턴과 변환비트패턴은 사용될 수 있거나 또는 그들의 일부만이 선택적으로 사용될 수 있다. 그러나, 대체변조코드가 DSV를 제어하기 위한 기회를 증가시키기 위해 EFM 표내 데이타에 가능한 많이 할당되는 것이 바람직하다. 이는 저주파수 성분을 감소시키는데 효과적이다.

변조장치

도43을 참조하면 본 발명의 제 4 실시예에 따른 변조장치가 도시되어 있다. 8 비트 데이타 코드가 표회로(310)에 입력되어 14 채널 비트의 변조코드로 변환된다. 그리고 나서 변조코드는 데이타 선택기(312)를 통해 시프트 레지스터(314)에 저장되되 병렬에서 직렬로 변환된다. 표회로(310)는 표회로(310)에 의해 비트패턴이 제공되었는가를 나타내는 데이타 형태신호를 출력하고, 그리고 프레임 동기화 코드 발생기(316)는 대체변조코드를 포함하거나 또는 포함하지 않고, 접속코드(즉, 표 6 및 표 7에서 변환비트패턴)를 선행하거나 후행하게 위치되는 변환비트패턴의 형태 및 표 6 및 표 7에서의 대체조건들을 포함한다. 프레임 동기화 코드 발생기(316)는 데이타 프레임의 선단부에 프레임 동기화 코드를 제공한다. 데이타 형태신호는 프레임 동기화 코드가 출력되는 것을 나타낸다.

시프트 레지스터(314)에 저장된 데이타는 차례로 시프트 레지스터(318 및 320)에 전송된다. 데이타 선택기(312)로 부터 출력된 변조코드는 또한 시프트 레지스터(322)에 저장된다. 시프트 레지스터(322)에 저장된 데이타는 순서대로 시프트 레지스터(324 및 326)에 전송된다. 접속코드 레지스터(390a, 390b, 395a 및 395b)는 각각 코드대체 결정회로(321)는 시프트 레지스터(318)에 저장된 변조코드블록이 시프트 레지스터(314 및 320)에 저장된 변조코드블록을 선행하고 후행하는 비트패턴과 데이타 형태신호를 기초로 해 대체될 수 있는가 없는가를 결정한다. 접속코드의 논리문자를 저장한다. 만일, 변조코드가 대체될 수 있다면, 이를 나타내는 DSV 제어플래그가 대체패턴 변환회로(323)에 출력된다. 대체패턴 변환회로(323)는 DSV 제어플래그에 감응하여 대체변조코드를 시프트 레지스터(324)에 저장된 변조코드로 대체시키고, 그리고 결과적인 변조코드를 저장한다. 부가적으로, 접속코드 레지스터(390b 및 395b)내에 저장된 접속코드를 포함하는 시프트 레지스터(322, 324 및 326)내에 저장된 변조코드내 비트열의 각 부분들은 상기 논의된 바와 같이 비트패턴으로 변환된다.

Tmin, Tmax, DSV 제어회로(328)는 Tmin 및 Tmax를 제한하기 위해 접속코드 레지스터(395a)내 접속코드를 교차해 나타나는 시프트 레지스터(318 및 320)에 저장된 두 변조코드의 비트패턴을 변환시키고, 그리고 DSV 제어가 시프트 레지스터(318 및 320)내의 변조코드 각각이 다섯개 또는 그 이상의 0들을 가질 때 수행될 수 있도록 허용되는가를 결정한다. 부가적으로, Tmin, Tmax DSV 제어회로(329)는 Tmin 및 Tmax를 제한하기 위해 접속코드 레지스터(395)내 접속코드를 교차해 나타나는 시프트 레지스터(324 및 326)에 저장된 두변조 코드의 비트패턴을 변환시키고, 그리고 시프트 레지스터(324 및 326)내 변조코드 각각이 다섯개 또는 그 이상의 연속적인 0들을 가질 때 DSV 제어가 수행되도록 허용되는 것을 결정한다.

Tmin, Tmax, DSV 제어회로(328 및 329)는 제어된 목적에서 서로 다르다. Tmin, Tmax, DSV 제어회로(328)는 DSV 제어가 대체변조코드로 대체에 앞서 비트패턴을 기초로 하여 수행될 수 있는가 없는가를 결정하는 반면, Tmin, Tmax, DSV 제어회로(329)는 DSV 제어가 대체변조코드로 대체가 된 후, 비트패턴을 기초로 하여 수행될수 있는가 없는가를 결정한다.

이외에도, Tmin, Tmax, DSV 제어회로(328 및 329)는 DSV 제어동작에서 서로 다르다. 특히, YES 응답이 최대반전간격 Tmax가 12 또는 그 이상을 초과한다는 것을 의미하는 도10의 단계 20에서 획득되면, 제어회로(328)는 단계 24 및 26에서 수행되는 반면, 제어회로(239)는 접속코드를 선행하고 후행하는 두개의 5 비트 단편이 둘다 00000이면 단계 28에서 수행하고 0000이 아니면 단계 30 또는 32에서 수행한다.

선택적으로, NO 응답이 단계 20에서 획득되면, 제어회로(328)는 단계 28에서 실행되는 반면, 제어회로(329)는 접속코드로 선행하고 후행하는 두개의 5 비트 단편이 둘다 00000이면 단계 34에서 실행되고 00000이 아니면 단계 36에서 실행한다. 이해를 편리하게 하기 위해 단계 30 및 32가 여기에서 생략되었다는 것을 명심해야 한다.

변조코드 시퀸스의 비트패턴이 변환되지 않고, 원변조코드를 사용하여 DSV를 제어하는 것이 불가능하면, 제어회로(328 및 329)는 동일한 동작을 실행한다.

도44의 표 9는 제어회로(328 및 329)의 동작은 시프트 레지스터(318 및 324)에 저장된 변조코드의 하강부분에서 0들의 런 랭쓰와 시프트 레지스터(320 및 326)에 저장된 변조코드의 선행부분에서 0들의 런 랭쓰의 조합으로 보여준다.

제어회로(328 및 329)는 접속코드를 교차하는 8 비트내 0 들의 런 랭쓰를 결정한다.

표 9에서 명확히 알 수 있는 바와 같이, DSV 제어플래그가 DSV 제어가 가능하다는 것을 의미하는 1을 취한다면, 제어회로(328)는 단계 24(100[1]000), 단계 26(000[1]001) 및 단계 36(000[1]000)에서 실행되는 반면, 제어회로(32a)는 단계 28 또는 34(100[1]001)에서 실행된다.

DSV 계산회로(330a 및 330b)는 시프트 레지스터(320 및 326)으로 부터 각각 공급된 변조코드 DSV를 계산한다. 비교기(334)는 OR 게이트(332)를 통해 코드대체 결정회로(321)에 의해 제공된 코드대체 허용조건 및 Tmin, Tmax, DSV 제어회로(328)에 의해 제공된 DSV 제어허용조건을 나타내는 플래그를 수신한다.

비교기(334)는 플래그에 감응해 DSV 계산회로(330a 및 330b)에 의해 계산된 DSV를 비교하고, 그리고 FIFO 메모리(36)에 회로(330a 및 330b)에 의해 결정된 더 작은 DSV를 나타내는 1 비트 플래그를 제공한다.

시프트 레지스터(314, 31S 및 320)내에 형성된 변조코드 시퀸스는 데이타 형태신호와 DSV 제어 허용플래그와 함께 메모리(338)에 전송된다. DSV 제어 플래그가 DSV가 제어 가능하다는 것을 나타내면, 문자변환회로(340)는 대체변조코드 및/또는 변환비트패턴으로 메모리(38)내 변조코드 시퀸스를 변환시키기 위해 약한 프레임의 지연후 FIFO 메모리(336)의 출력을 논거로 한다. 특히, 제어회로(328)가 DSV가 제어 가능하다는 것을 결정하면, 비교기(34)의 결과는 변조코드 시퀸스가 DSV를 감소시키기 위해 …100[1]001…로 변환되어야만 한다는 것을 나타내고, 문자변환회로(340)는 메모리(38)의 변조코드 시퀸스를 DSV 제어를 위해 비트패턴 …100[1]001로 변환시킨다.

복조장치

도45를 참조하면, 상기 기술한 바와 같은 변조장치의 변조동작과는 반대 변조동작을 수행하도록 고안된, 본 발명의 제 4 실시예에 따른 복조장치가 도시되어 있다. 기록매체로 부터 재생되거나 또는 채널을 통해 전송된 신호 시퀸스는 프레임 동기화 코드를 포함한다. 프레임 동기화 코드의 모니터링은 변조코드블록과 접속코드가 식별되게 한다.

예컨대 도43에 도시된 변조장치에 의해 디스크(150)상에 기록된 데이타 신호들은 검출기(352)에 의해 검출된다. 그리고 나서, 검출된 데이타 신호들은 순차적으로 시프트 레지스터(354), 레저스터(356) 및 시프트 레지스터(358)로 시프트된다. 접속비트 레지스터(380a 및 380b)는 데이타신호내에 포함된 접속코드 mb를 저장한다.

문자변환회로(360)는 시프트 레지스터(354)에 저장된 후행 변조코드블록의 전방비트위치에 두 비트(b1 및 b3), 접속코드 레지스터(380a)에 저장된 한 비트의 접속코드 mb, 시프트 레지스터(356)에 저장된 중앙변조코드블록의 후방비트위치에 수비트(b12 및 b14)를 포함한 총 5 비트를 수신한다. 이외에도, 문자변환회로(362)는 시프트 레지스터(356)에 저장된 두 비트(b1 및 b3)의 중앙변조코드블록, 접속코드 레지스터(380b)에 저장된 한 비트의 접속코드 mb, 시프트 레지스터(358)에 저장된 선행변조코드블록의 두 비트(b12 및 b14)를 포함한 총 5 비트를 수신한다.

각 문자변환회로(360 및 362)는, 만일 접속코드 mb가 논리문자 1를 나타낸다면, 접속코드 mb를 선행하고 후행하는 비트를 후행 비트 패턴중 어느 하나로 변환시키기 위해 입력된 비트를 모니터한다.

(1) 만일 000[1]000이면, 001[ ]100이 되고,

(2) 만일 100[1]…이면, 000[ ]…이 되고,

(3) 만일 …[1]001이면, …[ ]000이 된다.

부가적으로, 각 문자변환회로(360 및 362)는 변조에 사용된 변환 비트패턴의 형태를 식별하기 위해 접속코드 mb의 좌측 및 우측상의 비트패턴을 사용한다. 사용된 변환비트패턴의 형태에 따라, 4 비트패턴이 아래에 도시된다.

(1) 100[1]001

(2) 000[1]001

(3) 100[1]000

(4) 001[1]000 또는 000[00]100

문자변환회로(360 및 362)는 대체코드 복조표회로(364)에 각각 변환비트패턴 식별신호형태(b) 및 형태(f)를 제공한다.

시프트 레지스터(356)에 저장된 14 채널의 비트 데이타중 중앙비트 위치의 10 비트와 문자변환회로(360 및 362)에 의해 문자변환된 중앙 10 비트에 대한 좌, 우 2 비트는 각각 복조표회로(366)와 대체코드 복조표회로(364)에 공급된다. 만일, 문자변환회로(360 및 362)에 공급된 14 비트 코드가 상기 논의된 것과 같은 대체 변조코드중 어느 하나와 대응한다면, 대체코드 복조표회로(364)는 변환비트패턴 식별신호형태(b)와 형태(f)를 근거로 해 입력된 14 비트코드를 복조한다. 대안으로, 만일 14 비트 코드가 대체변조코드중 어느 하나도 아니라면, 복조표회로(366)는 교대로 데이타 선택기(68)를 통해 D-플립플롭(70)으로 전송되는 8 비트 데이타 코드로 입력된 14 비트 코드를 복조한다.

상기 언급된 실시예들은 EFM 표를 사용하지만, 그러나 본 발명은 거기에 속박되지 않고, n에서 m 변조표를 사용하여 m 비트 데이타 코드를 n 비트 데이타 코드(mn)로 변환시키는 시스템에 사용될 수 있고, P 비트 접속코드를 통해 변조코드 시퀸스를 형성토록 결합시킬 수 있다. 이외에도, 요구된 런 랭쓰(d 및 k)는 필요에 따라 변환될 수 있다.

더욱이, 상기 실시예들은 광디스크 시스템과 같은 기록/재생 시스템에 사용되지만, 자기테이프를 사용하는 기록/재생 시스템, 또는 데이타 전송 시스템에 사용될 수 있다. 이외에도, 대체변조코드는 표 6 및 표 8에 도시된 것에 한정되지 않는다.

또한, EFM 표에서 사용되지 않은 모든 비트패턴은 사용될 필요가 없고, 단지 일부만이 사용될 수 있다.

이해를 편리하게 하기 위해 바람직한 실시예로 본 발명이 기술되었지만, 본 발명은 본 발명의 원리를 이탈함이 없이 다양한 방법으로 실시될 수 있다는 것을 이해해야 한다. 따라서, 본 발명은 청구범위에 주어진 것과 같이 본 발명의 원리를 벗어남이 없이 실시될 수 있는 도시된 실시예의 모든 가능한 변형 및 실시예를 포함한다고 이해되어야만 한다.

Claims (58)

1. 변조장치는 m 비트 데이터 코드를 연속으로 d 연속 논리기호 0이 논리기호 1 사이에 위치한 소정의 최소 반전간격 조건을 만족시키는 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 변환시키는 변조단계와, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 d-1 비트의 접속코드를 끼우는 논리기호는 접속코드 삽입단계를 포함하고, 상기 접속코드의 소정의 천이 간격 조건을 만족하도록 결정되며, 변조코드 시퀸스의 접속코드를 선행하여 추종하는 두개의 비트 피이스를 논리 기호 0으로 변환시키고, 두개의 1 비트 피이스가 모드 1인 경우 접속코드의 1 비트를 논리기호 1로 설정하는 제 1 변환 단계와, d+1 연속 0이 접속코드를 선행하고, 추종하는 1 비트에 나타나고, 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 양 비트스트링에 나타나는 경우, 접속코드의 1 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 d+1번째 비트 위치에 위치한 비트를 논리기호 1로 변환시키는 제 2 변환단계를 포함하는 것을 특징으로 하는 디지탈 변조방법.
2. 제 1 항에 있어서, 2d+1 연속 0이 상기 접속코드를 선행하고 추종하는 양비트 스트링에 나타나면, 상기 접속코드를 선행하고 추종하는 디지탈 변조코드에 대해 d+1번째 비트위치에 위치한 하나 또는 모두가 소정의 DSV(Digital Sum Value)를 구성시키기 위해 1에 설정되는 것을 특징으로 하는 디지탈 변조장치.
3. 제 1 항에 있어서, 상기 변조코드 시퀸스를 토대로 기록신호를 생성하는 기록신호 생성단계와 소정의 기록매체 (a) 기록신호를 기록하는 기록단계를 더 포함하는 것을 특징으로 하는 디지탈 변조장치.
4. 제 3 항에 있어서, 상기 기록신호에는 NRZI 신호가 형성되는 것을 특징으로 하는 디지탈 변조장치.
5. 다음 단계에 의해 형성되는 디지탈 변조코드 시퀸스를 포함하는 신호가 기록되는 기록매체에 있어서, 연속 d 논리기호 0이 논리기호 1 사이에 위치하는 소정의 최소 반전간격 조건을 만족하는 n 채널 비트(nm)을 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드로 변조 순서대로 하는 단계와, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 블록간에 d-1 비트의 접속코드를 끼우는 단계를 구비하고, 상기 접속코드의 논리기호는 소정의 반전간격 조건을 만족시키도록 결정되고, 또한 변조코드 시퀸스의 접속코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고, 두개의 1 비트 피이스가 모두 1인 경우, 접속코드의 1 비트를 논리기호에 설정하는 단계와, d+1 연속 0이 접속코드를 선행하고 추종하는 비트스트링중 하나에 나타나고 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고, 추종하는 양비트 스트링에 나타나는 경우 접속코드의 어떤 1 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조 코드의 블록의 접속코드에 대해 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환하는 단계를 구비한 것을 특징으로 하는 기록매체.
6. 디지탈 변조장치는 d 연속 논리기호 0이 논리기호 1 사이에 위치한 소정의 최소 반전간격 조건을 만족시키는 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드로 순서대로 변환시키는 데이터 변환수단과, d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록 사이에 제공함으로서, 변조코드 시퀸스를 발생시키는 변조코드 시퀸스 생성수단과 상기 접속논리의 논리기호는 소정의 반전간격 조건을 만족시키도록 결정되고, 또한, 변조코드 시퀸스의 접속코드를 선행하고, 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고 상기 두개의 1 비트 피이스가 모두 1인 경우 접속코드의 어떤 1 비트를 논리기호 1로 설정하는 제 1 변조처리 수단과, 접속코드의 어떤 1 비트를 논리기호 1로 설정하고, d+1 연속 0이 접속코드를 선행하고, 추종하는 비트스트링의 하나에 나타나고 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 상기 접속코드를 선행하고 추종하는 양 비트스트링에 나타나는 경우 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환시키는 제 2 변조체 수단을 구비하는 것을 특징으로 하는 디지탈 변조장치.
7. 제 6 항에 있어서, 2d+1 연속 0이 상기 접속코드를 선행하고 추종하는 비트스트링에 모두 나타나면, 상기 접속코드를 선행하고 추종하는 디지탈 변조코드의 블록의 접속코드에 대한 d+1번째 비트 위치에 위치한 하나 또는 모두가 소정의 DSV(Digital Sum Value)를 구동시키기 위해 1로 설정되는 것을 특징으로 하는 디지탈 변조장치.
8. 제 6 항에 있어서, m=8, n=14이고 상기 데이터 변환수단 8/14 변조에 이용되는 변조표에 따라 m 비트 데이터 코드로 변환시키는 것을 특징으로 하는 디지탈 변조장치.
9. 제 6 항에 있어서, 동기코드를 변조코드 시퀸스에 제공하는 동기코드 제공수단을 더 포함하고 k 연속 논리기호 0이 논리기호 사이에 위치한 소정의 초대 반전간격 조건을 초과하는 수의 논리기호 1과 연속논리기호 0을 구성하는 논리패턴에 형성되는 것을 특징으로 하는 디지탈 변조장치.
10. 제 9 항에 있어서, 상기 동기코드는 1 또는 0중 하나에 설정된 비트를 포함하는 것을 특징으로 하는 디지탈 변조장치.
11. n 채널 비트를 각각 구성하는 디지탈 복조코드로 디지탈신호를 복조하는 디지탈 복조 코드 생성단계와, 상기 디지탈 코드는 (a) d 연속 논리기호 0이 논리기호 1간에 위치하는 소정의 최소 반전간격 조건을 만족하는 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환시키는 데이터 변환단계와 (b) d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록간에 끼우는 접속코드 삽입단계와, 상기 접속코드의 논리기호는 소정의 반전간격 조건을 만족하도록 결정되고, 또한 (c) 논리기호 0으로 접속코드를 선행하고 추종하는 1 비트 피이스를 변환하고, 두개의 1 비트 피이스가 모두 1인 경우 접속코드의 어떤 1 비트를 논리기호 1에 설정하는 제 1 변화단계와, (d) d+1 연속 0이 접속코드를 선행하고 추종하는 비트스트링중 하나에 나타나고 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 모든 비트스트링에 나타나는 경우 접속코드의 어떤 1 비트를 논리기호(1)에 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 접속코드에 대한 (d+1)번째 비트에 위치한 비트를 논리기호 1로 변환시키는 제 2 변환단계를 포함하되, 디지탈 복조 코드 생성 단계는 디지탈 신호를 n 채널 비트를 지닌 각각의 디지탈 복조 코드를 포함하는 복조코드 시퀸스로 복조하기 위해 접속코드를 선행하고 추종하는 비트스트링 논리기호를 감지하는 변조작동에 형성된 변조 코드 시퀸스에 의해 얻어지는 것을 포함하는 변조작동에 형성된 변조코드 시퀸스에 얻어지는 것을 포함하는 변조작동에 형성한 변조코드 시퀸스에 얻어지고 또한 복조코드 시퀸스를 m 비트 데이터 코드로 변환시키는 데이터 변환단계를 포함하는 것을 특징으로 하는 디지탈 복조방법.
12. n 채널 비트를 각각 구성하는 디지탈 복조 코드로 디지탈 신호를 복조하는 디지탈 복조코드 생성수단을 구비하되, 디지탈신호는 (a) d 연속 논리기호 0이 논리기호 1간에 위치한 소정의 최소 반전간격 조건을 만족하는 n 채널비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환하는 데이터 변환단계와, (b) d-1 비트의 접속코드를 디지탈 변조코드의 두개의 연속블록 사이에 끼우는 접속코드 삽입단계를 구비하고, 상기 접속코드의 논리기호는 소정의 발전 간격조건을 만족하도록 결정되고, 또한, (c) 접속 코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고 1인 경우 접속 코드의 어떤 하나의 비트를 논리기호 두개의 1 비트 피이스가 모두 설정하는 제 1 변환 단계와, (d) d+1 연속 0이 접속코드를 선행하고, 추종하는 비트스트링에 나타나고 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 양 비트에 나타나는 경우 접속코드의 어떤 하나의 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환하는 제 2 변환 단계를 포함하고, 상기 디지탈 복조코드 생성수단은 디지탈신호를 n 채널 비트를 각각 구성하는 복조코드 시퀸스로 복조하기 하기 위해 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하는 것을 포함하는 감지작동에 형성된 변조코드 시퀸스에서 얻어지고 또한 복조코드 시퀸스를 m 비트 테이터 코드로 변환시키는 데이터 변환수단을 구비한 것을 특징으로 하는 디지탈 복조장치.
13. m 비트 데이터 코드를 소정의 변조표를 이용해서 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 순서대로 변환시키는 데이터 변환단계와, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 삽입하는 접속코드 삽입 단계와, 최소 반전간격 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 조건을 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와, 소정의 수의 비트를 구성하는 DSV 제어코드를 변조코드 시퀸스의 접속코드 인접한 위치의 변조코드에 시퀸스를 제공하여 DSV 를 제어하는 DSV 제어코드를 제공단계를 구비하는 것을 특징으로 하는 디지탈 변조방법.
14. 제 13 항에 있어서, 상기 변조코드는 (a) d 연속 논리기호 0이 논리기호 1간에 위치한 소정의 최소 반전간격 조건을 만족하는 n 채널비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환하는 데이터 변환단계와, (b) 상기 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 연속코드를 끼우고 상기 접속코드의 논리기호는 상기 소정의 반전간격 조건을 만족하게 결정되고, 또한, (c) 상기 논리시퀸스의 접속 코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고 1인 경우 접속 코드의 어떤 하나의 비트를 논리기호 두개의 1 비트 피이스가 모두 설정하는 제 1 변환 단계와, (d) d+1 연속 0이 접속코드를 선행하고, 추종하는 비트스트링에 나타나고 2d+1 연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 양 비트에 나타나는 경우 접속코드의 어떤 하나의 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환하는 제 2 변환 단계에 의해 형성되는 것을 특징으로 하는 디지탈 변조방법.
15. 제 14 항에 있어서, m=8, p=1이고, 최소 반전간격을 d=2이 해당하고 DSV 제어코드는 5 비트를 구성하는 것을 특징으로 하는 디지탈 변조방법.
16. 제 15 항에 있어서, 상기 변조코드 시퀸스에 의해 생성된 신호파형 구성이 반전될때 상기 DSV 제어코드 제공단계를 상기 전속코드에 대한 제 2 또는 제 3 비트 위치의 DSV 제어코드의 비트를 논리기호 1에 설정하는 반면, 구성이 반전되지 않을때 상기 DSV 제어코드 및 접속코드의 비트는 0 또는 DSV 제어코드 중 하나의 2 비트에 설정되고 접속코드가 1에 설정되는 것을 특징으로 하는 디지탈 변조방법.
17. 제 14 항에 있어서, m=8이고 n=14, p=1이고,최소반전간격은 d=2에 해당하고 DSV 제어코드는 4 비트를 구성하는 것을 특징으로 하는 디지탈 변조방법.
18. 제 17 항에 있어서, 상기 변즈코드는 시퀸스에 의해 생성된 신호파형의 구성이 반전될때 상기 DSV 제어코드 제공단계를 상기 접속코드에 대한 제 2 비트 위치의 DSV 제어코드의 비트를 논리기호 1에 설정하는 반면, 구성에 반전되지 않을때 상기 DSV 제어코드 및 상기 접속코드의 비트가 0에 모두 설정되고 상기 DSV 제어코드 및 접속코드 중 각각의 1 비트 또는 상기 DSV 제어코드 및 접속코드 중 하나의 1 비트가 1에 설정되고 상기 디지탈 변조코드의 두개의 연속블록에 선행블록의 제 3 비트에서 최종 비트까지의 제 3 비트 또는 후행 블록의 제 3 비트가 1에 설정되는 것을 특징으로 하는 디지탈 변조장치.
19. 제 6 항에 있어서, 상기 DSV 제어코드 제공단계는 상기 접속 코드를 선행하는 상기 디지탈 변조코드의 두개의 연속블록 중 하나의 최종 2 비트와 후행블록이 제 1의 2 비트의 논리기호에 따라 상기 DSV 제어코드의 비트패턴을 결정하는 것을 특징으로 하는 디지탈 변조방법.
20. 제 18 항에 있어서, 상기 DSV 제어코드 제공단계를 상기 접속코드를 선행하는 상기 디지탈 변조코드의 두개의 연속블록중 하나의 최종 5 비트와 후행블록의 제 5 비트 논리기호에 따라 상기 DSV 제어코드의 비트패턴을 결정하는 것을 특징으로 하는 디지탈 변조방법.
21. m 비트 데이터 코드를 소정의 변조표을 이용하여 n 채널 비트(nm)를 구성하는 디지탈 변조코드를 연속으로 변환하는 데이터 변환수단과, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입수단과, 소정의 최소 반전간격 소정의 최대 반전간격 및 DSV(Digital Sum Value)를 만족하도록 변조코드 시퀸스의 부분의 비트패턴은 소정의 비트패턴으로 변환하는 비트패턴 변환수단과, 소정의 수의 비트를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV를 제어하는 DSV 제어코드 제공수단을 구비하는 것을 특징으로 하는 디지탈 변조장치.
22. 제 21 항에 있어서, (a) d 연속 논리기호 0이 논리기호 1간에 위치한 소정의 최소 반전간격 조건을 만족하는 n 채널비트(nm)를 각각 구성하는 디지탈 변조코드로 m 비트 데이터 코드를 연속으로 변환하는 데이터 변환단계와, (b) 상기 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 연속코드를 끼우고 상기 접속코드의 논리기호는 상기 소정의 반전간격조건을 만족하게 결정되고, 또한, (c) 상기 논리시퀸스의 접속 코드를 선행하고 추종하는 두개의 1 비트 피이스를 논리기호 0으로 변환하고 1인 경우 접속 코드의 어떤 하나의 비트를 논리기호 두개의 1 비트 피이스가 모두 설정하는 제 1 변환 단계와, (d) d+1 연속 0이 접속코드를 선행하고, 추종하는 비트스트링에 나타나고 2d+1연속 0이 나머지 비트스트링에 나타나거나 2d+1 연속 0이 접속코드를 선행하고 추종하는 양 비트에 나타나는 경우 접속코드의 어떤 하나의 비트를 논리기호 1로 설정하고, 2d+1 연속 0이 나타나는 비트스트링을 포함하는 디지탈 변조코드의 블록의 접속코드에 대한 (d+1)번째 비트 위치에 위치한 비트를 논리기호 1로 변환하는 제 2 변환 단계에 의해 형성되는 것을 특징으로 하는 디지탈 변조방법.
23. 제 22 항에 있어서, m=8이고 n=14이고 p=1이고 최소 반전간격은 d=2 해당하고 제어코드 DSV 제어코드는 5 비트를 구성하는 것을 특징으로 하는 디지탈 변조장치.
24. 제 23 항에 있어서, 상기 변조코드 시퀸스에 의해 생성된 신호파형 구성이 반전될때 상기 DSV 제어코드 제공 수단을 상기 전속코드에 대한 제 2 또는 제 3 비트 위치의 DSV 제어코드의 비트를 논리기호 1에 설정하는 반면, 구성이 반전되지 않을때 상기 DSV 제어코드 및 접속코드의 비트는 0 또는 DSV 제어코드 중 하나의 2 비트에 설정되고 접속코드가 1에 설정되는 것을 특징으로 하는 디지탈 변조장치.
25. 제 22 항에 있어서, m=S이고 n=14이고 p=1, 최소 반전간격은 d=2에 해당하고 DSV 제어코드는 4 비트를 구성하는 것을 특징으로 하는 디지탈 변조장치.
26. 제 25 항에 있어서, 상기 변조코드는 시퀸스에 의해 생성된 신호파형의 구성이 반전될때 상기 DSV 제어코드 제공단계를 상기 접속코드에 대한 제 2 비트 위치의 DSV 제어코드의 비트를 논리기호 1에 설정하는 반면, 구성에 반전되지 않을때 상기 DSV 제어코드 및 상기 접속코드의 비트가 0에 모두 설정되고 상기 DSV 제어코드 및 접속코드 중 각각의 1 비트 또는 상기 DSV 제어코드 및 접속코드 중 하나의 1 비트가 1에 설정되고 상기 디지탈 변조코드의 두개의 연속블록에 선행블록의 제 3 비트에서 최종비트까지의 제 3 비트 또는 후행 블록의 제 3 비트가 1에 설정되는 것을 특징으로 하는 디지탈 변조장치.
27. 제 24 항에 있어서, 상기 DSV 제어코드 제공단계는 상기 접속 코드를 선행하는 상기 디지탈 변조코드의 두개의 연속블록 중 하나의 최종 2 비트와 후행블록이 제 1의 2 비트의 논리기호에 따라 상기 DSV 제어코드의 비트패턴을 결정하는 것을 특징으로 하는 디지탈 변조장치.
28. 제 26 항에 있어서, 상기 DSV 제어코드 제공단계를 상기 접속코드를 선행하는 상기 디지탈 변조코드의 두개의 연속블록중 하나의 최종 2 비트와 후행블록의 제 2 비트 논리기호에 따라 상기 DSV 제어코드의 비트패턴을 결정하는 것을 특징으로 하는 디지탈 변조장치.
29. 디지탈 복조방법은 7 채널비트를 구성하는 각각의 디지탈 복조코드로 디지탈 신호를 복조하는 디지탈 복조코드 생성단계를 구비하고, 상기 디지탈 복조코드 생성단계를 구비하고, 상기 디지탈 신호는 (a) m 비트 데이터 코드를 소정의 변조테이블을 이용하여 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 연속으로 변환시키는 데이터 변환단계와 (b) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입단계와, (c) 최소 반전간격 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환시키는 비트패턴 변환단계와, (d) 소정의 수의 비트를 구성하는 DSV 제어코드를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV를 제어하는 DSV 제어코드 제공단계를 구비하고, 상기 디지탈 복조코드 생상단계는 디지탈 신호를 n 채널 비트를 각각 갖는 디지탈 변조코드를 포함한 복조 코드 시퀸스로 복조하도록 접속코드를 선행하고 추종하는 비트스트링 및 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하고, 또한 복조코드 시퀸스를 m 비트 데이터 코드로 변환하는 데이터 변환단계를 포함하는 것을 특징으로 하는 디지탈 복조방법.
30. 제 29 항에 있어서, 상기 DSV 제어코드 및 상기 접속코드의 매타 OR 연산과 상기 DSV 제어코드가 접속코드를 선행하고 추종하는 상기 디지탈 변조코드의 블록이 논리기호의 결과를 감지함으로서 상기 변조작동에 반대인 복조작동을 수행하는 것을 특징으로 하는 디지탈 복조방법.
31. n 채널 비트를 각각 구성하는 디지탈 복조코드로 디지탈신호를 복조하는 디지탈 복조코드 생성수단을 구비하고 상기 디지탈수단은 (a) m 비트 데이터 코드를 소정의 변조데이블을 사용하여 n 채널 비트(nm)를 각각 구성하는 디지탈 변조코드로 연속으로 변환하는 데이터 변화단계와, (b) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속블록 사이에 p 비트 접속코드를 끼우는 접속코드 삽입 단계와, (c) 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 조건은 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트로 변환하는 비트패턴 변환단계와, (d) 소정의 수의 비트를 구성하는 DSV 제어코드를 변조코드 시퀸스의 접속코드에 인접한 위치의 변조코드 시퀸스에 제공하여 DSV 제어코드 제공단계를 구비하고 상기 디지탈 복조코드 생성단계는 디지탈 코드를 n 채널 비트를 지닌 디지탈 변조코드를 포함하는 복조코드 시퀸스로 복조하기 위해 접속코드를 선행하고 추종하는 비트스트링 및 접속코드의 논리기호를 감지하고 구비하는 변조작동에 형성된 변조코드 시퀸스에 의해 얻어지고, 또한, 복조코드 시퀸스를 m 비트 데이터 코드로 변환하는 데이터 변조수단을 구비한 것을 특징으로 하는 디지탈 복조장치.
32. 제 31 항에 있어서, 상기 DSV 제어코드 및 상기 접속코드의 매타 or 연산과 상기 DSV 제어코드가 접속코드를 선행하고 추종하는 상기 디지탈 변조코드의 블록이 논리기호의 결과를 감지함으로서 상기 변조작동에 반대인 복조작동을 수행하는 것을 특징으로 하는 디지탈 복조장치.
33. m 비트의 데이터 코드를 소정의 변조표를 이용하여 n 채널의 비트(nm)를 각각 구성하는 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환단계와, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록사이에 p 비트 접속을 끼우는 접속코드 삽입단계와, 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 조건을 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환시키는 비트패턴 변환 단계와, 소정의 변조테이블로 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 구비한 것을 특징으로 하는 디지탈 변조방법.
34. 제 33 항에 있어서, m=8, n=14, p=1이고, 상기 비트패턴 변환단계는 상기 접속코드를 선행하고 후행하는 두개의 1 비트 피이스가 1로 설정되고 상기 두개의 1 비트 피이스가 0에 설정될때의 제 1 변환단계와, 상기 접속코드를 선행하고 후행하는 상기 디지탈 변조코드의 코드블록중 하나에 3개 이상의 연속 0이 나타나고, 5개 이상의 연속 0이 또다른 코드블록에 나타나거나 5 연속 0이 상기 접속코드를 선행하고 추종하는 상기 디지탈 변조코드의 모든 코드블록에 나타날때에 제 2 변환단계를 포함하고 상기 접속코드가 1에 설정되고, 상기 접속코드에 대한 제 3 비트 위치(들)의 5 연속 0을 하는 코드블록(들)이 비트(들)이 1에 설정되는 것을 특징으로 하는 디지탈 변조방법.
35. 제 34 항에 있어서, 상기 대체 변조코드 제공단계는 상기 디지탈 변조코드중 하나인 원디지탈 변조코드를 상기 소정의 변조표에 이용되지 않는 디지탈 변조 코드에서 선택된 대체 변조코드와 대체하고, 1 사이의 두개의 0을 지닌 14 비트를 구성하고 9개 이상의 연속 0에서 출발하고, 상기 대체 변조코드 제공단계는,

    (1) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 끝날때 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고, 상기 원디지탈 변조코드의 수와 유사한 짝수 또는 홀수의 수의 논리기호 1을 지니고, 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트, 접속코드의 1 비트, 상기 원디지탈 변조코드의 제 3 비트를 비트패턴 1001001로 변환하는 단계와,

    (2) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 3개 이상의 연속 0으로 끝날때, 상기 소정의 변조표에 이용되지 않는 상기 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 같은 짝수 또는 홀수의 역인 수의 논리기호를 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트 및 원디지탈 변조코드의 제 3 비트를 비트패턴 0001001로 변환시키는 단계와,

    (3) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 끝날때 상기 소정의 변조표는 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수에 대해 짝수 또는 홀수로 역인 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트, 접속코드의 비트 및 원디지탈 변조코드의 제 3 비트를 비트패턴 1001000으로 변환시키는 단계와,

    (4) 상기 원디지탈 변조코드가 1로 시작하고 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 1로 끝날때, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 짝수 또는 홀수 와 유사한 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트와 접속코드의 비트가 상기 원디지탈 변조코드의 제 3 비트를 구성하고 비트스프링을 비트패턴 0010000로 변환하는 단계를 포함하고, 단계 (1)∼(4)는 (k-1) 연속 0으로 시작하는 이용하지 않는 디지탈 변속코드중 하나를 대체 변조코드로 이용하고, 여기서 k는 0의 최대 런 랭쓰이고 단계 (1)∼(3)은 k 연속 0으로 시작하는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고 연속 0으로 시작하는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하는 것을 특징으로 하는 디지탈 변조방법.
36. 제 35 항에 잇어서, 상기 원디지탈 변조코드는 k-9가 있어 0의 런 랭쓰를 지니는 것을 특징으로 하는 디지탈 변조방법.
37. 제 35 항에 있어서, 상기 대체 변조코드를 최종부에 원디지탈 변조코드의 최종부분과 같은 0의 런 랭쓰를 지닌 것을 특징으로 하는 디지탈 변조방법.
38. 제 33 항에 있어서, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드의 하나가 1로 시작하거나 1로 끝나고 10보다 크고 k보다 작은 0의 런 랭쓰를 지니고 1의 홀수를 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조방법.
39. 제 35 항에 있어서, 상단부에서 1 사이의 10 이하의 연속 0 또는 8 이하의 연속 0을 지니는 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나가 대체 변조코드시 짝수 또는 홀수표 역인 수의 논리기호 1을 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조방법.
40. 제 34 항에 있어서, 상기 대체 변조코드 제공단계는 상기 디지탈 변조코드중 하나인 원디지탈 변조코드를 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드에서 선택된 대체 변조코드와 대체하고, 1 사이의 두개의 0을 지닌 14 비트를 구성하고 9개 이상의 연속 0에서 출발하고, 상기 대체 변조코드 제공단계는, (1) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 시작할때 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고, 상기 원디지탈 변조코드의 수와 유사한 짝수 또는 홀수의 수의 논리기호 1을 지니고, 원디지탈 변조코드의 최종 3 비트, 접속코드의 1 비트, 상기 원디지탈 변조코드 상기 원디지탈 변조코드의 추종하는 코드 블록의 제 3 비트를 비트패턴 1001001로 변환하는 단계와,

    (2) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 3개 이상의 연속 0으로 시작할때, 상기 소정의 변조표에 이용되지 않는 상기 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 같은 짝수 또는 홀수의 역인 수의 논리기호를 지니고, 상기 원디지탈 변조코드의 최종 3 비트 및 접속코드 비트 및 원디지탈 변조코드의 제 3 비트를 구성하는 비트스트링을 비트패턴 1001000로 변환시키는 단계와,

    (3) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 시작할때 상기 소정의 변조표는 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수에 대해 짝수 또는 홀수로 역인 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 최종 3 비트, 접속코드의 비트 및 원디지탈 변조코드를 추종하는 코드블록의 제 3 비트를 비트패턴 0001001으로 변환시키는 단계와,

    (4) 상기 원디지탈 변조코드가 1로 끝나고 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 1로 끝날때, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 짝수 또는 홀수와 유사한 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드 최종 3 비트와 접속코드의 비트가 상기 원디지탈 변조코드를 추종하는 코드 블록의 제 1의 비트를 구성하고 비트스프링을 비트패틴 0000100로 변환하는 단계를 포함하고, 단계 (1)∼(4)는 (k-1) 연속 0으로 끝나는 이용하지 않는 디지탈 변속코드중 하나를 대체 변조코드로 이용하고, 여기서 k는 0의 최대 런 랭쓰이고 단계 (1)∼(3)은 k 연속 0으로 끝나는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고 연소 0으로 끝나는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하는 것을 특징으로 하는 디지탈 변조방법.
41. 제 40 항에 있어서, 상기 원디지탈 변조 K-9 이하인 종료단에서 런 랭쓰를 같은 것을 특징으로 하는 디지탈 변조장치.
42. 제 40 항에 있어서, 상기 대체 변조코드는 개시부에 상기 원디지탈 변조코드의 개시부의 런 랭쓰와 같은 0의 런 랭쓰를 지니는 것을 특징으로 하는 디지탈 방법.
43. 제 40 항에 있어서, 1로 시작하거나 1로 끝나고 10 보다 크고 k 보다 작은 0의 런 랭쓰를 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드 중 1의 홀수를 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조방법.
44. 제 40 항에 있어서 1 사이에서 10 이하의 연속 0을 지니고 양단부에서 8 이하의 연속 0을 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드 중 하나가 대체 연속코드의 수에 짝수 또는 홀수로 역인수의 논리기호 1을 지닌 원디지탈 변조코드에 대해 대체 변조코드르 이용되는 것을 특징으로 하는 디지탈 변조방법.
45. 디지탈 변조장치는 8 비트 데이터 코드를 소정의 변조테이블을 이용하여 14 채널 비트를 각각 구성하는 디지탈 변조코드로 변환하는 데이터 변환수단과, 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속코드 블록사이에 1 비트 접속코드를 끼우는 접속코드 삽입수단과, 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족하도록 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환수단과, 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공수단을 구비히는 것을 특징으로 하는 디지탈 변조장치.
46. 제 45 항에 있어서, 상기 비트패턴 변환수단은 접속코드를 선행, 후행하는 두개의 1 비트 피이스가 모두 1이고 접속코드가 1로 설정되고 상기 두개의 1 비트 피이스가 0으로 설정될때의 제 1 변환단계와 3개 이상의 연속 0이 상기 접속코드를 선행하고 후행하는 디지탈 변조코드의 코드블록중 하나에 나타나고 5개 이상의 연속 0이 또 다른 코드블록에 나타나거나 5개의 연속 0이 상기 접속코드를 선행하고 후행하는 상기 디지탈 변조코드의 양 코드블록에 나타날때의 제 2 변환단계를 포함하고 상기 접속코드는 1에 설정되고 상기 접속코드의 제 3 비트 위치(들)의 5 연속 0을 지닌 코드블록(들)이 1로 설정하는 것을 특징으로 하는 디지탈 변조장치.
47. 제 46 항에 있어서, 상기 대체 변조코드 제공수단은 상기 디지탈 변조코드중 하나인 원디지탈 변조코드를 상기 소정의 변조표에 이용되지 않는 디지탈 변조 코드에서 선택된 대체 변조코드와 대체하고, 1 사이의 두개의 0을 지닌 14 비트를 구성하고 9개 이상의 연속 0에서 출발하고, 상기 대체 변조코드 제공단계는,

    (1) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 끝날때 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고, 상기 원디지탈 변조코드의 수와 유사한 짝수 또는 홀수의 수의 논리기호 1을 지니고, 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트, 접속코드의 1 비트, 상기 원디지탈 변조코드의 제 3 비트를 비트패턴 1001001로 변환하는 단계와,

    (2) 대체될 원디지탈 변조코드를 선행하는 상기 디저탈 변조코드의 코드블록이 3개 이상의 연속 0으로 끝날때, 상기 소정의 변조표에 이용되지 않는 상기 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 같은 짝수 또는 홀수의 역인 수의 논리기호를 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트 및 접속코드 비트 원디지탈 변조코드의 제 3 비트를 비트패턴 0001001로 변환시키는 단계와,

    (3) 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 끝날때 상기 소정의 변조표는 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수에 대해 짝수 또는 홀수로 역인 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트, 접속코드의 비트 및 원디지탈 변조코드의 제 3 비트를 비트 패턴 1001000으로 변환시키는 단계와,

    (4) 상기 원디지탈 변조코드가 1로 시작하고 대체될 원디지탈 변조코드를 선행하는 상기 디지탈 변조코드의 코드블록이 1로 끝날때, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 짝수 또는 홀수와 유사한 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 선행하는 코드블록의 최종 3 비트와 접속코드의 비트가 상기 원디지탈 변조코드의 제 3 비트를 구성하고 비트스프링을 비트패턴 0010000로 변환하는 단계를 포함하고, 단계 (1)∼(4)는 (k-1) 연속 0으로 시작하는 이용하지 않는 디지탈 변속코드중 하나를 대체 변조코드로 이용하고, 여기서 k는 0의 최대 런 랭쓰이고 단계 (1)∼(3)은 k 연속 0으로 시작하는 이용하지 않는 디지탈 변조코드중 하나를 대채 변조코드로 이용하고 연속 0으로 시작하는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하는 것을 특징으로 하는 디지탈 변조방법.
48. 제 47 항에 있어서, 상기 원디지탈 변조코드는 k-9 이하의 0의 개시 비트 위치에서 런 랭쓰를 지니는 것을 특징으로 하는 디지탈 변조장치.
49. 제 47 항에 있어서, 상기 대체 변조코드는 원디지탈 변조코드의 최종부의 런 랭쓰와 같은 0의 런 랭쓰를 최종부에 지니는 것을 특징으로 하는 디지탈 변조장치.
50. 제 47 항에 있어서, 1로 시작하거나 1로 끝나고 10 보다 크고 k 보다 작은 0의 런 랭쓰를 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드 중 하나가 1의 홀수를 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조장치.
51. 제 47 항에 있어서, 1 사이에서 10 이하의 연속 0 또는 양단부에서 8 이하의 연속 0을 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드 중 하나가 대체 변조코의 수에 짝수 또는 홀수를 역인 수의 논리기호 1을 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조장치.
52. 제 34 항에 있어서, 상기 대체 변조코드 제공단계는 상기 디지탈 변조코드중 하나인, 원디지탈 변조코드를 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드에서 선택된 대체 변조코드와 대체하고, 1 사이의 두개의 0을 지닌 14 비트를 구성하고 9개 이상의 연속 0애서 출발하고, 상기 대체 변조코드 제공단계는,

    (1) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 시작할때 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하고, 상기 원디지탈 변조코드의 수와 유사한 짝수 또는 홀수의 수의 논리기호 1을 지니고, 원디지탈 변조코드의 최종 3 비트, 접속코드의 1 비트, 상기 원디지탈 변조코드 상기 원디지탈 변조코드의 추종하는 코드 블록의 제 3 비트를 비트패턴 1001001로 변환하는 단계와,

    (2) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 3개 이상의 연속 0으로 시작할때, 상기 소정의 변조표에 이용되지 않는 상기 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 같은 짝수 또는 홀수의 역인 수의 논리기호를 지니고, 상기 원디지탈 변조코드의 최종 3 비트 및 접속코드 비트 및 원디지탈 변조코드를 후행하는 코드블록의 제 3 비트를 비트패턴 1001000로 변환시키는 단계와,

    (3) 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 5 이상의 연속 0으로 시작할때 상기 소정의 변조표는 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수에 대해 짝수 또는 홀수로 역인 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드를 최종 3 비트, 접속코드의 비트 및 원디지탈 변조코드를 후행하는 코드블록의 제 3 비트를 비트패턴 0001001으로 변환시키는 단계와,

    (4) 상기 원디지탈 변조코드가 1로 끝나고 대체될 원디지탈 변조코드를 후행하는 상기 디지탈 변조코드의 코드블록이 1로 시작할때, 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나를 대체 변조코드로 제공하고, 상기 원디지탈 변조코드의 수와 짝수 또는 홀수와 유사한 수의 논리기호 1을 지니고, 상기 원디지탈 변조코드 최종 3 비트와 접속코드의 비트가 상기 원디지탈 변조코드를 후행하는 코드 블록의 제 1의 비트를 구성하고 비트 스플링을 비트패턴 0000100로 변환하는 단계를 포함하고, 단계 (1)∼(4)는 (k-1) 연속 0으로 끝나는 이용하지 않는 디지탈 변속코드중 하나를 대체 변조코드로 이용하고, 여기서 k는 0의 최대 런 랭쓰이고 단계 (1)∼(3)은 k 연속 0으로 끝나는 이용하지 않는 디지탈 변조코드중 하나를 대체 변즈코드로 이용하고 연소 0으로 끝나는 이용하지 않는 디지탈 변조코드중 하나를 대체 변조코드로 이용하는 것을 특징으로 하는 디지탈 변조방법.
53. 제 52 항에 있어서, 상기 원디지탈 변조코드는 k-9 이하의 0의 종료 비트 위치에서 런 랭쓰를 지니는 것을 특징으로 하는 디지탈 변조장치.
54. 제 52 항에 있어서, 상기 대체 변조 코드는 상기 원디지탈 변조코드의 개시부의 수와 같은 0의 런 랭쓰를 개시부에 지니는 것을 특징으로 하는 디지탈 변조장치.
55. 제 52 항에 있어서, 1로 시작하거나 1로 끝나고 10 보다 크고 k 보다 작은 런 랭쓰를 지닌 상기 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나가 1의 홀수를 지닌 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조장치.
56. 제 52 항에 있어서 1 사이의 10 이하의 연속 0와 양단부에서 0 이하의 0을 지닌 소정의 변조표에 이용되지 않는 디지탈 변조코드중 하나가 대체 변조코드의 수에 짝수 또는 홀수에 역인 수의 논리기호 1을 지니는 원디지탈 변조코드에 대해 대체 변조코드로 이용되는 것을 특징으로 하는 디지탈 변조장치.
57. 디지탈 복조장치는 변조코드 시퀸스의 논리기호를 토대로 변조코드 시퀸스를 복조하기 위해 변조작동에 역인 복조작동을 수행하는 제 1 단계를 구비하고, 상기 변조작동은 (1) 데이터코드로 소정의 변조 테이블을 이용하여 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환수단과,

    (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록 사이에 p 비트 접속코드를 키우는 접속코드 삽입단계와,

    (3) 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족시키기 위해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와,

    (4) 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 수행하고, 또한, 14 비트를 각각 구성하는 변조코드 시퀸스의 디지탈 변조코드를 제 1 반전 변조테이블을 이용하여 8 비트를 구성하는 데이터 코드로 변환하는 제 2 단계와, 대체 변조코드를 제 2 반전 변조테이블 이용하여 원 비트패턴으로 변환하는 제 3 단계를 구비한 것을 특징으로 하는 디지탈 복조장치.
58. 디지탈 복조장치는 변조코드 시퀸스의 논리기호를 토대로 변조코드 시퀸스를 복조하기 위해 변조작동에 역인 복조작동을 수행하는 제 1 수단을 구비하고, 상기 변조작동은 (1) 데이터코드로 소정의 변조 테이블을 이용하여 디지탈 변조코드로 연속적으로 변환시키는 데이터 변환단계와,

    (2) 변조코드 시퀸스를 형성하기 위해 디지탈 변조코드의 두개의 연속 코드 블록 사이에 p 비트 접속코드를 키우는 접속코드 삽입단계와,

    (3) 최소 반전간격, 최대 반전간격 및 DSV(Digital Sum Value)의 소정의 상태를 만족시키기 의해 변조코드 시퀸스의 부분의 비트패턴을 소정의 비트패턴으로 변환하는 비트패턴 변환단계와,

    (4) 소정의 변조테이블에 이용되지 않는 비트패턴의 소정의 비트패턴으로 제공하는 대체 변조코드 제공단계를 수행하고, 또한, 14 비트를 각각 구성하는 변조코드 시퀸스의 디지탈 변조코드를 제 1 반전 변조테이블을 이용하여 8 비트를 구성하는 테이터 코드로 변환하는 제 2 수단과, 대체 변조코드를 제 2 반전 변조테이블 이용하여 원 비트패턴으로 변환하는 제 3 단계를 구비한 것을 특징으로 하는 디지탈 복조장치.