[go: up one dir, main page]

KR0183767B1 - 디지탈 데이타 레벨 조정 회로 - Google Patents

디지탈 데이타 레벨 조정 회로 Download PDF

Info

Publication number
KR0183767B1
KR0183767B1 KR1019950049712A KR19950049712A KR0183767B1 KR 0183767 B1 KR0183767 B1 KR 0183767B1 KR 1019950049712 A KR1019950049712 A KR 1019950049712A KR 19950049712 A KR19950049712 A KR 19950049712A KR 0183767 B1 KR0183767 B1 KR 0183767B1
Authority
KR
South Korea
Prior art keywords
digital
output
analog
digital data
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950049712A
Other languages
English (en)
Other versions
KR970055600A (ko
Inventor
금동진
최진섭
정덕영
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950049712A priority Critical patent/KR0183767B1/ko
Priority to DE19651465A priority patent/DE19651465B4/de
Priority to US08/764,791 priority patent/US5793320A/en
Priority to CN96119796A priority patent/CN1118007C/zh
Priority to TW085115420A priority patent/TW329576B/zh
Priority to JP33591796A priority patent/JP3595638B2/ja
Publication of KR970055600A publication Critical patent/KR970055600A/ko
Application granted granted Critical
Publication of KR0183767B1 publication Critical patent/KR0183767B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H03M1/0631Smoothing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14Conversion to or from non-weighted codes
    • H03M7/18Conversion to or from residue codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/662Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 디지탈 데이타 레벨조정회로는 DAC의 출력단에 단지 하나의 팝노이즈 제거용 커패시터를 사용하고 마이컴을 이용한 제어부의 스위칭제어에 의해 원하는 레벨조정을 수행하도록 함으로써, 종래의 DAC제어방식의 팝노이즈 제거용 외부 커패시터를 각 DAC의 출력단에 접속하여 사용해야 하는 단점을 개선하면서 팝노이즈를 효과적으로 제거하는 DAC방식의 디지탈 데이타 레벨 조정회로를 제공한다. 본 발명의 디지탈 레벨 조정회로는 마이컴을 이용하여 디지탈 데이타의 각종 레벨을 조정하는 디지탈-아날로그변환 제어방식을 채용하는 디지탈 데이타 레벨 조정회로에 있어서, 상기 디지탈데이타를 아날로그변환하는 디지탈-아날로그변환부; 상기 아날로그변환부의 출력단에 접속되어 아날로그변환된 데이타의 출력을 크기를 제어하는 제어부; 및 상기 제어부의 일단에 접속되어 상기 디지탈-아날로그변환부로부터의 출력의 크기를 매끄럽게 조정하는 수단을 포함한다. 상기 조정수단은 바람직하게는 커패시터로 상기 제어부내의 저항과의 시정수에 의해 출력레벨의 크기를 조정한다.

Description

디지탈 데이타 레벨 조정 회로
제1도는 종래의 디지탈 데이타 레벨 조정 회로의 블록도.
제2도는 제1도의 커패시터들이 있는 경우와 없는 경우의 출력전압을 나타내는 파형도.
제3도는 본 발명의 디지탈 데이타 레벨 조정회로의 블록도.
제4도는 제3도의 제어부내의 하나의 제어셀의 상세 회로도.
제5도는 제3도의 마이컴 인터페이스부에서 보내는 제어신호들의 타이밍도.
제6도는 본 발명에 적용될 수 있는 일반적인 디지탈-아날로그 변환기의 저항 사다리(R-2R LADDER)구조의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 마이컴 인터페이스부 20 : DAC부
30 : 제어부 40 : 커패시터
50 : 전압제어증폭부 SW1-SW3 : 스위치
본 발명은 디지탈 데이타의 레벨 조정회로에 관한 것으로, 특히 디지탈-아날로그 변환기의 출력단에 커패시터를 하나만 이용하는 디지탈 데이타 레벨 조정회로에 관한 것이다.
디지탈 데이타를 수신하여 각종 레벨, 즉 볼륨, 톤, 밸런스등의 레벨을 조정하는 시스템은 크게 두 가지로 나누어진다. 즉, 디지탈 데이타의 레벨을 직접 조정하는 디지탈 제어(digital control)방식과 디지탈 데이타를 아날로그 변환해 레벨을 조정하는 디지탈-아날로그변환(DAC)제어방식이 있다.
디지탈 제어방식은 시스템 구성이 용이하다는 장점은 있으나, 공정이 BICMOS나 CMOS공정이라야 가능하며 레벨 조정시 발생하는 팝노이즈(popcorn noise; POP noise)를 제거하기 어려운 단점이 있다. 이에 반해 DAC제어방식은 공정에 구애받지 않으며 DAC출력단에 저역통과필터(LPF) 및 커패시터들을 두어 레벨조정시 발생하는 팝노이즈를 쉽게 제거할 수 있는 장점이 있다. 그러나, 각종 레벨을 조정하여야 하는 경우 팝노이즈 제거용 커패시터들의 갯수가 많아지는 단점이 있다.
본 발명은 상술한 종래의 단점을 해결하기 위하여, 디지탈-아날로그변환 제어방식을 채용하는 디지탈 데이타의 레벨조정회로에 있어서, 디지탈-아날로그 변환기의 출력단에 팝노이즈 제거용 커패시터를 하나만 사용하고 간단한 제어회로로 디지탈 팝노이즈를 효과적으로 제거할 수 있는 디지탈 데이타 레벨 조정회로를 제공하는 데 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위하여, 마이컴을 이용하여 디지탈 데이타의 각종 레벨을 조정하기 위하여 디지탈-아날로그변환 제어방식을 채용하는 디지탈 데이타 레벨 조정회로에 있어서, 상기 디지탈데이타를 아날로그로 변환하는 디지탈-아날로그변환부; 상기 아날로그변환부의 출력단에 접속되어 아날로그변환된 데이타의 출력을 제어하는 제어부; 및 상기 제어부의 일단에 접속되어 상기 디지탈-아날로그변환부로부터의 출력의 크기를 제어하는 수단을 포함하는 것을 특징으로 하는 디지탈 데이타 레벨 조정회로를 제공한다.
이하, 본 발명의 바람직한 일 실시예의 구성 및 동작에 대해서 첨부된 도면을 참조하여 보다 상세히 설명하기로 한다.
우선, 종래의 디지탈 데이타 레벨 조정 방식은 제1도에 도시된 바와 같이 마이컴으로부터 보내오는 디지탈 데이타 및 각종 제어신호들을 마이컴인터페이스부(10)를 통해 각각의 디지탈-아날로그변환기(20a,20b,..., 20k)(DAC)에 공급된다. 이렇게 인가된 디지탈데이타는 각각의 DAC출력단에서 커패시터들(Ca,Cb,...,Ck)을 사용하여 계단파형상으로부터 매끈한(smooth) 형상으로 조정되어 출력된다. 즉, 제2a도로 도시된 계단파형상의 아날로그신호를 제2b도와 같이 평활(smooth)하게 해주어 데이타 변환시 발생하는 팝노이즈를 제거해 주었다. 그러나, 전술한 바와 같이, 제1도의 종래기술은 디지탈 데이타의 볼륨, 톤, 밸런스등 제어할 레벨의 종류가 많아지는 경우 DAC 의 출력단에 접속되는 커패시터들의 갯수도 많아지는 단점이 있었다.
본 발명은 상기 종래의 단점을 해결하기 위하여, 제3도에 도시된 바와 같은 구성을 갖는다. 제3도에 의하면, 본 발명의 디지탈 데이타의 각종 레벨을 조정하기 위하여 디지탈-아날로그변환 제어방식을 채용하는 디지탈 데이타 레벨 조정회로는 마이컴(미도시)으로부터의 디지탈 데이타 및 제어신호(클럭)를 받아서 인터페이싱하는 마이컴인터페이스부(10)와, 상기 마이컴인터페이스부(10)로부터의 디지탈데이타를 아날로그변환하는 디지탈-아날로그변환부(20)(DAC)와, 상기 DAC(20)의 출력단에 접속되어 마이컴인터페이스부(10)의 제어신호를 받아, 아날로그변환된 데이타의 출력을 제어하는 제어부(30); 및 상기 제어부(30)의 일단에 접속되어 상기 DAC(20)로부터의 출력으 크기를 조정하는 수단(40)을 포함한다. 상기 출력 크기 조정수단(40)은 전압제어증폭부(50a,50b,..., 50k)(VCA)에 접속되어 있다. 여기서, 상기 DAC(20)로부터의 출력의 크기를 조정하는 수단(40)은 바람직하게는 커패시터(C1)로, 후술하는 제어부(30)내의 저항(R)과의 시정수(RC1)에 의해 입력되는 신호레벨을 조정한다.
또한, 디지탈 데이타를 아날로그로 변환하기 위한 DAC로는 여러 가지 형태의 DAC를 사용할 수 있는데, 본 실시예에서는 제6도에 도시된 바와 같이 저항들로 이루어진 사다리구조(R-2R LADDER)를 이용한 DAC를 사용하였다. 이 DAC의 특징은 출력단에 적당한 커패시터만 접속하면 팝노이즈를 제거한 리니어한 출력 특성을 얻을 수 있다는 것으로, 제6도에 도시된 바와 같이, 디지탈 데이타 D0-Dn를 순차적으로 받아서 각각 스위칭되는 스위치(SW)들에 의해 통전되는 전류원(Ⅰ)과, 저항 R과 저항 2R의 사다리구조에 의한 합성저항에 의해 각 디지탈 신호가 아날로그신호로 변환된다. 이에 대한 구체적인 동작설명은 당업자 수준에서 명확하므로 본 실시예에서는 그 상세한 동작설명은 생략하기로 한다.
제3도에 도시된 본 실시예의 디지탈 데이타 레벨조정회로의 특징은 각 DAC출력단에 팝노이즈 제거용 커패시터들을 갖는 종래의 디지탈 데이타 조정회로와는 달리, DAC와 VCA사이에 커패시터를 하나만 사용하기 위해 제4도와 같은 복수의 제어셀 어레이를 갖는 제어부(30)가 추가된 것이다. 상기 제어부(30)는 셀스위치들(SW1,SW2,SW3)을 포함하여 버퍼(BF1,BF2)에서 버퍼링된 데이타를 마이컴 인터페이스부(10)의 제어하에 VCA부(50a,50b,..., 50k)에 보내게 된다.
본 발명의 구체적인 동작설명을 위하여, 제3도의 VCA(50a,50b)가 제5도의 제어신호타이밍도에 맞춰 제어되는 동작을 설명하기로 한다.
초기에 DAC(20a,20b)의 출력 전압을 각각 aV, bV라 가정하고 마이컴(미도시)에서 VCA(50a)를 aV에서 a+a1V로 제어하고자 할 때, 마이컴인터페이스부(10)에서 제5도와 같은 제어신호를 제어셀(30a)로 보내게 된다.
먼저, 제4도의 제1스위치 SW1이 온되면서(이 때 제2스위치 SW2=off, 제3스위치 SW3=off) 커패시터(C1)에 aV를 인가한후 스위치 SW2가 온되고 스위치 SW1이 오프되면 aV가 그대로 커패시터(C1)에 유지된다. 이후 스위치 SW3를 온하여 데이타를 받을 준비를 한 후, 마이컴 인터페이스부(10)에서 DAC(20a)를 제어하여 데이타가 변하면 VCA(50a)의 입력전압은 aV에서 a+a1V까지 제어셀(30a,30b,..., 30k)의 R과 C1의 시정수(RC1)에 따라 매끄럽게(smooth) 변한다.
이러한 상태에서 VCA(50b)의 입력 전압을 bV에서 b+b1V로 조정하고자 하면 마이컴 인터페이스부(10)에서 제어셀(30a)에 제어신호를 보내 스위치 SW2, SW3를 차례로 오프시켜 제어셀(30a)의 출력 전압을 a+a1V로 유지하게 하고 다시 마이컴인터페이스(10)에서 제어셀(30b)에 제어신호를 보내 제어셀(30b)의 스위치 SW1를 온시켜 DAC(20b)의 출력 전압인 bV를 커패시터(C1)에 전달하고 스위치 SW2를 온, 스위치 SW1을 오프, 스위치 SW3를 온시킨 후 DAC(20b)를 제어하면 VCA(20b)의 입력 전압은 bV에서 b+b1V로 DAC(20b)의 R과 C1의 시정수에 의해 스무딩(smooth)하게 변화한다.
상기와 같이 제어하고자 하는 VCA가 있다면 먼저 이전에 제어하던 VCA의 제어셀의 스위치들 SW2, SW3에 오프신호를 차례로 보내 그 VCA의 제어전압을 유지시킨 다음, 제어하고자 하는 부분의 제어셀의 스위치 SW1에 온 신호를 보내 제어하고자 하는 DAC의 제어하기 전 출력 전압을 먼저 커패시터(C1)에 전달하고 난 후 스위치 SW2를 온하고, 스위치 SW1를 오프한 후 스위치 SW3을 온하여 데이타가 변했을 때 DC출력전압이 매끈하게(smooth) 변하게 함으로써 디지탈 데이타를 레벨조정할 때 발생하는 팝노이즈를 제거한다.
상술한 바와 같이, 본 발명에 의한 디지탈 데이타 레벨조정회로는 DAC의 출력단에 단지 하나의 팝노이즈 제거용 커패시터를 사용하고 마이컴을 이용한 제어부의 스위칭제어에 의해 원하는 레벨조정을 수행하도록 함으로써, 종래에 사용되던 DAC 제어방식의 팝노이즈 제거용 외부 커패시터를 각 DAC의 출력단에 접속하여 사용해야 하는 단점을 개선하면서 팝노이즈를 효과적으로 제거할 수 있는 DAC방식의 디지탈 데이타 레벨 조정회로를 제공한다.
본 발명은 상술한 실시예에 국한되지 않으며, 당업자에게 많은 변형예 및 수정예가 있을 수 있음은 명백하므로 그에 대한 설명은 생략하기로 한다.

Claims (8)

  1. 마이컴을 이용하여 디지탈 데이타의 레벨을 조정하는 디지탈-아날로그변환 제어방식을 채용하는 디지탈 데이타 레벨 조정회로에 있어서, 상기 디지탈데이타를 아날로그로 데이타로 변환하는 디지탈-아날로그변환부; 상기 아날로그변환부의 출력단에 접속되어 상기 마이컴의 제어하에 아날로그변환된 데이타의 출력의 크기를 제어하는 제어부; 및 상기 제어부의 일단에 접속되어 상기 제어부와의 결합 시정수에 의해, 상기 디지탈-아날로그 변환부로부터의 아날로그변환된 출력의 크기를 조정하는 커패시터수단을 포함하는 디지탈 데이타 레벨 조정회로.
  2. 제1항에 있어서, 상기 제어부의 출력은 전압제어증폭기에 공급되어 증폭됨을 특징으로 하는 디지탈 데이타 레벨 조정회로.
  3. 제1항에 있어서, 상기 디지탈-아날로그변환부는 상기 마이컴으로부터 공급되는 데이타의 수와 동일한 수의 디지탈-아날로그변환기로 구성됨을 특징으로 하는 디지탈 데이타 레벨 조정회로.
  4. 제3항에 있어서, 상기 제어부는 상기 각 디지탈-아날로그변환기로부터 공급되는 아날로그신호를 각각 받아 출력의 크기를 조정하는 복수의 제어셀을 포함하는 것을 특징으로 하는 디지탈 데이타 레벨 조정회로.
  5. 제1항 내지 제4항중의 어느 한 항에 있어서, 상기 커패시터수단은 하나의 커패시터임을 특징으로 하는 디지탈 데이타 레벨 조정회로.
  6. 제1항 내지 제4항중의 어느 한 항에 있어서, 상기 제어부는 상기 디지탈-아날로그변환기의 출력을 받아들여 상기 마이컴의 제어하에 스위칭하는 제1스위치; 상기 디지탈-아날로그변환기의 출력을 받아들여 버퍼링하는 제1버퍼; 상기 디지탈-아날로그변환기의 출력이 그 일단에 접속되고 그 타단이 상기 제어부의 출력단에 접속되는 저항; 상기 제1버퍼의 출력을 받아 상기 마이컴의 제어하에 스위칭하는 제2스위치; 상기 제1 또는 제2스위치의 출력신호를 받아 버퍼링하는 제2버퍼; 및 상기 제2버퍼의 출력을 받아 스위칭하여 상기 제어부의 출력단을 통해 출력하는 제3스위치를 포함하고, 상기 커패시터수단은 상기 제2버퍼의 입력에 접속됨을 특징으로 하는 디지탈 데이타 레벨 조정회로.
  7. 제6항에 있어서, 상기 제1스위치는 오프, 상기 제2스위치는 온, 상기 제3스위치는 온이고 상기 데이타가 변했을 때, 상기 제어부의 저항에서 발생된 팝노이즈를 제거하도록 함을 특징으로 하는 디지탈 데이타 레벨 조정회로.
  8. 제6항에 있어서, 상기 저항은 상기 전압제어증폭기의 입력수단으로 동작함을 특징으로 하는 디지탈 데이타 레벨 조정회로.
KR1019950049712A 1995-12-14 1995-12-14 디지탈 데이타 레벨 조정 회로 Expired - Fee Related KR0183767B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950049712A KR0183767B1 (ko) 1995-12-14 1995-12-14 디지탈 데이타 레벨 조정 회로
DE19651465A DE19651465B4 (de) 1995-12-14 1996-12-11 Schaltungsanordnung zur Pegelsteuerung digitaler Datensignale
US08/764,791 US5793320A (en) 1995-12-14 1996-12-12 Digital data level control circuit
CN96119796A CN1118007C (zh) 1995-12-14 1996-12-13 数字数据电平控制线路
TW085115420A TW329576B (en) 1995-12-14 1996-12-13 Digital data level control circuit
JP33591796A JP3595638B2 (ja) 1995-12-14 1996-12-16 ディジタルデータレベル調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049712A KR0183767B1 (ko) 1995-12-14 1995-12-14 디지탈 데이타 레벨 조정 회로

Publications (2)

Publication Number Publication Date
KR970055600A KR970055600A (ko) 1997-07-31
KR0183767B1 true KR0183767B1 (ko) 1999-04-15

Family

ID=19439966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049712A Expired - Fee Related KR0183767B1 (ko) 1995-12-14 1995-12-14 디지탈 데이타 레벨 조정 회로

Country Status (6)

Country Link
US (1) US5793320A (ko)
JP (1) JP3595638B2 (ko)
KR (1) KR0183767B1 (ko)
CN (1) CN1118007C (ko)
DE (1) DE19651465B4 (ko)
TW (1) TW329576B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717539B2 (en) * 2001-11-28 2004-04-06 Agere Systems, Inc. Digital-to-analog converter
KR100925213B1 (ko) 2002-06-07 2009-11-06 엘지전자 주식회사 고밀도 멀티 레이어 광디스크와, 그에 따른 광 파워조절방법
US6812878B1 (en) * 2003-04-30 2004-11-02 Agilent Technologies, Inc. Per-element resampling for a digital-to-analog converter
JP2009218822A (ja) * 2008-03-10 2009-09-24 Toshiba Corp ミュート回路
JP6708003B2 (ja) * 2016-06-16 2020-06-10 株式会社オートネットワーク技術研究所 給電制御装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679162A (en) * 1984-09-14 1987-07-07 Perkin-Elmer Corp. Wide dynamic range linear to log converter with microcomputer control
US4750191A (en) * 1984-11-06 1988-06-07 Nec Corporation D/A converter capable of producing an analog signal having levels of a preselected number different from 2N and communication network comprising the D/A converter
CN1004744B (zh) * 1985-06-11 1989-07-05 Rca公司 具有数—模转换的信号处理系统
GB8813162D0 (en) * 1988-06-03 1988-07-06 British Telecomm Digital-to-analogue conversion
JPH04208716A (ja) * 1990-11-30 1992-07-30 Yokogawa Hewlett Packard Ltd ディジタル―アナログ変換回路

Also Published As

Publication number Publication date
DE19651465A1 (de) 1997-06-19
JP3595638B2 (ja) 2004-12-02
TW329576B (en) 1998-04-11
CN1157952A (zh) 1997-08-27
KR970055600A (ko) 1997-07-31
DE19651465B4 (de) 2011-07-21
CN1118007C (zh) 2003-08-13
US5793320A (en) 1998-08-11
JPH09191251A (ja) 1997-07-22

Similar Documents

Publication Publication Date Title
JP3099026B2 (ja) D/aコンバータを有する集積回路とデジタルからアナログへの変換装置とその方法
JP3208172B2 (ja) ディジタル・アナログ変換回路及びディジタル入力信号を変換する方法
US5381148A (en) Method and apparatus for calibrating a gain control circuit
EP0567145B1 (en) Dual range fine/coarse analog to digital converter
EP0889597A2 (en) Analog-to-digital converter circuit with selectable input gain
KR0183767B1 (ko) 디지탈 데이타 레벨 조정 회로
JP3124771B2 (ja) 電気通信システムにおける誤った反響除去及び/又は等化を回避する方法及び装置
CA2131295A1 (en) Telephone line interface circuit with voltage control
US6198313B1 (en) Infinite sample-and-hold circuit
CA2286226A1 (en) Telephony test system with adjustable output impedance
JPS6373718A (ja) R−2r型d/aコンバ−タ回路
JPH05275946A (ja) ゲインコントロールアンプ
JPH09270708A (ja) ディジタル/アナログ変換器及び音声制御装置
JP3088234B2 (ja) 映像信号受信装置における適応形クランプ回路
JPH0636160B2 (ja) アナログ信号比較回路
JP2722351B2 (ja) 撮像信号処理装置
JPS6319096B2 (ko)
US6362758B1 (en) Combined input circuit for analog to digital conversion
JPH0429259B2 (ko)
JP3154311B2 (ja) 入力変換表示装置
JPH0595229A (ja) サンプルホールド回路
HU203823B (en) Circuit arrangement for switching-over of the studio quality voice frequency signals
JPH036119A (ja) アナログ信号切換回路
JPH09205366A (ja) 利得制御付デジタル処理回路
JPH03255722A (ja) D/a変換器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20081217

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20081217

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000